CN101252354B - 降低超越量的输出级电路 - Google Patents
降低超越量的输出级电路 Download PDFInfo
- Publication number
- CN101252354B CN101252354B CN 200810084784 CN200810084784A CN101252354B CN 101252354 B CN101252354 B CN 101252354B CN 200810084784 CN200810084784 CN 200810084784 CN 200810084784 A CN200810084784 A CN 200810084784A CN 101252354 B CN101252354 B CN 101252354B
- Authority
- CN
- China
- Prior art keywords
- output
- voltage
- coupled
- order
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 74
- 230000000630 rising effect Effects 0.000 claims description 23
- 230000009467 reduction Effects 0.000 claims description 20
- 101150110971 CIN7 gene Proteins 0.000 description 15
- 101150110298 INV1 gene Proteins 0.000 description 15
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 11
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 5
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 4
- 230000008676 import Effects 0.000 description 4
- 206010003497 Asphyxia Diseases 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明为一种降低超越量的输出级电路包含输入端、P与N型金氧半导体晶体管所构成的电路、输出端、上升缘触发偏压电路与下降缘触发偏压电路。上升缘触发偏压电路与下降缘触发偏压电路是分别根据输入信号的上升缘与下降缘，输出偏压至输出端以箝制输出信号的电压，进而降低输出端的超越量。
Description
技术领域
本发明涉及的是一种输出级电路，特别涉及的是一种降低超越量(over shoot)的输出级电路。
背景技术
请参考图1。图1为背景技术的输出级电路100的示意图。输出级电路100包含输入端、输出端、反相器INV1、延迟电路110、120、P型金氧半导体晶体管(P-type Metal Oxide Semiconductor，PMOS)QP1、N型金氧半导体晶体管(N-typeMetal Oxide Semiconductor，NMOS)QN1。
输出级电路100的输入端用以接收输入信号DIN。输出级电路100的输出端用以输出信号DOUT。输出级电路100的输出端假定等效耦接在电容CL。
P型金氧半导体晶体管QP1包含第一端、第二端与控制端。N型金氧半导体晶体管QN1包含第一端、第二端与控制端。反相器INV1耦接在输出级电路100的输入端与延迟电路110、120之间。延迟电路110耦接在反相器INV1与P型金氧半导体晶体管QP1的控制端之间。延迟电路120耦接在反相器INV1与N型金氧半导体晶体管QN1的控制端之间。P型金氧半导体晶体管QP1的第一端耦接在偏压源VDD、第二端耦接在输出级电路100的输出端、控制端耦接在延迟电路110。N型金氧半导体晶体管QN1的第一端耦接在偏压源VSS、第二端耦接在输出级电路100的输出端、控制端耦接在延迟电路120。
反相器INV1用以接收输入信号DIN并将输入信号DIN反相后输出。
延迟电路110耦接在反相器INV1与P型金氧半导体晶体管QP1的控制端之间，用以接收反相后的输入信号DIN，并将反相后的输入信号DIN延迟预定时间长度DL1再输入至P型金氧半导体晶体管QP1的控制端(节点DP)。延迟电路110可由偶数个反相器所组成(如图示的2m个)来延迟预定时间长度DL1。
延迟电路120耦接在反相器INV1与N型金氧半导体晶体管QN1的控制端之间，用以接收反相后的输入信号DIN，并将反相后的输入信号DIN延迟预定时间长度DL2再输入至N型金氧半导体晶体管QN1的控制端(节点DN)。延迟电路120可由偶数个反相器所组成(如图示的2n个)来延迟预定时间长度DL2。
偏压源VDD-、VSS用以提供偏压VDD与VSS。偏压VDD可为一高电位、偏压VSS可为一低电位。
另外，时间长度DL1与DL2为相异，也即反相器数目2m与2n不相同。此为防止P型金氧半导体晶体管QP1与N型金氧半导体晶体管QN1同时导通产生电流从偏压源VDD直接流至偏压源VSS的情况。
请参考图2。图2为背景技术的输出级电路100的时序示意图。如图所示，输入信号DIN输入后，节点DP上产生与输入信号DIN反相且延迟时间长度DL1的信号并输入P型金氧半导体晶体管QP1；节点DN上产生与输入信号DIN反相且延迟时间长度DL2的信号并输入N型金氧半导体晶体管QN1；如此以产生输出信号DOUT。而当输入信号DIN在转态时(如由高电位转低电位、或由低电位转高电位)，输出信号DOUT会有产生电压振幅超过偏压VDD或VSS的现象，此即为超越量。而超越量容易对电路造成损害。
一般现有降低超越量的作法，为在输出级电路100的输出端上加上电容以降低超越量。然而此种作法将会降低输出信号DOUT的回转率(slewrate)，进而降低输出级电路100的存取速度。尤其随着系统内部组件速度提升，对内存速度的要求增加，单纯提升内存频率已经不能应付需求，目前已经由同步动态随机存取内存(synchronous DRAM)技术、双倍数据传输(Double Data Rate，DDR)技术，进而发展至第二代双倍数据传输(DDRII)技术。以往内存颗粒的频率相等于输入/输出缓冲区(I/O Buffer)的频率，但第二代双倍数据传输的输入/输出缓冲区操作频率为内存核心频率的两倍，此种输出端上加上电容以降低超越量的做法可能降低内存输出级电路的存取速度。是以如何提供一种新的芯片外驱动器(OCD，Off-Chip Driver)技术，在输出级电路中提供稳压线路使充电放电动作时降低超越量，为必须考虑的重点。
发明内容
本发明提供一种降低超越量的输出级电路。所述的输出级电路包含一输入端，用以接收一输入信号；一输出端；一P型金氧半导体晶体管，包含一第一端，耦接在一提供一第一电压的第一偏压源；一控制端，耦接在所述的输入端；与一第二端，耦接在所述的输出端；一N型金氧半导体晶体管，包含一第一端，耦接在一提供一第二电压的第二偏压源；一控制端，耦接在所述的输入端；与一第二端，耦接在所述的输出端；一上升缘触发偏压电路，耦接在所述的输入端与所述的输出端之间，用以根据所述的输入信号的上升缘，输出一第三电压至所述的输出端来降低所述的输出端的超越量；与一下降缘触发偏压电路，耦接在所述的输入端与所述的输出端之间，用以根据所述的输入信号的下降缘，输出一第四电压至所述的输出端来降低所述的输出端的超越量；其中所述的第三电压是介于所述的第一偏压与第二偏压的平均值与所述的第一偏压之间；所述的第四电压是介于所述的第一偏压与第二偏压的平均值与所述的第二偏压之间。
本发明另提供一种降低超越量的输出级电路。所述的输出级电路包含一输入端，用以接收一输入信号；一输出端；一第一开关位于一第一电压与所述的输出端之间，用以耦接所述的第一电压至所述的输出端；一第二开关位于一第二电压与所述的输出端之间，用以耦接所述的第二电压至所述的输出端；一第一触发偏压电路位于所述的输入端与所述的输出端之间，所述的第一触发偏压电路并位于所述的输出端与一第三电压之间，用以根据所述的输入信号的一第一状态，输出所述的第三电压至所述的输出端；与一第二触发偏压电路位于所述的输入端与所述的输出端之间，所述的第二触发偏压电路并位于所述的输出端与一第四电压之间，用以根据所述的输入信号的一第二状态，输出所述的第四电压至所述的输出端；其中所述的第一触发偏压电路输出所述的第三电压至所述的输出端一第一预定时间后，所述的第二开关方导通使所述的第二电压耦接在所述的输出端，其中所述的第三电压不等于所述的第二电压。
本发明另提供一种降低超越量的输出级电路。所述的输出级电路包含一输入端，用以接收一输入信号；一输出端；一第一控制装置位于一第一预定电压与所述的输出端之间，用以耦接所述的第一预定电压至所述的输出端；与一第二控制装置位于所述的输出端与一第二预设电压之间，用以根据所述的输入信号的一预定准位耦接所述的第二预设电压至输出端；其中所述的第二控制装置输出所述的第二预设电压至所述的输出端一第一预定时间后，所述的第一控制装置方使所述的第一预定电压耦接在所述的输出端，其中所述的第一预定电压不等于所述的第二预定电压。
附图说明
图1为背景技术的输出级电路的示意图；
图2为背景技术的输出级电路的时序示意图；
图3为本发明的输出级电路的示意图；
图4为本发明的输出级电路的时序示意图；
图5、图6为本发明开关的示意图。
附图标记说明：100、300-输出级电路；110、120-延迟电路；INV1、INV2、INV3-反相器；QP1、QP2、QP3-P型金氧半导体晶体管；QN1、QN2、QN3-N型金氧半导体晶体管；DIN-输入信号；DOUT-输出信号；DP、DN、SF、SR-节点；PF、PR-脉冲信号；CL-电容；VDD、VSS、V1、V2-偏压；OS-超越量；DL1、DL2-延迟时间；310-上升缘触发偏压电路；320-下降缘触发偏压电路；301-上升缘触发电路；302-下降缘触发电路；311、321-偏压电路；SW1、SW2-开关；1-第一端；2-第二端；C-控制端。
具体实施方式
以下结合附图，对本发明上述的和另外的技术特征和优点作更详细的说明。
请参考图3。图3为本发明的输出级电路300的示意图。输出级电路300包含输入端、输出端、反相器INV1、延迟电路110、120、P型金氧半导体晶体管QP1、N型金氧半导体晶体管QN1、下降缘触发偏压电路310以及上升缘触发偏压电路320。
输出级电路300的输入端用以接收输入信号DIN。输出级电路300的输出端用以输出信号DOUT。输出级电路300的输出端假定等效耦接在电容CL。
P型金氧半导体晶体管QP1包含第一端、第二端与控制端。N型金氧半导体晶体管QN1包含第一端、第二端与控制端。反相器INV1耦接在输出级电路300的输入端与延迟电路110、120之间。延迟电路110耦接在反相器INV1与P型金氧半导体晶体管QP1的控制端之间。延迟电路120耦接在反相器INV1与N型金氧半导体晶体管QN1的控制端之间。P型金氧半导体晶体管QP1的第一端耦接在偏压源VDD、第二端耦接在输出级电路300的输出端、控制端耦接在延迟电路110。N型金氧半导体晶体管QN1的第一端耦接在偏压源VSS、第二端耦接在输出级电路300的输出端、控制端耦接在延迟电路120。下降缘触发偏压电路310包含下降缘触发电路301以及偏压电路311；下降缘触发电路301耦接在输出级电路300的输入端与偏压电路311之间；偏压电路311耦接在下降缘触发电路301与输出级电路300的输出端之间。上升缘触发偏压电路320包含上升缘触发电路302以及偏压电路321；上升缘触发电路302耦接在输出级电路300的输入端与偏压电路321之间；偏压电路321耦接在上升缘触发电路302与输出级电路300的输出端之间。偏压电路311包含开关SW1与偏压源V1；开关SW1包含第一端1、第二端2与控制端C；开关SW1的第一端1耦接在偏压源V1、开关SW1的第二端2耦接在输出级电路300的输出端、开关SW1的控制端C耦接在下降缘触发电路301。偏压电路321包含开关SW2与偏压源V2；开关SW2包含第一端1、第二端2与控制端C；开关SW2的第一端1耦接在偏压源V2、开关SW2的第二端2耦接在输出级电路300的输出端、开关SW2的控制端C耦接在上升缘触发电路302。
反相器INV1用以接收输入信号DIN并将输入信号DIN反相后输出。
延迟电路110耦接在反相器INV1与P型金氧半导体晶体管QP1的控制端之间，用以接收反相后的输入信号DIN，并将反相后的输入信号DIN延迟一预定时间长度DL1再输入至P型金氧半导体晶体管QP1的控制端(节点DP)。延迟电路110可由偶数个反相器所组成(如图示的2m个)来延迟预定时间长度DL1。
延迟电路120耦接在反相器INV1与N型金氧半导体晶体管QN1的控制端之间，用以接收反相后的输入信号DIN，并将反相后的输入信号DIN延迟一预定时间长度DL2再输入至N型金氧半导体晶体管QN1的控制端(节点DN)。延迟电路120可由偶数个反相器所组成(如图示的2n个)来延迟预定时间长度DL2。
偏压源VDD-、VSS用以提供偏压VDD与VSS。偏压VDD可为一高电位、偏压VSS可为一低电位。偏压源V1-、V2用以提供偏压V1与V2。原则上偏压V1小于偏压VDD，例如偏压V1可为一介于偏压VDD与VSS的平均值与偏压VDD之间的电位。原则上偏压V2大于偏压VSS，例如偏压V2可为一介于偏压VDD与VSS的平均值与偏压VSS之间的电位。
下降缘触发电路301用以根据输入信号DIN，在输入信号DIN由高电位转低电位(下降缘)时，在节点SF处，触发一预定时间长度的脉冲信号PF。而此脉冲信号PF传送至开关SW1的控制端C。当开关SW1未接收到脉冲信号PF时，其第一端1并不会耦接至其第二端2，也就是说，偏压源V1并不会传送偏压V1至输出级电路300的输出端而影响输出信号DOUT；反之，当开关SW1接收到脉冲信号PF时，其第一端1便会耦接至其第二端2，也就是说，偏压源V1会传送偏压V1至输出级电路300的输出端来影响输出信号DOUT，而这时候的输出信号DOUT将会受到偏压V1的箝制，不会产生超越量的发生。以背景技术的输出级电路100来说，在此时的输出信号DOUT将相同地由高电位骤降至低电位，瞬间会产生超越量的情况；反之，通过本发明的输出级电路300的下降缘触发偏压电路310，将可有效地在输出信号DOUT由高电位下降至低电位的期间，将输出信号DOUT偏压在偏压V1，如此便可避免超越量的发生。脉冲信号PF的时间长度是可根据延迟时间长度DL1与DL2来设计，在一实施例中，脉冲信号PF的时间长度可设计小于输入信号DIN在每次转态的时间长度，如此将不会造成产生错误的输出信号DOUT；在另一实施例中脉冲信号PF的时间长度，可大于输出信号DOUT会产生不稳定的超越量的时间长度(如输入信号DIN由高电位转至低电位整个转态时间长度)，如此方可完整地将输出信号的超越量消除。
上升缘触发电路302用以根据输入信号DIN，在输入信号DIN由低电位转高电位(上升缘)时，在节点SR处，触发一预定时间长度的脉冲信号PR。而此脉冲信号PR传送至开关SW2的控制端C。当开关SW2未接收到脉冲信号PR时，其第一端1并不会耦接至其第二端2，也就是说，偏压源V2并不会传送偏压V2至输出级电路300的输出端而影响输出信号DOUT；反之，当开关SW2接收到脉冲信号PR时，其第一端1便会耦接至其第二端2，也就是说，偏压源V2会传送偏压V2至输出级电路300的输出端来影响输出信号DOUT，而这时候的输出信号DOUT将会受到偏压V2的箝制，不会产生超越量的发生。以背景技术的输出级电路100来说，在此时的输出信号DOUT将相同地由低电位骤升至高电位，瞬间会产生超越量的情况；反之，通过本发明的输出级电路300的上升缘触发偏压电路320，将可有效地在输出信号DOUT由低电位上升至高电位的期间，将输出信号DOUT偏压在偏压V2，如此便可避免超越量的发生。脉冲信号PR的时间长度是可根据延迟时间长度DL1与DL2来设计，在一实施例中，脉冲信号PR的时间长度可设计小于输入信号DIN在每次转态的时间长度，如此将不会造成产生错误的输出信号DOUT；在另一实施例中，脉冲信号PR的时间长度，可大于输出信号DOUT会产生不稳定的超越量的时间长度(如输入信号DIN由低电位转至高电位整个转态时间长度)，如此方可完整地将输出信号的超越量消除。
另外，时间长度DL1与DL2为相异，也即反相器数目2m与2n不相同。此为防止P型金氧半导体晶体管QP1与N型金氧半导体晶体管QN1同时导通产生电流从偏压源VDD直接流至偏压源VSS的情况。
请参考图4。图4为本发明的输出级电路300的时序示意图。如图所示，输入信号DIN输入后，节点DP上产生与输入信号DIN反相且延迟时间长度DL1的信号并输入P型金氧半导体晶体管QP1；节点DN上产生与输入信号DIN反相且延迟时间长度DL2的信号并输入N型金氧半导体晶体管QN1。
在一实施例中，当输入信号DIN在从高电位下降至低电位时，下降缘触发电路301会在节点SF处产生脉冲信号PF，以先导通开关SW1，使这时候的输出信号DOUT可以接收到偏压V1。的后节点DN上与输入信号DIN反相的信号再导通N型金氧半导体晶体管QN1，使晶体管QN1第一端与第二端的压差为(V1-VSS)，如此可以降低超越量的发生。而当输入信号DIN在从低电位上升至高电位时，上升缘触发电路302会在节点SR处产生脉冲信号PR，以先导通开关SW2，使这时候的输出信号DOUT可以接收到偏压V2。的后的后节点DP上与输入信号DIN反相的信号再导通P型金氧半导体晶体管QP1，使晶体管QP1第一端与第二端的压差为(VDD-V2)，如此可以降低超越量的发生。
请参考图5。图5为本发明开关SW1的示意图。如图所示，开关SW1可包含反相器INV2、P型金氧半导体晶体管QP2以及N型金氧半导体晶体管QN2。P型金氧半导体晶体管QP2包含第一端、第二端与控制端。P型金氧半导体晶体管QP2包含第一端、第二端与控制端。反相器INV2包含输入端与输出端。反相器INV2的输入端耦接在开关SW1的控制端C，用以接收从下降缘触发电路301传送来的脉冲信号PF并产生反相的脉冲信号PF。P型金氧半导体晶体管QP2的第一端耦接在开关SW1的第一端以耦接在偏压源V1；P型金氧半导体晶体管QP2的第二端耦接在开关SW1的第二端以耦接在输出级电路300的输出端；P型金氧半导体晶体管QP2的控制端耦接在反相器INV2的输出端以接收反相的脉冲信号PF。当P型金氧半导体晶体管QP2接收到反相的脉冲信号PF时，将其第一端耦接至其第二端以使偏压V1传送至输出级电路300的输出端。N型金氧半导体晶体管QN2的第一端耦接在开关SW1的第一端以耦接在偏压源V1；N型金氧半导体晶体管QN2的第二端耦接在开关SW1的第二端以耦接在输出级电路300的输出端；N型金氧半导体晶体管QN2的控制端耦接在耦接在开关SW1的控制端C用以接收脉冲信号PF。当N型金氧半导体晶体管QN2接收到脉冲信号PF时，同样将其第一端耦接至其第二端以使偏压V1传送至输出级电路300的输出端。在另一实施例中，也可以在开关SW1的第一端与偏压源V1之间加入一个终端电阻(terminated resistor)可提升信号的完整性。此种终端电阻可以是一般电阻或MOS电阻。
请参考图6。图6为本发明开关SW2的示意图。如图所示，开关SW1可包含反相器INV3、P型金氧半导体晶体管QP3以及N型金氧半导体晶体管QN3。P型金氧半导体晶体管QP3包含第一端、第二端与控制端。P型金氧半导体晶体管QP3包含第一端、第二端与控制端。反相器INV3包含输入端与输出端。反相器INV3的输入端耦接在开关SW2的控制端C，用以接收从上升缘触发电路302传送来的脉冲信号PR并产生反相的脉冲信号PR。P型金氧半导体晶体管QP3的第一端耦接在开关SW2的第一端以耦接在偏压源V2；P型金氧半导体晶体管QP3的第二端耦接在开关SW2的第二端以耦接在输出级电路300的输出端；P型金氧半导体晶体管QP3的控制端耦接在反相器INV3的输出端以接收反相的脉冲信号PR。当P型金氧半导体晶体管QP3接收到反相的脉冲信号PR时，将其第一端耦接至其第二端以使偏压V2传送至输出级电路300的输出端。N型金氧半导体晶体管QN3的第一端耦接在开关SW2的第一端以耦接在偏压源V2；N型金氧半导体晶体管QN3的第二端耦接在开关SW2的第二端以耦接在输出级电路300的输出端；N型金氧半导体晶体管QN3的控制端耦接在开关SW2的控制端C用以接收脉冲信号PR。当N型金氧半导体晶体管QN3接收到脉冲信号PR时，同样将其第一端耦接至其第二端以使偏压V2传送至输出级电路300的输出端。在另一实施例中，也可以在开关SW2的第二端与偏压源V2之间加入一个终端电阻(terminated resistor)可提升信号的完整性。此种终端电阻可以是一般电阻或MOS电阻。
纵上论述，本发明所提供的输出级电路，以其具有的上升缘触发电路、下降缘触发电路与偏压，能够让输出信号的超越量降低，减低组件的损害，提供给使用者还大的便利性。
以上所述仅为本发明的较佳实施例，对本发明而言仅仅是说明性的，而非限制性的。本专业技术人员理解，在本发明权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效，但都将落入本发明的保护范围内。
Claims (20)
1.一种降低超越量的输出级电路，其特征在于：其包含：
一输入端，用以接收一输入信号；
一输出端；
一P型金氧半导体晶体管，包含：
一第一端，耦接在一提供一第一电压的第一偏压源；
一控制端，耦接在所述的输入端；与
一第二端，耦接在所述的输出端；
一N型金氧半导体晶体管，包含：
一第一端，耦接在一提供一第二电压的第二偏压源；
一控制端，耦接在所述的输入端；与
一第二端，耦接在所述的输出端；
一上升缘触发偏压电路，耦接在所述的输入端与所述的输出端之间，用以根据所述的输入信号的上升缘，输出一第三电压至所述的输出端来降低所述的输出端的超越量；与
一下降缘触发偏压电路，耦接在所述的输入端与所述的输出端之间，用以根据所述的输入信号的下降缘，输出一第四电压至所述的输出端来降低所述的输出端的超越量；
其中所述的第三电压大于第二电压，且所述的第四电压小于所述的第一电压。
2.根据权利要求1所述的降低超越量的输出级电路，其特征在于：所述的第三电压是介于所述的第一电压与第二电压的平均值与所述的第二电压之间；所述的第四电压是介于所述的第一电压与第二电压的平均值与所述的第一电压之间。
3.根据权利要求1所述的降低超越量的输出级电路，其特征在于：所述的上升缘触发偏压电路包含：
一上升缘触发电路，耦接在所述的输入端，用以根据所述的输入信号的上升缘，产生一预定时间长度的脉冲信号；与
一偏压电路，耦接在所述的输出端与所述的上升缘触发电路之间，用以根据所述的脉冲信号，提供所述的输出端所述的第三电压。
4.根据权利要求3所述的降低超越量的输出级电路，其特征在于：所述的偏压电路包含：
一第三偏压源，用以提供所述的第三电压；与
一开关，耦接在所述的输出端、所述的第三偏压源与所述的上升缘触发电路之间，用以根据所述的脉冲信号，将所述的第三偏压源与所述的输出端耦接。
5.根据权利要求4所述的降低超越量的输出级电路，其特征在于：在所述的开关先导通一预定时间后，所述的P型金氧半导体晶体管方导通使所述的输出端耦接在所述的第一电压。
6.根据权利要求4所述的降低超越量的输出级电路，其特征在于：所述的偏压电路还包含一终端电阻位于第三偏压源与所述的开关之间。
7.根据权利要求4所述的降低超越量的输出级电路，其特征在于：所述的开关包含：
一N型金氧半导体晶体管，包含：
一第一端，耦接在所述的第三偏压源；
一控制端，耦接在所述的上升缘触发电路，用以接收所述的脉冲信号；与
一第二端，耦接在所述的输出端，用以根据所述的脉冲信号，将所述的第三偏压源耦接在所述的输出端；
一反相器，耦接在所述的上升缘触发电路，用以接收所述的脉冲信号以产生一反相脉冲信号；与
一P型金氧半导体晶体管，包含：
一第一端，耦接在所述的第三偏压源；
一控制端，耦接在所述的反相器，用以接收所述的反相脉冲信号；与
一第二端，耦接在所述的输出端，用以根据所述的反相脉冲信号，将所述的第三偏压源耦接在所述的输出端。
8.根据权利要求1所述的降低超越量的输出级电路，其特征在于：所述的下降缘触发偏压电路包含：
一下降缘触发电路，耦接在所述的输入端，用以根据所述的输入信号的下降缘，产生一预定时间长度的脉冲信号；与
一偏压电路，耦接在所述的输出端与所述的下降缘触发电路之间，用以根据所述的脉冲信号，提供所述的输出端所述的第四电压。
9.根据权利要求8所述的降低超越量的输出级电路，其特征在于：所述的偏压电路包含：
一第四偏压源，用以提供所述的第四电压；与
一开关，耦接在所述的输出端、所述的第四偏压源与所述的下降缘触发电路之间，用以根据所述的脉冲信号，将所述的第四偏压源与所述的输出端耦接。
10.根据权利要求9所述的降低超越量的输出级电路，其特征在于：在所述的开关先导通一预定时间后，所述的N型金氧半导体晶体管方导通使所述的输出端耦接在所述的第二电压。
11.根据权利要求9所述的降低超越量的输出级电路，其特征在于：所述的偏压电路还包含一终端电阻位于第四偏压源与所述的开关之间。
12.根据权利要求9所述的降低超越量的输出级电路，其特征在于：所述的开关包含：
一N型金氧半导体晶体管，包含：
一第一端，耦接在所述的第四偏压源；
一控制端，耦接在所述的下降缘触发电路，用以接收所述的脉冲信号；与
一第二端，耦接在所述的输出端，用以根据所述的脉冲信号，将所述的第四偏压源耦接在所述的输出端；
一反相器，耦接在所述的下降缘触发电路，用以产生一反相的脉冲信号；与
一P型金氧半导体晶体管，包含：
一第一端，耦接在所述的第四偏压源；
一控制端，耦接在所述的反相器，用以接收所述的反相的脉冲信号；与
一第二端，耦接在所述的输出端，用以根据所述的反相的脉冲信号，将所述的第四偏压源耦接在所述的输出端。
13.根据权利要求1所述的降低超越量的输出级电路，其特征在于：另包含：
一反相器，耦接在所述的输入端，用以根据所述的输入信号产生一反相输入信号；
一第一延迟电路，耦接在所述的反相器与所述的P型金氧半导体晶体管的所述的控制端之间，用以延迟所述的反相输入信号一第一预定时间；与
一第二延迟电路，耦接在所述的反相器与所述的N型金氧半导体晶体管的所述的控制端之间，用以延迟所述的反相输入信号一第二预定时间，其中所述的第二预定时间相异于所述的第一预定时间。
14.根据权利要求13所述的降低超越量的输出级电路，其特征在于：所述的第一延迟电路包含第一偶数个反相器；所述的第二延迟电路包含相异于所述的第一偶数的一第二偶数个反相器。
15.一种降低超越量的输出级电路，其特征在于：包含：
一输入端，用以接收一输入信号；
一输出端；
一第一开关位于一第一电压与所述的输出端之间，用以耦接所述的第一电压至所述的输出端；
一第二开关位于一第二电压与所述的输出端之间，用以耦接所述的第二电压至所述的输出端；
一第一触发偏压电路位于所述的输入端与所述的输出端之间，所述的第一触发偏压电路并位于所述的输出端与一第三电压之间，用以根据所述的输入信号的一第一状态，输出所述的第三电压至所述的输出端；与
一第二触发偏压电路位于所述的输入端与所述的输出端之间，所述的第二触发偏压电路并位于所述的输出端与一第四电压之间，用以根据所述的输入信号的一第二状态，输出所述的第四电压至所述的输出端；
其中所述的第一触发偏压电路输出所述的第三电压至所述的输出端一第一预定时间后，所述的第二开关方导通使所述的第二电压耦接在所述的输出端，其中所述的第三电压不等于所述的第二电压。
16.根据权利要求15所述的降低超越量的输出级电路，其特征在于：所述的第三电压大于所述的第二电压。
17.根据权利要求15所述的降低超越量的输出级电路，其特征在于：在所述的第二触发偏压电路输出所述的第四电压至所述的输出端一第二预定时间后，所述的第一开关方导通使所述的第一电压耦接在所述的输出端，其中所述的第一电压不等于所述的第四电压。
18.根据权利要求17所述的降低超越量的输出级电路，其特征在于：所述的第四电压小于所述的第一电压。
19.根据权利要求16所述的降低超越量的输出级电路，其特征在于：还包含：
一第一终端电阻位于所述的第三电压与所述的第一触发偏压电路之间；以及
一第二终端电阻位于所述的第四电压与所述的第二触发偏压电路之间。
20.一种降低超越量的输出级电路，其特征在于：包含：
一输入端，用以接收一输入信号；
一输出端；
一第一控制装置位于一第一预定电压与所述的输出端之间，用以耦接所述的第一预定电压至所述的输出端；与
一第二控制装置位于所述的输出端与一第二预设电压之间，用以根据所述的输入信号的一预定准位耦接所述的第二预设电压至输出端；
其中所述的第二控制装置输出所述的第二预设电压至所述的输出端一第一预定时间后，所述的第一控制装置方使所述的第一预定电压耦接在所述的输出端，其中所述的第一预定电压不等于所述的第二预定电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810084784 CN101252354B (zh) | 2008-03-21 | 2008-03-21 | 降低超越量的输出级电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810084784 CN101252354B (zh) | 2008-03-21 | 2008-03-21 | 降低超越量的输出级电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101252354A CN101252354A (zh) | 2008-08-27 |
| CN101252354B true CN101252354B (zh) | 2010-06-09 |
Family
ID=39955558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810084784 Expired - Fee Related CN101252354B (zh) | 2008-03-21 | 2008-03-21 | 降低超越量的输出级电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101252354B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102204105B (zh) * | 2011-05-30 | 2013-08-07 | 华为技术有限公司 | 一种i/o电路和集成电路 |
| CN109783421B (zh) * | 2019-01-17 | 2022-05-03 | 上海兆芯集成电路有限公司 | 高速信号驱动装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760606A (en) * | 1995-04-17 | 1998-06-02 | Matsushita Electric Industrial, Co. | High voltage withstanding circuit and voltage level shifter |
| CN1293488A (zh) * | 1999-10-15 | 2001-05-02 | 威盛电子股份有限公司 | 使用栅极电压控制的单端输入电压电平转换器 |
-
2008
- 2008-03-21 CN CN 200810084784 patent/CN101252354B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760606A (en) * | 1995-04-17 | 1998-06-02 | Matsushita Electric Industrial, Co. | High voltage withstanding circuit and voltage level shifter |
| CN1293488A (zh) * | 1999-10-15 | 2001-05-02 | 威盛电子股份有限公司 | 使用栅极电压控制的单端输入电压电平转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101252354A (zh) | 2008-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190190505A1 (en) | Delay control circuits | |
| US20160162432A1 (en) | System and method for reducing cross coupling effects | |
| JP2010166108A (ja) | 遅延回路 | |
| CN101789780A (zh) | 阻抗调整电路 | |
| US20130259166A1 (en) | Data transmission apparatus, data reception apparatus, and data transmission method | |
| US20080265964A1 (en) | Single signal-to-differential signal converter and converting method | |
| EP2965425A1 (en) | Voltage level shifter with a low-latency voltage boost circuit | |
| US10445268B2 (en) | Method and system for bidirectional communication | |
| KR101906371B1 (ko) | 듀티 사이클 에러 누적 회로 및 이를 포함하는 듀티 사이클 보정 회로 | |
| US20080001628A1 (en) | Level conversion circuit | |
| CN101252354B (zh) | 降低超越量的输出级电路 | |
| US7737748B2 (en) | Level shifter of semiconductor device and method for controlling duty ratio in the device | |
| US9312843B2 (en) | Comparison circuit and impedance calibration circuit using the same | |
| US7830181B1 (en) | Deglitch circuit | |
| CN104919703A (zh) | 具有高电压输入能力的单端比较器电路 | |
| US7956655B1 (en) | Output pad system and pad driving circuit thereof | |
| TWI436584B (zh) | 降低超越量的輸出級電路 | |
| WO2002080179A2 (en) | Digital leakage compensation circuit | |
| US20050093610A1 (en) | Delay circuit with constant delay time regardless of process condition or voltage variation and pulse generator using the same | |
| US8049547B2 (en) | Semiconductor integrated circuit and signal adjusting method | |
| CN112578700A (zh) | 电子装置和该电子装置的操作方法 | |
| CA2572462A1 (en) | Dynamic-to-static logic converter | |
| KR20000018326A (ko) | 비동기 센싱 차동 로직 회로 | |
| US20060097760A1 (en) | Differential signal generating circuit, differential signal transmitting circuit and differential signal transceiver system | |
| US9537489B1 (en) | Level shifter with dynamic bias technique under overstress voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100609 Termination date: 20180321 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |