KR850008051A - 반도체 집적 회로 장치 - Google Patents

반도체 집적 회로 장치 Download PDF

Info

Publication number
KR850008051A
KR850008051A KR1019850002942A KR850002942A KR850008051A KR 850008051 A KR850008051 A KR 850008051A KR 1019850002942 A KR1019850002942 A KR 1019850002942A KR 850002942 A KR850002942 A KR 850002942A KR 850008051 A KR850008051 A KR 850008051A
Authority
KR
South Korea
Prior art keywords
circuit
semiconductor integrated
integrated circuit
circuit device
program
Prior art date
Application number
KR1019850002942A
Other languages
English (en)
Other versions
KR950014902B1 (ko
Inventor
간지 오오이시 (외 1)
Original Assignee
미쓰다 가쓰시게
가부시기가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR850008051A publication Critical patent/KR850008051A/ko
Application granted granted Critical
Publication of KR950014902B1 publication Critical patent/KR950014902B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Abstract

내용 없음

Description

반도체 집적 회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용 된 다이나믹형 RAM의 1실시예를 도시한 블록도
제2도는 제1도에 있어서의 재생 제어 회로의 1실시예를 도시한 회로도.
제3도는 제2도의 실시에 회로의 동작의 1에 도시한 타이밍도.
제4도는 다른 실시예에의 회로의 회로도

Claims (13)

  1. 주기적인 재생을 필요로 하는 다수개의 다이나믹형의 메모리셀과, 상기 재싱의 주기를 결정하는 타이머 회로로 되고, 상기 타이머 회로는 그의 출력 신호의 주기를 변경시킬 수 있는 프로그램 회로를 포함하고 있는 반도체 집적 회로 장치.
  2. 상기 타이머 회로는 그의 동작을 제어하기 위한 게이트 회로를 갖는 특허 청구의 범위 제1항 기재의 반도체 집적 회로 장치.
  3. 상기 프로그램 회로는 프로그램이 가능한 불휘발성 기억소자로 되는 특히 청구의 범위 제2항 기재의 반도체 집적 회로장치.
  4. 상기 프로그램 회로는 휴즈소자와 그것과 직렬로 접속된 저항소자로 되는 특허 청구의 범위 제3항기재의 반도체 집적회로장치
  5. 상기 다수개의 다이나믹형 메모리 셀의 각각에 대응하는 어드레스 신호를 형성하는 어드레스 카운터를 더 포함하여 구성되는 특허 청구의 범위 제2항 기재의 반도체 집적 회로 장치.
  6. 상기 어드레스 카운터는 상기 타이머로 부터 출력 되는 신호를 그것에 있어서의 보진펄스로서 받아들이게끔 되어 있는 특허 청구의 범위 제5항 기재의 반도체 집적회로 장치.
  7. 상기 프로그램 회로는 프로그램이 가능한 불휘발성 기억소자로 되는 특崎청구의 범위 제6항 기재의 반도체 집적회로장치.
  8. 상기 프로그램 회로는 휴즈소자와 그것과 직렬로 접속된 저항 소자로 되는 특허청구의 범위 제7항기재의 반도체 집적 회로 장치.
  9. 입력 신호에 의하여 구동되므로써 캐파시터에 충전전류를 흐르게 하는 제1스위치소자와, 상기 제1스위치소자와 서로 다른 타이밍에서 도통 상태로 되어서 상기 캐파시터에 대한 방전통로를 형성하는 제2스위치소자, 그리고 상기 제2스위치소자와 직렬로 접속된 가변 임피던스 소자, 그리고 또 상기 가변임피던스 소자를 제어하기 위한 프로그램 신호를 출력하는 프로그램소자, 그리고 상기 캐파시터의 충전전압 레벨을 판정하는 레벨 판정회로에 의하여 구성되는 반도체 집적 회로장치.
  10. 상기 레벨 판정 회로의 출력을 기초로 해서 상기 제1과 제2의 스위치소자의 스위치상태를 제어하는 귀환 회로를 더 포함하며 구성되는 특허 청구의 범위 제9항 기재의 반도체 집적 회로 장치.
  11. 상기 제1과 제2의 스위치소자와 상기 가변 임피던스 소자가 MOSFET로 되어 있는 특허 청구의 범위 제10항 기재의 반도체 집적 회로장치
  12. 상기 가변 임피던스소자는, 상기 제2스위치소자와 동기 되어서 스위치 제어 되는 가변 임피던스 소자에 병렬로 접속되어 있는 특허 청구의 범위 제11항 기재의 반도체 집적 회로 장치.
  13. 주기적인 재생을 필요로 하는 다수개의 다이나믹형 메모리셀과, 상기 메모리 셀을 선택하는 데코더회로와, 어드레스 버퍼 회로, 그의 출력신호의 펄스기간이 프로그램회로의 출력에 의하여 변화되게끔 형성된 타이머 회로, 상기 타이머회로의 출력신호를 계수하는 것에 의하여 재생 어드레스신호를 형성하는 어드레스 카운터로 구성되는 재생 제어 회로와, 그리고 상기 재생 제어회로로부터 출력되는 제어신호에 의하여 제어되고 상기 어드레스 버퍼와 상기 어드레스 카운터로부터 출력되는 어드레스 신호의 한쪽을 상기 데코더회로에 공급시키는 얼티플렉서에 의하여 구성되는 반도체 집적 회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850002942A 1984-05-07 1985-05-01 반도체 집적회로 장치 KR950014902B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59089420A JPH0787034B2 (ja) 1984-05-07 1984-05-07 半導体集積回路装置
JP59-89420 1984-05-07

Publications (2)

Publication Number Publication Date
KR850008051A true KR850008051A (ko) 1985-12-11
KR950014902B1 KR950014902B1 (ko) 1995-12-16

Family

ID=13970159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850002942A KR950014902B1 (ko) 1984-05-07 1985-05-01 반도체 집적회로 장치

Country Status (3)

Country Link
US (3) US4680737A (ko)
JP (1) JPH0787034B2 (ko)
KR (1) KR950014902B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425441B1 (ko) * 1997-06-23 2004-05-24 삼성전자주식회사 비 메모리를 위한 퓨징 장치 및 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951251A (en) * 1985-06-17 1990-08-21 Hitachi, Ltd. Semiconductor memory device
JPH079751B2 (ja) * 1985-06-17 1995-02-01 株式会社日立製作所 半導体記憶装置
JPS62103898A (ja) * 1985-10-31 1987-05-14 Mitsubishi Electric Corp ダイナミツクランダムアクセスメモリ装置
JPH0793002B2 (ja) * 1987-06-04 1995-10-09 日本電気株式会社 メモリ集積回路
JPH0221490A (ja) * 1988-07-07 1990-01-24 Oki Electric Ind Co Ltd ダイナミック・ランダム・アクセス・メモリ
JP2696969B2 (ja) * 1988-08-12 1998-01-14 キヤノン株式会社 メモリ装置
US5217917A (en) * 1990-03-20 1993-06-08 Hitachi, Ltd. Semiconductor memory device with improved substrate arrangement to permit forming a plurality of different types of random access memory, and a testing method therefor
US5191555A (en) * 1990-07-31 1993-03-02 Texas Instruments, Incorporated Cmos single input buffer for multiplexed inputs
JP2823361B2 (ja) * 1990-12-13 1998-11-11 株式会社東芝 半導体集積回路装置
KR940008147B1 (ko) * 1991-11-25 1994-09-03 삼성전자 주식회사 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
US5406522A (en) * 1992-01-31 1995-04-11 Hirano; Hiroshige Dynamic random access memory device and inspection method thereof
US5404543A (en) * 1992-05-29 1995-04-04 International Business Machines Corporation Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes
US5495491A (en) * 1993-03-05 1996-02-27 Motorola, Inc. System using a memory controller controlling an error correction means to detect and correct memory errors when and over a time interval indicated by registers in the memory controller
US5392251A (en) * 1993-07-13 1995-02-21 Micron Semiconductor, Inc. Controlling dynamic memory refresh cycle time
JP2776247B2 (ja) * 1993-11-17 1998-07-16 日本電気株式会社 半導体集積回路及びその製造方法
US5446695A (en) * 1994-03-22 1995-08-29 International Business Machines Corporation Memory device with programmable self-refreshing and testing methods therefore
US5455801A (en) * 1994-07-15 1995-10-03 Micron Semiconductor, Inc. Circuit having a control array of memory cells and a current source and a method for generating a self-refresh timing signal
TW301750B (ko) * 1995-02-08 1997-04-01 Matsushita Electric Ind Co Ltd
US6256703B1 (en) * 1998-06-30 2001-07-03 Gary F. Feierbach Adaptive memory control
US6334167B1 (en) 1998-08-31 2001-12-25 International Business Machines Corporation System and method for memory self-timed refresh for reduced power consumption
JP2001195897A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体記憶装置
US6570804B1 (en) 2000-08-29 2003-05-27 Micron Technology, Inc. Fuse read sequence for auto refresh power reduction
KR100413484B1 (ko) * 2001-06-28 2003-12-31 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 회로
US6940773B2 (en) * 2003-04-02 2005-09-06 Infineon Technologies Ag Method and system for manufacturing DRAMs with reduced self-refresh current requirements
US8629782B2 (en) 2006-05-10 2014-01-14 Schlumberger Technology Corporation System and method for using dual telemetry
US8004421B2 (en) * 2006-05-10 2011-08-23 Schlumberger Technology Corporation Wellbore telemetry and noise cancellation systems and method for the same
US7515494B2 (en) * 2006-11-14 2009-04-07 Promos Technologies Pte.Ltd Refresh period adjustment technique for dynamic random access memories (DRAM) and integrated circuit devices incorporating embedded DRAM

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS608555B2 (ja) * 1977-01-24 1985-03-04 日本電気株式会社 半導体一時記憶装置
JPS55125662A (en) * 1979-03-22 1980-09-27 Fujitsu Ltd Semiconductor integrated circuit
US4347589A (en) * 1979-05-15 1982-08-31 Mostek Corporation Refresh counter test
DE3009872C2 (de) * 1980-03-14 1984-05-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Regenerieren von in einem dynamischen MOS-Speicher gespeicherten Daten unter Berücksichtigung von Schreib- und Lesezyklen und Schaltungsanordnung zur Durchführung des Verfahrens
US4412314A (en) * 1980-06-02 1983-10-25 Mostek Corporation Semiconductor memory for use in conjunction with error detection and correction circuit
US4380805A (en) * 1980-09-08 1983-04-19 Mostek Corporation Tape burn-in circuit
JPS5940394A (ja) * 1982-08-30 1984-03-06 Hitachi Ltd Ｍｏｓ記憶装置
JPS5956291A (ja) * 1982-09-24 1984-03-31 Hitachi Ltd Ｍｏｓ記憶装置
US4672583A (en) * 1983-06-15 1987-06-09 Nec Corporation Dynamic random access memory device provided with test circuit for internal refresh circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425441B1 (ko) * 1997-06-23 2004-05-24 삼성전자주식회사 비 메모리를 위한 퓨징 장치 및 방법

Also Published As

Publication number Publication date
US4905198A (en) 1990-02-27
US4680737A (en) 1987-07-14
KR950014902B1 (ko) 1995-12-16
JPS60234298A (ja) 1985-11-20
US4771406A (en) 1988-09-13
JPH0787034B2 (ja) 1995-09-20

Similar Documents

Publication Publication Date Title
KR850008051A (ko) 반도체 집적 회로 장치
US4185321A (en) Semiconductor memory with pulse controlled column load circuit
KR890002967A (ko) 반도체 집적회로
KR880011799A (ko) 데이터출력 버퍼회로 및 전위변동 감축방법
US3988617A (en) Field effect transistor bias circuit
US4959646A (en) Dynamic PLA timing circuit
KR960039641A (ko) 고내압회로 및 전압레벨 변환회로
KR940010513A (ko) 승압 신호를 클램프하는 회로및 방법
KR930017305A (ko) 프로그램 가능한 구동력 특성을 갖춘 씨모스 게이트
KR870009548A (ko) 전압수준 감지 전력복귀(power-up reset)회로
US4017741A (en) Dynamic shift register cell
US4578597A (en) Large amplitude pulse generating circuits
US20060028253A1 (en) Power-on reset circuit
KR850002637A (ko) 반도체 기억장치
KR850008564A (ko) 반도체 집적회로 장치
KR850003617A (ko) 프로그램어블 리드-온리 메모리장치
KR930018726A (ko) 반도체 집적회로 장치
US5057721A (en) Level shift circuit for controlling a driving circuit
KR970023453A (ko) 플래쉬 메모리 장치
KR890016666A (ko) 프로그램어블 로직 어레이
JPH117783A (ja) 半導体集積回路装置
KR900015424A (ko) 스위치 모드 전원회로
KR100228766B1 (ko) 내부 전위 발생장치
KR890013655A (ko) 집적 메모리 회로
JPS5812422A (ja) 遅延回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011203

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee