CN101471653B - 应用于高电压信号的输入缓冲器 - Google Patents

应用于高电压信号的输入缓冲器 Download PDF

Info

Publication number
CN101471653B
CN101471653B CN2007103004517A CN200710300451A CN101471653B CN 101471653 B CN101471653 B CN 101471653B CN 2007103004517 A CN2007103004517 A CN 2007103004517A CN 200710300451 A CN200710300451 A CN 200710300451A CN 101471653 B CN101471653 B CN 101471653B
Authority
CN
China
Prior art keywords
voltage
effect transistor
channel mos
mos field
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007103004517A
Other languages
English (en)
Other versions
CN101471653A (zh
Inventor
陈政宏
庄昀学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENGDA ELECTRONIC CO Ltd
Original Assignee
SHENGDA ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENGDA ELECTRONIC CO Ltd filed Critical SHENGDA ELECTRONIC CO Ltd
Priority to CN2007103004517A priority Critical patent/CN101471653B/zh
Publication of CN101471653A publication Critical patent/CN101471653A/zh
Application granted granted Critical
Publication of CN101471653B publication Critical patent/CN101471653B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明提供一种应用于高电压信号的输入缓冲器，该输入缓冲器包含：一箝制器电性连接至一电压源及一接地端，其中所述箝制器具有一第一输入端、一第二输入端及一输出端，用于将所述输入缓冲器的输出电压限制在所述电压源电压和接地电压之间，以保护后续电路元件免于因所述第一输入端所输入的电压超过所述电压源的电压而损坏，所述后续电路元件连接于所述输出端；及一反相器连接所述箝制器的所述输出端及所述第二输入端之间。若输入电压过高或过低时，输入缓冲器利用箝制器及反相器箝制输出电压于一适当安全范围内。此适当安全范围的输出电压由电压源及接地端所控制，如此采用此输入缓冲器的电子装置可以安全地被输出电压触发。

Description

应用于高电压信号的输入缓冲器
技术领域
本发明有关于一种输入缓冲器，特别是一种应用于高电压信号的输入缓冲器。 
背景技术
电子装置是通过外部信号触发，然而电子装置可能会因外部信号的电压过高而受损；因此，输入缓冲器的设计是接收外部信号及传送一电压于一适当安全范围内以安全地触发此电子装置。 
现有已发展出一种应用于史密特触发器(Schmitt trigger)的输入缓冲器。输入缓冲器使用不同于史密特触发器的电源的第二电压源以避免过度加压于史密特触发器的金属氧化物半导体场效晶体管(MOSFET)，而安全地驱动史密特触发器。但此设计需要两个电压源，一电压源使用于输入缓冲器，另一电压源使用于电子装置，且伴随着漏电流。 
本发明揭露一种输入缓冲器，其可接受高电压信号，安全地触发电子装置且无漏电流产生。 
发明内容
本发明的目的是提供一种高电压信号应用的输入缓冲器，其输入缓冲器包含箝制器及反相器，而箝制器连接于电压源及接地端之间，反相器连接至输出端及箝制器的第二输入端。箝制器的第一输入端定义为输入端通过接收外部信号且箝制其输出电压于最高电压及最低电压之间，其中最高电压及最低电压由电压源及接地所提供，因此，连接于输入缓冲器的电子装置可以安全地被其输出电压所触发。 
附图说明
图1所示为依据本发明一实施例的输入缓冲器的电路示意图。 
图2所示为实现图1的实施例的输入缓冲器的电路图。 
图3所示为依据本发明另一实施例的输入缓冲器的电路示意图。 
图4所示为实现图3的实施例的电压波形塑形器的电路图。 
主要元件符号说明： 
100：箝制器 
200、310、320：反相器 
300：电压波形塑形器 
Vin、Vout、Vcc：电压 
MN1、MN2、MP：金属氧化物半导体场效晶体管 
R0：电阻 
具体实施方式
图1所示为依据本发明一实施例输入缓冲器的基本电路，输入缓冲器包含箝制器(clamper)100及反相器200。箝制器100连接于具有电压Vcc的电压源及接地端(ground)之间，箝制器100的第一输入端用以接收外部信号，其为一电压值为Vin的电压信号，于图1中标示为Vin。反相器200连接于箝制器100的输出端及第二输入端之间，箝制器100的输出电压Vout已被箝制，输出电压于图1中标示为Vout。 
接续上述，箝制器100的输出电压Vout正比于输入电压Vin但被箝制在电压Vcc以下，也就是说最大的输出电压Vout等于电压Vcc。当输入电压Vin 的压值非正时，反相器200会将输出电压降为接地电压，也就是说反相器200箝制输出电压Vout于接地电压以上。由于输出电压Vout被箝制于电压Vcc及接地电压之间，因此输入缓冲器可以安全地触发与其连接的电子装置。 
图2所示为实现图1的输入缓冲器的一实体电路图，箝制器100包含第一N通道金属氧化物半导体场效晶体管(n-channel metal oxide semiconductorfield effect transistor，以下记为NMOS)MN1、第二NMOS MN2、电阻R0及P通道金属氧化物半导体场效晶体管(p-channel metal oxide silicon field effecttransistor，以下记为PMOS)MP，其中电阻R0及PMOS MP可以被省略。第一NMOS MN1的漏极连接至具有电压Vcc的电压源。PMOS MP的源极与栅极耦合而形成拟二极管PMOS(diode connected PMOS)，并连接至第一NMOSMN1的栅极，而其漏极连接至第一NMOS MN1的源极。电阻R0连接于第一NMOS MN1源极及第二NMOS MN2漏极之间，第二NMOS MN2源极连接至接地端。反相器200的输入端及输出端分别连接至第一NMOS MN1源极及第二NMOS MN2栅极之间。 
根据上述，拟二极管PMOS还可以采用二极管或拟二极管NMOS来替换。当使用拟二极管NMOS时，其拟二极管NMOS源极与门极耦合并连接至第一NMOS源极，而拟二极管NMOS漏极连接至箝制器的输入端。或者，使用二极管时，二极管的阴极连接至箝制器的输入端，阳极连接至第一NMOS源极。 
因此，拟二极管PMOS、拟二极管NMOS或二极管可加强输入缓冲器的效能，当毋须考虑效能问题时，可省略拟二极管PMOS、拟二极管NMOS或二极管。 
第一NMOS MN1的栅极定义为箝制器100的输入端用以接收输入电压Vin，，而其源极定义为箝制器100的输出端以输出电压Vout。第二NMOS MN2的栅极定义为箝制器100的第二输入端。 
于正输入电压Vin时，第一NMOS MN1会开启，当输入电压Vin小于电压源Vcc时，其输出电压Vout正比于输入电压Vin，当输入电压Vin高于电压源Vcc时，其输出电压Vout保持于电压Vcc处。同时，反相器200会将正输出电压Vout反相成为负电压以关闭第二NMOS MN2。 
于负输入电压Vin时，第一NMOS MN1会关闭，而PMOS MP会快速地降低输出电压Vout，同时，反相器200会将输出电压Vout反相成为正电压以开启第二NMOS MN2，以将输出电压Vout固定于接地电压。因此，即使输入电压Vin太高或太低时，输入缓冲器会箝制输出电压Vout于电压VCC及接地电压之间。 
图3所示为依据本发明另一实施例输入缓冲器的基本电路。相较于图1所示的实施例，此实施例的不同处为额外的电压波形塑形器(voltageshaper)300连接至箝制器100，电压波形塑形器300可以将输出电压Vout塑形为一方块波。图4所示为一实施图3的电压波形塑形器的电路。电压波形塑形器300包含两个串接的反相器310、320；第一反相器310反转输出电压Vout的相位，所以第二反相器320再次反转以恢复输出电压Vout的相位。 
接续上述，输入缓冲器利用箝制器及反相器将输入电压与连接其上的装置的电气元件隔离，然后输出电压于适当范围内，其范围由电压源及接地端所控制。如此，输入电压无法超压于装置的电气元件。此外，电压源与箝制器的输入端或接地端之间未形成回路，而不会产生漏电流。 
以上所述的实施例仅为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以之限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。 

Claims (8)

1.一种输入缓冲器，其应用于高电压信号输入，其特征在于，所述输入缓冲器包含：
一箝制器电性连接至一电压源及一接地端，其中所述箝制器具有一第一输入端、一第二输入端及一输出端，用于将所述输入缓冲器的输出电压限制在所述电压源电压和接地电压之间，以保护后续电路元件免于因所述第一输入端所输入的电压超过所述电压源的电压而损坏，所述后续电路元件连接于所述输出端；及
一反相器连接所述箝制器的所述输出端及所述第二输入端之间。
2.如权利要求1所述的输入缓冲器，其特征在于，所述箝制器包含：
一第一N通道金属氧化物半导体场效晶体管，其中所述第一N通道金属氧化物半导体场效晶体管的一漏极连接至所述电压源，所述第一N通道金属氧化物半导体场效晶体管的一栅极定义为所述箝制器的所述第一输入端；及
一第二N通道金属氧化物半导体场效晶体管，其中所述第二N通道金属氧化物半导体场效晶体管的一漏极连接至所述第一N通道金属氧化物半导体场效晶体管的一源极，所述第二N通道金属氧化物半导体场效晶体管的一栅极定义为所述第二输入端，所述第二N通道金属氧化物半导体场效晶体管的一源极连接至所述接地端。
3.如权利要求2所述的输入缓冲器，其特征在于，所述箝制器还包含一电阻，所述电阻连接于所述第一N通道金属氧化物半导体场效晶体管的所述源极与所述第二N通道金属氧化物半导体场效晶体管的所述漏极之间。
4.如权利要求2所述的输入缓冲器，其特征在于，所述箝制器还包含一P通道金属氧化物半导体场效晶体管，所述P通道金属氧化物半导体场效晶体管的一栅极与一源极耦合并连接至所述箝制器的所述第一输入端，所述P通道金属氧化物半导体场效晶体管的一漏极连接至所述第一N通道金属氧化物半导体场效晶体管的所述源极。
5.如权利要求2所述的输入缓冲器，其特征在于，所述箝制器还包含一第三N通道金属氧化物半导体场效晶体管，而所述第三N通道金属氧化物半导体场效晶体管的一栅极电极与一源极耦合并连接至所述第一N通道金属氧化物半导体场效晶体管的所述源极，所述第三N通道金属氧化物半导体场效晶体管的一漏极连接至所述箝制器的所述第一输入端。
6.如权利要求2所述的输入缓冲器，其特征在于，所述箝制器还包含一二极管，所述二极管的阴极连接至所述箝制器的所述输入端，所述二极管的阳极连接至所述第一N通道金属氧化物半导体场效晶体管的所述源极。
7.如权利要求1所述的输入缓冲器，其特征在于，所述箝制器还包含一电压波形塑形器用以塑形所述箝制器的所述输出电压的电压波形。
8.如权利要求7所述的输入缓冲器，其特征在于，所述电压波形塑形器包含二串接的反相器。
CN2007103004517A 2007-12-27 2007-12-27 应用于高电压信号的输入缓冲器 Expired - Fee Related CN101471653B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007103004517A CN101471653B (zh) 2007-12-27 2007-12-27 应用于高电压信号的输入缓冲器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007103004517A CN101471653B (zh) 2007-12-27 2007-12-27 应用于高电压信号的输入缓冲器

Publications (2)

Publication Number Publication Date
CN101471653A CN101471653A (zh) 2009-07-01
CN101471653B true CN101471653B (zh) 2011-12-28

Family

ID=40828819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103004517A Expired - Fee Related CN101471653B (zh) 2007-12-27 2007-12-27 应用于高电压信号的输入缓冲器

Country Status (1)

Country Link
CN (1) CN101471653B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760606A (en) * 1995-04-17 1998-06-02 Matsushita Electric Industrial, Co. High voltage withstanding circuit and voltage level shifter
CN1293488A (zh) * 1999-10-15 2001-05-02 威盛电子股份有限公司 使用栅极电压控制的单端输入电压电平转换器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760606A (en) * 1995-04-17 1998-06-02 Matsushita Electric Industrial, Co. High voltage withstanding circuit and voltage level shifter
CN1293488A (zh) * 1999-10-15 2001-05-02 威盛电子股份有限公司 使用栅极电压控制的单端输入电压电平转换器

Also Published As

Publication number Publication date
CN101471653A (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
US7348826B1 (en) Composite field effect transistor
EP2477220A3 (en) Stacked half-bridge package with a common conductive clip
TW200707905A (en) Semiconductor device, power supply device, and information processing device
TW200637096A (en) Power clamp circuit and semiconductor device
EP3217552A1 (en) Input-output receiver
US9209799B2 (en) Switch and switch circuit using the same
CN102231598B (zh) 一种电源电路
FR3059490B1 (fr) Dispositif de commutation d'un circuit de puissance presentant un circuit passif de protection
US10103722B2 (en) Differential switch circuit
JP2010028304A (ja) 高周波信号用スイッチ回路
CN106708154A (zh) 一种单电源电路和电源系统
TW200501557A (en) Low supply voltage and self-biased high speed receiver
CN101471653B (zh) 应用于高电压信号的输入缓冲器
CN104052337B (zh) 电机驱动电路
EP2136471A3 (en) Logic circuits, inverter devices and methods of operating the same
CN212992206U (zh) 持续自举升压电路及装置
CN103259247B (zh) 保护电路和自动化组件
CN104883172A (zh) 模拟开关电路结构
EP4380056A3 (en) Device design for short circuit protection of transistors
CN103208982B (zh) 驱动电路
US20130043538A1 (en) Switch
CN210807066U (zh) 门极驱动电路、充电装置
JP2010130742A (ja) 逆流防止回路
CN102355253B (zh) 用以输出随工艺变异的驱动电流的输出级电路
TWI609542B (zh) 電池保護電路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111228

Termination date: 20121227