KR950028007A - 박막트랜지스터의 제조방법 - Google Patents

박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR950028007A
KR950028007A KR1019940005484A KR19940005484A KR950028007A KR 950028007 A KR950028007 A KR 950028007A KR 1019940005484 A KR1019940005484 A KR 1019940005484A KR 19940005484 A KR19940005484 A KR 19940005484A KR 950028007 A KR950028007 A KR 950028007A
Authority
KR
South Korea
Prior art keywords
metal material
semiconductor layer
forming
anodization
material layer
Prior art date
Application number
KR1019940005484A
Other languages
English (en)
Other versions
KR970006254B1 (ko
Inventor
최재길
Original Assignee
이헌조
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자 주식회사 filed Critical 이헌조
Priority to KR1019940005484A priority Critical patent/KR970006254B1/ko
Publication of KR950028007A publication Critical patent/KR950028007A/ko
Application granted granted Critical
Publication of KR970006254B1 publication Critical patent/KR970006254B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 박막트랜지스터 제조방법에 관한 것으로, 기판 상부에 양극산화가 가능한 금속물질을 소정의 두께로 증착하여 금속물질층을 형성하고, 상기 금속물질층 상부에 양극산화 저지막을 형성한 후 상기 양극산화 저지막을 마스크로 하여 상기 금속물질층을 양극산화 시켜 양극산화되지 않은 부분으로 소오스/드레인전극을 형성하거나 상기 금속물질층 상부에 불순물이 도핑된 반도체층을 형성하고 상기 불순물이 도핑된 반도체층 상부에 양극산화저지막을 형성하며, 반도체층을 식각하여 오믹 접총용 반도체층을 형성한 후 계속하여 상기 양극산화 저지막을 마스크로 하여 상기 금속물질층을 양극산화하여 양극산화되지 않은 부분으로 소오스/드레인전극을 형성함으로써 단차의 발생을 방지할 수 있으며, 이에 따라 박막트랜지스터의 안정성 및 신뢰도를 향상시킬 수 있는 효과가 있다.

Description

박막트랜지스터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 박막트랜지스터의 제1실시예의 단면도,
제3도는 제2도의 제조공정을 도시한 단면도.

Claims (3)

  1. 기판 상부에 양극산화가 가능한 금속물질을 소정의 두께로 증착하여 금속물질층을 형성하는 공정과, 상기 금속물질층 상부에 양극산화 저지막을 형성하는 공정과, 상기 양극산화 저지막을 마스크로 하여 상기 금속물질층을 양극산화 시켜 양극산화되지 않은 부분으로 소오스/드레인전극을 형성하는 공정과, 상기 소오스/드레인전극을 형성 후 오믹 접총용 반도체층, 반도체층, 절연막 및 게이트 전극을 형성하는 공정을 포함하여 구성된 것을 특징으로 하는 박막트랜지스터 제조방법.
  2. 기판 상부에 양극산화가 가능한 금속물질을 소정의 두께로 증착하여 금속물질층을 형성하는 공정과, 상기 금속물질층 상부에 불순물이 도핑된 반도체층을 형성하는 공정과, 상기 불순물이 도핑된 반도체층 상부에 양극산화 저지막을 형성하는 공정과 상기 양극산화 저지막 형성후 상기 양극산화 저지막을 마스크로 하여 상기 불순물이 도핑된 반도체층을 식각하여 오믹 접촉용 반도체층을 형성하는 공정과, 상기 양극산화 저지막을 마스크로 하여 상기 금속물질층을 양극산화하여 양극산화되지 않은 부분으로 소오스/드레인전극을 형성하는 공정과, 상기 소오스/드레인전극을 형성 후 반도체층, 절연막 및 게이트 전극을 형성하는 공정을 포함하여 구성된 것을 특징으로 하는 박막트랜지스터 제조방법.
  3. 기판 상부에 양극산화가 가능한 금속물질을 소정의 두께로 증착하여 금속물질층을 형성하는 공정과, 상기 금속물질층 상부에 불순물이 도핑된 반도체층을 형성하는 공정과, 상기 불순물이 도핑된 반도체층 상부에 양극산화 저지막을 형성하는 공정과, 양극산화 저지막 형성후 불순물이 도핑된 반도체층을 식각하지 않고 상기 양극산화 저지막을 마스크로 하여 상기 불순물이 도핑된 반도체층 및 금속물질층을 양극산화함으로써 소오스/드레인전극과 동시에 오믹 접촉용 반도체층을 형성하는 공정과, 상기 소오스/드레인전극 형성 후 반도체층, 절연막 및 게이트 전극을 형성하는 공정을 포함하여 구성된 것을 특징으로 하는 박막트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940005484A 1994-03-18 1994-03-18 박막트랜지스터의 제조방법 KR970006254B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940005484A KR970006254B1 (ko) 1994-03-18 1994-03-18 박막트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940005484A KR970006254B1 (ko) 1994-03-18 1994-03-18 박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR950028007A true KR950028007A (ko) 1995-10-18
KR970006254B1 KR970006254B1 (ko) 1997-04-25

Family

ID=19379165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940005484A KR970006254B1 (ko) 1994-03-18 1994-03-18 박막트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR970006254B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3549157A4 (en) * 2016-11-30 2020-06-24 Boe Technology Group Co. Ltd. METHOD FOR PRODUCING A THIN-LAYER TRANSISTOR, THIN-LAYER TRANSISTOR AND DISPLAY DEVICE

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3549157A4 (en) * 2016-11-30 2020-06-24 Boe Technology Group Co. Ltd. METHOD FOR PRODUCING A THIN-LAYER TRANSISTOR, THIN-LAYER TRANSISTOR AND DISPLAY DEVICE

Also Published As

Publication number Publication date
KR970006254B1 (ko) 1997-04-25

Similar Documents

Publication Publication Date Title
KR970030681A (ko) 반도체장치의 제조방법
KR890004441A (ko) 화합물 반도체장치 및 그 제조방법
KR930015077A (ko) 반도체장치의 제조방법
KR950028007A (ko) 박막트랜지스터의 제조방법
KR960032769A (ko) 전자소자 및 그 제조방법
KR940008124A (ko) 박막트랜지스터 제조방법
KR960006080A (ko) 박막트랜지스터 제조방법
KR960035905A (ko) 드레인 오프셋 구조의 박막 트랜지스터 제조 방법
KR930015056A (ko) 리세스 게이트 갈륨비소 전계효과 트랜지스터의 제조방법
KR930024207A (ko) 박막트랜지스터 및 그의 제조방법
KR940020515A (ko) 메스펫 제조방법
KR960015953A (ko) 박막트랜지스터 제조방법
KR970006253B1 (ko) 액정표시소자의 박막트랜지스터 제조방법
KR940016920A (ko) 저부게이트 박막트랜지스터 제조방법
KR930003364A (ko) 반도체 장치의 제조방법
KR940016853A (ko) 저부게이트 박막트랜지스터 제조방법
KR940016742A (ko) 박막트랜지스터 및 그 게이트전극 제조방법
KR950030395A (ko) 갈륨비소 화합물 반도체 소자의 오음의 전극 형성방법
KR950004598A (ko) 박막트랜지스터 제조방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법
KR970054481A (ko) 박막 트랜지스터 제조방법
KR940012656A (ko) 박막트랜지스터 제조방법
KR950007167A (ko) 메스패트(mesfet) 제조방법
KR930001497A (ko) 액정용 박막트랜지스터의 제조방법
KR970052785A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070702

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee