KR950004598A - 박막트랜지스터 제조방법 - Google Patents
박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR950004598A KR950004598A KR1019930014047A KR930014047A KR950004598A KR 950004598 A KR950004598 A KR 950004598A KR 1019930014047 A KR1019930014047 A KR 1019930014047A KR 930014047 A KR930014047 A KR 930014047A KR 950004598 A KR950004598 A KR 950004598A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etch stopper
- insulating film
- thin film
- film transistor
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터 제조방법에 관한 것으로, 소자공정중에서 에치스톱퍼상에 존재하는 n+-a-Si층을 기존 공정에서는 드라이-에칭하여 제거하였으나, 본 공정에서는 드라이-에칭시 생기는 에치스톱퍼층상의 균일성과 소자의 수율저하등의 문제를 해결하기 위해, 에칭-스톱퍼상의 n+-a-Si층을 제거하지 않고, 양극 산화법을 이용하여 산화막화 함으로써, 이 부분의 평탄성을 확보하고 드라이 에칭보다 공정을 단순화하여, 수율증대와 공정단순화를 구현하였다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도(A)-(E)는 본 발명의 박막트랜지스터 제조방법을 나타낸 공정 단면도.
Claims (3)
- 투광성기판(1)상에 선택적으로 복수개의 게이트전극(2)을 형성하는 공정, 노출된 전표면에 게이트 절연막(3), 활성층(4), 절연막(5)을 차례로 형성하는 공정, 상기 절연막(5)을 패터닝하여 활성층(4)의 채널상에 에치스톱층(5a)을 형성하는 공정, 노출된 전표면에 오믹접촉을 n+-a-Si층(6)을 형성하고, 포토-에칭 공정으로 n+-a-Si층(6), 활성층(4)을 패터닝하여 소자영역을 정의 하는 공정, 노출된 전표면에 금속을 증착한 후, 패터닝하여 소오스/드레인전극(7,8)을 형성하는 공정, 상기 공정후, 에치스톱퍼층(5a)상의 노출된 n+-a-Si층(6)을 양극산화하여 산화막(9)화 함을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 에치스톱퍼(5a)은 질화막으로 형성함을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 게이트절연막(3)은 산화막, 질화막, BPSG등을 사용함을 특징으로 하는 박막트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930014047A KR950004598A (ko) | 1993-07-23 | 1993-07-23 | 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930014047A KR950004598A (ko) | 1993-07-23 | 1993-07-23 | 박막트랜지스터 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950004598A true KR950004598A (ko) | 1995-02-18 |
Family
ID=67143376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930014047A KR950004598A (ko) | 1993-07-23 | 1993-07-23 | 박막트랜지스터 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950004598A (ko) |
-
1993
- 1993-07-23 KR KR1019930014047A patent/KR950004598A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
KR940001443A (ko) | T형 단면구조의게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법 | |
KR950004598A (ko) | 박막트랜지스터 제조방법 | |
KR970006253B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 | |
KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
KR960006080A (ko) | 박막트랜지스터 제조방법 | |
KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
KR950004583A (ko) | 박막 트랜지스터 제조방법 | |
KR940016915A (ko) | 박막트랜지스터 제조방법 | |
KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
KR930005239A (ko) | Tft의 제조방법 | |
KR950021128A (ko) | 반도체 소자 제조방법 | |
KR940003088A (ko) | 박막트랜지스터의 제조방법 | |
KR940016920A (ko) | 저부게이트 박막트랜지스터 제조방법 | |
KR940016753A (ko) | 박막트랜지스터 및 그 제조방법 | |
KR930020686A (ko) | 프리채널 mosfet 및 그 제조방법 | |
KR950028007A (ko) | 박막트랜지스터의 제조방법 | |
KR970052228A (ko) | 반도체소자의 콘택홀 제조방법 | |
KR930018712A (ko) | 수직형 박막 트랜지스터의 제조방법 | |
KR950034828A (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
KR970004089A (ko) | 박막 트랜지스터의 제조 방법 | |
KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
KR930020716A (ko) | Itldd 구조의 반도체장치의 제조방법 | |
KR910007104A (ko) | 자기정렬콘택(Self-Aligned Contact) 형성방법 | |
KR950021647A (ko) | 디램셀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |