KR950030395A - 갈륨비소 화합물 반도체 소자의 오음의 전극 형성방법 - Google Patents

Abstract

본 발명은 금속-반도체 전계효과 트랜지스터(MESFET), 고전자 이동도(High Electron Mobility)트랜지스터, 이종결합 바이폴라 트랜지스터(Heterostructure Bipolar Transistor)등과 같은 갈륨비소 화합물 반도체 소자의 소오스 전극 및 드레인 전극의 형성을 위한 금속층의 표면 모폴로지(surface morphology)를 개선시킬수 있는 방법에 관한 것으로, 종래의 기술에 따른 소자제작시 공기방울(ball-up)이 채널층의 가장자리에 형성되는 경우 갈륨비소 채널층과 공기방울의 높이 사이에 생기는 단차에 의해, 다음에 수행되는 게이트 전극의 형성을 위한 리소라피 공정에 있어서, 공전조건이 바뀌거나 미세게이트 패턴을 형성하는 것이 어렵고, 열처리시 공기방울에 의해 소오스(또는, 드레인)와 게이트 사이의 간격이 좁아져 쇼트되는 현상이 발생하여 소자의 수율감소와 초래되는 문제를 해결하기 위한 것으로, 소오스 전극 및 드레인 전극의 형성을 위한 감광막의 패턴을 형성하고, 사용하여 AuGe와 Ni를 20∼300nm정도 두께와 5∼100nm정도의 두께로 각각 증착하여 2층의 AuGe층(4)/Ni층(5)을 형성하는 것이 특징이다.

Description

갈류비소 화합물 반도체 소자의 오음의 전극 형성방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명에 따른 오음익 금속층 형성 방법을 나타낸 공정단면도, 제4도는 본 발명의 방법에 따라 오음익 금속을 증착하고 열처리를 수행한 후의 금속표면층을 광학적 현미경으로 본 사진, 제5도는 본 발명에 따라서 전력 MESFET(MEtal Semiocn-ductor Field Effect Transistor)를 제조하는 공정을 나타낸 도면.

Claims (2)

1. 갈륨비소 화합물 반도체 소자의 오음익 전극을 형성하는 방법에 있어서, 소오스 전극 및 드레인 전극의 형성을 위한 감광막의 패턴을 형성하고, AuGe와 Ni를 20∼30nm정도 두께와 5∼10nm정도의 두께로 각각 증착하여 2층의 AuGe층(4)/Ni층(5)을 형성하는 공정과, 리프트 오프에 의해 상기 감광막 패턴(3)을 제거하여 소오스 전극과 드레인 전극을 형성한 후, 약 390℃정도의 온도에서 약20초 동안 열처리를 수행하여 상기 2층의 금속층과 기판 사이에 오음익 접촉을 이루는 오음익 층을 형성하는 공정과, 게이트 전극의 형성을 위한 감광막 패턴을 다시 형성하고 게이트 금속층을 증착한 후, 리프트 오프에 의해 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 갈륨비소 화합물 반도체 소자의 오음익 전극 형성방법.
2. 제1항에 있어서, 상기 게이트 전극을 형성하는 공정에서 상기 게이트 금속층은 Ti/Pt/Au층, Al/Au층, Ti/W층, Al층, 또는 WN층 어느 하나의 층으로 형성되는 것을 특징으로 하는 갈륨비소 화합물 반도체 소자의 오음익 전극 형성 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.