KR930024207A - 박막트랜지스터 및 그의 제조방법 - Google Patents
박막트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR930024207A KR930024207A KR1019920008944A KR920008944A KR930024207A KR 930024207 A KR930024207 A KR 930024207A KR 1019920008944 A KR1019920008944 A KR 1019920008944A KR 920008944 A KR920008944 A KR 920008944A KR 930024207 A KR930024207 A KR 930024207A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- layer
- thin film
- gate electrode
- source
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract 18
- 239000010408 film Substances 0.000 claims abstract 15
- 239000004065 semiconductor Substances 0.000 claims abstract 7
- 239000000758 substrate Substances 0.000 claims abstract 4
- 238000007743 anodising Methods 0.000 claims abstract 2
- 239000000470 constituent Substances 0.000 claims abstract 2
- 239000000463 material Substances 0.000 claims abstract 2
- 239000010410 layer Substances 0.000 claims 14
- 238000000151 deposition Methods 0.000 claims 3
- 238000000034 method Methods 0.000 claims 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 2
- 239000011521 glass Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000001052 transient effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
기판상에 게이트 전극이 형성되고, 상기 게이트 전극위에 게이트 절연막, 반도체층, 에치스토퍼층, 오믹층이 차례로 적층구조로 형성되고 소스 및 드레인 전극이 상기한 오믹층을 개재하여 반도체층에 접촉되어 있는 동시에 그의 하면에서 상기한 게이트 절연막에 접촉되는 바텀 게이트형 박막트랜지스터에 있어서, 상기 에치스토퍼층이 오믹층 및 소스, 드레인 전극과 오버랩되는 영역만으로 구성되고 그 구성물질이 금속으로 이루어지며, 채널부위의 에치스포터 금속과 함께 소스 및 드레인 전극을 양극산화시킴으로써, 접촉저항을 감소시킴과 동시에 에칭 선택비를 증가시키며 또한, 채널길이를 감소시킬 수 있는 박막트랜지스터 및 그의 제조방법.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 박막트랜지스터의 바람직한 실시예를 도시한 단면도, 제3도는 제2도에 도시된 본 발명에 따른 박막트랜지스터를 제조하기 위한 공정단면도이다.
Claims (7)
- 기판위에 형성된 게이트 전극, 상기 기판위에 게이트 전극을 절연하기 위하여 전면적으로 형성된 게이트절연막, 상기 게이트 절연막위에 상기 게이트 전극보다 큰 길이로 형성된 반도체층, 상기 반도체층위에 상기 게이트전극의 길이보다 작게 양극산화 가능한 금속으로 형성된 에치스토퍼층, 상기 반도체층위와 상기 에치스토퍼층의 일부와 오버랩되어 양측에 형성된 오믹층, 상기 오믹층의 내측단과 얼라인되어 오믹층과 게이트 절연층위에 양극산화 가능한 금속으로 형성된 소스 및 드레인 전극 및 상기 소스 및 드레인 전극의 일정두께 부분과, 상기소스 및 드레인 전극의 내측단부와 얼라인 되어 채널부위에 위치한 에치스토퍼층이 양극산화 되어 형성된 보호절연층으로 구성됨을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 에치스토퍼층과 소스 및 드레인 전극은 그 구성물질이 같은 금속을 사용함을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 에치스토퍼층과 소스 및 드레인 전극은 Al으로 이루어지는 것을 특징으로 하는 박막트랜지스터.
- 게이트 전극으로 사용될 금속막을 유리기판상에 증착하여 소정두께의 게이트전극 패턴을 형성하는 제1공정, 상기 제1공정에서 얻어진 구조위에 게이트 절연막, 반도체층, 제1금속막을 단일 챔버내에서 연속증착하는 제2공정, 상기 제2공정에서 얻어진 구조에 대하여 사진식각법에 의해 제1금속막을 패터닝하는 제3공정, 상기 제3공정에서 얻어진 구조위에 n+a-Si의 오믹층을 증착한후 각소자간의 분리를 위해 반도체층과 오믹층의 외측부를 반응성 이온에칭으로 제거하는 제4공정, 상기 제4공정에서 얻어진 구조위에 제2금속을 증착하여 소스 및 드레인전극모양으로 패터닝한 후, 상기 제1금속막을 에치스토퍼로 사용하여 상기 패터닝된 제2금속 사이에 형성되어 있는 n+a-Si막을 반응성 이온에칭하여 제거하는 제5공정, 및 상기 제5공정에서 얻어진 구조에 대하여 양극산화법을 이용하여 상기 패터닝된 제2금속의 일부두께와 채널부위의 제1금속막을 함께 산화시켜 보호층을 형성하는 제6공정으로 이루어지는 박막트랜지터의 제조방법.
- 제4항에 있어서, 상기 제1및 제2금속막은 동일한 금속으로서 양극산화 가능한 금속을 사용함을 특징으로 하는 박막트랜지스터의 제조방법.
- 제4항에 있어서, 상기 제1및 제2금속막은 Al으로 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제4항에 있어서, 상기 제2금속막의 양극산화되는 두께는 제1금속막의 두께와 동일하게 되도록 제어함을 특징으로 하는 박막트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920008944A KR950005483B1 (ko) | 1992-05-26 | 1992-05-26 | 박막트랜지스터 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920008944A KR950005483B1 (ko) | 1992-05-26 | 1992-05-26 | 박막트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930024207A true KR930024207A (ko) | 1993-12-22 |
| KR950005483B1 KR950005483B1 (ko) | 1995-05-24 |
Family
ID=19333622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920008944A KR950005483B1 (ko) | 1992-05-26 | 1992-05-26 | 박막트랜지스터 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950005483B1 (ko) |
-
1992
- 1992-05-26 KR KR1019920008944A patent/KR950005483B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950005483B1 (ko) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139573B1 (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR940006179A (ko) | 반도체 장치와 그 제작방법 | |
| KR970072480A (ko) | 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 | |
| KR930015077A (ko) | 반도체장치의 제조방법 | |
| KR960009075A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR930001503A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR930024207A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| JPS6146068B2 (ko) | ||
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60177676A (ja) | 薄膜トランジスタ素子およびその製造方法 | |
| JPH05165059A (ja) | 薄膜トランジスタの製造方法 | |
| KR100302999B1 (ko) | 이중게이트를이용한박막트랜지스터 | |
| KR950028007A (ko) | 박막트랜지스터의 제조방법 | |
| KR970006253B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 | |
| KR100196503B1 (ko) | 박막트랜지스터 제조 방법 | |
| JPS61176157A (ja) | ２重ゲ−ト型薄膜トランジスタとその製造方法 | |
| KR910017646A (ko) | 플라즈마 산화를 이용한 박막 fet트랜지스터의 제조방법 | |
| JPS55134979A (en) | Manufacturing of field-effect transistor | |
| JPH04302438A (ja) | 薄膜トランジスタ | |
| KR940008124A (ko) | 박막트랜지스터 제조방법 | |
| KR940020515A (ko) | 메스펫 제조방법 | |
| KR930005239A (ko) | Tft의 제조방법 | |
| KR930018712A (ko) | 수직형 박막 트랜지스터의 제조방법 | |
| KR940003058A (ko) | Am-lcd의 구조 및 제조방법 | |
| KR940016915A (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20000414 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |