KR940022744A - 이온 주입에 의한 게이트 산화막 형성방법 - Google Patents
이온 주입에 의한 게이트 산화막 형성방법 Download PDFInfo
- Publication number
- KR940022744A KR940022744A KR1019930004450A KR930004450A KR940022744A KR 940022744 A KR940022744 A KR 940022744A KR 1019930004450 A KR1019930004450 A KR 1019930004450A KR 930004450 A KR930004450 A KR 930004450A KR 940022744 A KR940022744 A KR 940022744A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- forming
- gate oxide
- stripping
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract 5
- 238000005468 ion implantation Methods 0.000 title claims 4
- 230000015572 biosynthetic process Effects 0.000 title 1
- 150000004767 nitrides Chemical class 0.000 claims abstract 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 6
- 229920005591 polysilicon Polymers 0.000 claims abstract 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 5
- 150000002500 ions Chemical class 0.000 claims abstract 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims abstract 2
- 238000004519 manufacturing process Methods 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract 2
- 238000000926 separation method Methods 0.000 claims abstract 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract 2
- 239000010703 silicon Substances 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 230000001133 acceleration Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract 1
- 239000002245 particle Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 제조공정중 게이트산화막 형성방법에 관한 것으로, 실리콘기판(1)에 차례로 패드산화막(2), 폴리실리콘막(3), 질화막(4)을 형성하는 제1단계, 상기 제1단계후 감광막을 도포한 다음 분리 마스크를 이용하여 감광막패턴(5)을 형성하는 제2단계, 상기 제2단계 후 상기 질화막(4), 폴리실리콘막(3)을 식각한 다음, 감광막(5)을 스트립한후 필드산화막(6)을 형성하는 제3단계, 상기 제3단계 후 상기 질화막(4), 폴리실리콘막(3)의 잔여부분을 각각 스트립한 후 희생산화막(7)을 형성하는 제4단계, 상기 제4단계 후 BF+ 19이온을 주입하는 제5단계, 상기 제5단계 후 상기 희생산화막(7)을 불화수소용액으로 스트립하는 제6단계, 상기 제6단계후, 게이트산화막(9)을 형성하는 제7단계를 포함하여 이루어지는 것을 특징으로 함으로써 희생산화막 형성후 발생하게 되는 불균일입자를 제거함으로써 이후에 형성될 게이트산화막에 스트레스가 가해질 경우 산화막에 걸리는 필드의 부분적인 증가에 의한 산화막의 부서짐을 막는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 일실시예의 공정단면도.
Claims (2)
- 반도체소자의 제조공정중 게이트산화막 형성방법에 있어서, 실리콘기판(1)에 차례로 패드산화막(2), 폴리실리콘막(3), 질화막(4)을 형성하는 제1단계, 상기 제1단계 후 감광막을 도포한 다음 분리마스크를 이용하여 감광막패턴(5)을 형성하는 제2단계, 상기 제2단계 후 상기 질화막(4), 폴리실리콘막(3)을 식각한 다음, 감광막(5)을 스트립한 후 필드산화막(6)을 형성하는 제3단계, 상기 제3단계 후 상기 질화막(4), 폴리실리콘막(3)의 잔여부분을 각각 스트립한 후 희생산화막(7)을 형성하는 제4단계, 상기 제4단계 후 BF+ 19이온을 주입하는 제5단계, 상기 제5단계 후 상기 희생산화막(7)을 불화수소용액으로 스트립하는 제6단계 및, 상기 제6단계후, 게이트 산화막(9)을 형성하는 제7단계를 포함하여 이루어지는 것을 특징으로 하는 이온주입에 의한 게이트산화막 형성방법.
- 제1항에 있어서, BF+ 19이온주입단계는 5×1014이온/cm2, 가속에너지 60Kev의 에너지로 하여 이온주입하는 것을 특징으로 하는 이온주입에 의한 게이트산화막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR93004450A KR960011934B1 (en) | 1993-03-22 | 1993-03-22 | Gate oxide film forming method using ion-implantation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR93004450A KR960011934B1 (en) | 1993-03-22 | 1993-03-22 | Gate oxide film forming method using ion-implantation |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940022744A true KR940022744A (ko) | 1994-10-21 |
KR960011934B1 KR960011934B1 (en) | 1996-09-04 |
Family
ID=19352596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR93004450A KR960011934B1 (en) | 1993-03-22 | 1993-03-22 | Gate oxide film forming method using ion-implantation |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960011934B1 (ko) |
-
1993
- 1993-03-22 KR KR93004450A patent/KR960011934B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960011934B1 (en) | 1996-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970018187A (ko) | 반도체 장치 제조방법 | |
KR920013670A (ko) | 반도체 장치의 소자분리방법 | |
KR940012493A (ko) | 집적 회로 제조 방법 | |
KR940022744A (ko) | 이온 주입에 의한 게이트 산화막 형성방법 | |
KR960035829A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR960019768A (ko) | 트랜지스터 제조방법 | |
JP2817226B2 (ja) | 半導体装置の製造方法 | |
KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
KR100186511B1 (ko) | 반도체 장치의 웰 형성방법 | |
KR960002691A (ko) | 반도체소자 및 그 제조방법 | |
JP2000188396A (ja) | 半導体装置の製造方法 | |
KR100249183B1 (ko) | 격리막 형성 방법 | |
KR0166818B1 (ko) | 반도체 소자중 모오스 소자의 격리 방법 | |
KR950021201A (ko) | 반도체 소자의 스페이서 형성방법 | |
KR960005940A (ko) | 소자분리 산화막 형성 방법 | |
KR930020716A (ko) | Itldd 구조의 반도체장치의 제조방법 | |
KR970054409A (ko) | 반도체 소자의 제조 방법 | |
KR19980067846A (ko) | 반도체 소자의 제조 방법 | |
KR950025931A (ko) | 게이트 전극 형성방법 | |
KR960019731A (ko) | 반도체 메모리소자 제조방법 | |
KR960039272A (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
KR960030311A (ko) | 반도체소자의 제조방법 | |
KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
KR960009204A (ko) | 이피롬의 제조방법 | |
KR950001411A (ko) | 폴리실리콘막 식각방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050822 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |