KR960019731A - 반도체 메모리소자 제조방법 - Google Patents
반도체 메모리소자 제조방법 Download PDFInfo
- Publication number
- KR960019731A KR960019731A KR1019940031578A KR19940031578A KR960019731A KR 960019731 A KR960019731 A KR 960019731A KR 1019940031578 A KR1019940031578 A KR 1019940031578A KR 19940031578 A KR19940031578 A KR 19940031578A KR 960019731 A KR960019731 A KR 960019731A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- gate electrode
- cell
- etched
- region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 238000000034 method Methods 0.000 claims abstract description 4
- 230000002093 peripheral effect Effects 0.000 claims abstract 5
- 125000006850 spacer group Chemical group 0.000 claims abstract 5
- 239000012535 impurity Substances 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 DRAM용 반도체 메모리소자 제조공정에 있어서, 게이트 전극 형성후 스페이서 에치시 플라즈마 데미지로부터 셀의 표면을 보호하기 위해 셀보호용 마스크 작업을 추가함을 특징으로 하는 반도체 메모리소자 제조방법에 관한 것으로, 웨이퍼 제조공정중 TR을 구성하는 핫케리어의 게이트 전극형성공정시 게이트 형성후 쇼트채널효과를 없애기 위해 스페이서를 형성하는데 스페이서 에치시 주변회로에 LDD(Lightly Doped Drain) 구조를 형성하기 위해 스페이서 에치를 실시하고 있으나, 스페이서 에치시 셀 및 주변회로 모두 오픈상태로 에치를 하기 때문에 LDD구조가 필요없는 셀의 표면에 플라즈마 데미지가 나타나는 문제점이 있어, 본 발명은 스페이서 형성시 마스크를 사용하여 셀은 에칭하지 않고 주변회로만을 에칭하여 LDD구조를 형성하므로, 셀은 마스크를 통해 플라즈마로 부터 보호받게 되어 플라즈마 데미지에 의한 서브어택 현상을 막을 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도(A-E)는 본 발명의 반도체 메모리소자 제작 공정도이다.
Claims (2)
- 반도체 메모리소자 제조공정에 있어서, 반도체 기판상부에 웰영역과, 게이트 산화막과, 게이트 전극 및 저농도 불순물 영역을 순차적으로 형성하는 제1공정(A)과; 상기와 같이 형성한 반도체 기판 표면의 상부를 절연막으로 평탄화하는 제2공정(B)과; 상기 반도체 기판 표면의 상부에 감광막을 도포한 후 마스크 공정으로 부변회로 지역의 감광막을 제거하여 절연막이 노출되도륵 하는 제3공정(C)과; 상기 주변 회로 절연막을 이방성식각하여 상기 게이트 전극측벽에 절연막 스페이서를 형성하는 동시에 셀지역의 감광막을 제거하여 절연막을 노출시키는 제4공정(D)과; 상기 절연막 스페이서와 절연막 패턴을 마스크로 하여 고농도의 불순물 이온을 주입하여 주변회로 지역에 고농도 불순물영역을 형성하는 제5공정(E)을 포함하여 이루어짐을 특징으로 하는 반도체 메모리소자 제조방법.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940031578A KR960019731A (ko) | 1994-11-28 | 1994-11-28 | 반도체 메모리소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940031578A KR960019731A (ko) | 1994-11-28 | 1994-11-28 | 반도체 메모리소자 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960019731A true KR960019731A (ko) | 1996-06-17 |
Family
ID=66648429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940031578A KR960019731A (ko) | 1994-11-28 | 1994-11-28 | 반도체 메모리소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960019731A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100465857B1 (ko) * | 1997-12-30 | 2005-05-18 | 주식회사 하이닉스반도체 | 반도체장치제조방법 |
-
1994
- 1994-11-28 KR KR1019940031578A patent/KR960019731A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100465857B1 (ko) * | 1997-12-30 | 2005-05-18 | 주식회사 하이닉스반도체 | 반도체장치제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960014720B1 (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
| KR960019731A (ko) | 반도체 메모리소자 제조방법 | |
| KR100329749B1 (ko) | 반도체소자의코발트실리사이드막을이용한모스트랜지스터형성방법 | |
| KR100807075B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100480586B1 (ko) | 국부적인 실리사이드막을 갖는 반도체 장치의 제조방법 | |
| KR960002691A (ko) | 반도체소자 및 그 제조방법 | |
| KR19990076400A (ko) | 샐리사이드 공정을 사용하는 모스 트랜지스터 형성방법 | |
| KR100487504B1 (ko) | 서로 다른 게이트 스페이서 형성 방법 | |
| KR20000019488A (ko) | 정전기 보호용 트랜지스터의 제조 방법 | |
| KR0146275B1 (ko) | 모스펫 제조방법 | |
| KR100469149B1 (ko) | 반도체소자의제조방법 | |
| KR100284308B1 (ko) | 스태틱 램 셀 제조 방법 | |
| KR100469915B1 (ko) | 듀얼게이트전극제조방법 | |
| KR100405452B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR20020058512A (ko) | 반도체 소자의 제조 방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR950021201A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR20010011002A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR970018253A (ko) | 반도체 소자의 제조방법 | |
| KR20000043826A (ko) | 반도체장치 제조방법 | |
| KR960005841A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR960036021A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR20030001749A (ko) | 반도체 소자의 제조방법 | |
| KR19980021224A (ko) | 반도체 소자의 제조방법 | |
| KR970018524A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |