KR960005841A - 반도체 소자의 필드 산화막 형성방법 - Google Patents

반도체 소자의 필드 산화막 형성방법 Download PDF

Info

Publication number
KR960005841A
KR960005841A KR1019940016089A KR19940016089A KR960005841A KR 960005841 A KR960005841 A KR 960005841A KR 1019940016089 A KR1019940016089 A KR 1019940016089A KR 19940016089 A KR19940016089 A KR 19940016089A KR 960005841 A KR960005841 A KR 960005841A
Authority
KR
South Korea
Prior art keywords
oxide film
film
forming
field oxide
silicon substrate
Prior art date
Application number
KR1019940016089A
Other languages
English (en)
Other versions
KR0125313B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940016089A priority Critical patent/KR0125313B1/ko
Publication of KR960005841A publication Critical patent/KR960005841A/ko
Application granted granted Critical
Publication of KR0125313B1 publication Critical patent/KR0125313B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 필드 산화막 형성방법을 개시한다.
본 발명은 필드 산화막 형성공정시 버즈 비크 발생을 억제하기 위하여 실리콘 기판상에 트렌치를 형성하고 필드 산화막을 형성하므로써 필드산화막에 의한 실리콘 기판과의 단차를 없앨수 있다.

Description

반도체 소자의 필드산화막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 필드 산화막 형성방법을 설명하기 위한 반도체 소자의 단면도,
제2A도 내지 2D도는 본 발명에 따른 필드 산화막 형성방법을 설명하기 위한 반도체 소자의 단면도,
제3도는 본 발명의 실시예를 설명하기 위한 반도체 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 패드 산화막
3, 10 : 질화막 4, 12 : 필드 산화막
5 : 제1열산화막 6 : 감광막 패턴
7 : 트렌치 8 : 제2열산화막
9 : 폴리실리콘막 11 : 채널 스토퍼
13 : 질화막 스페이서 A : 버즈 비크

Claims (4)

  1. 반도체 소자의 필드 산화막 형성방법에 있어서, 실리콘 기판(1)상에 제1열산화막(5)을 형성한 다음 마스크 및 식각공정에 의해 상기 실리콘 기판(1)상에 트렌치(7)를 형성하는 단계와, 상기 단계로부터 상기 제1열산화막(5)을 제거하고 전체구조 상부에 제2열산화막(8), 폴리실리콘막(9) 및 질화막(10)을 순차적으로 형성하는 단계와, 상기 단계로부터 상기 폴리실리콘막(9)이 소정두께로 잔류하도록 상기 질화막(10) 및 폴리실리콘막(9)을 설정된 폭으로 제거한 후 상기 실리콘 기판(1)상에 채널스토퍼(11)를 형성하는 단계와, 상기 단계로부터 열산화공정을 실시한 후 상기 질화막(10), 폴리실리콘막(9) 및 제2열산화막(8)을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  2. 제1항에 있어서, 상기 채널스토퍼(11)는 1×1012∼1×1015원자/㎠, 30∼100KeV의 조건에서 BF2이온 주입공정에 의해 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  3. 반도체 소자의 필드 산화막 형성방법에 있어서, 실리콘 기판(1)상에 제1열산화막(5)을 형성한 다음 마스크 및 식각공정에 의해 상기 실리콘 기판(1)상에 트렌치(7)를 형성하는 단계와, 상기 단계로부터 상기 제1열산화막(5)을 제거하고 전체구조 상부에 제2열산화막(8), 폴리실리콘막(9) 및 질화막(10)을 순차적으로 형성하는 단계와, 상기 단계로부터 폴리실리콘막(9)이 소정두께로 잔류하도록 상기 질화막(10) 및 폴리실리콘막(9)을 설정된 폭으로 제거하고 개구된 상기 질화막(10) 및 폴리실리콘막(9)의 측벽에 질화막 스페이서(13)를 형성한 후 상기 실리콘 기판(1)상에 채널스토퍼(11)를 형성하는 단계와, 상기 단계로부터 열산화공정을 실시한 후 상기 질화막(10), 폴리실리콘막(9) 및 제2열산화막(8)을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  4. 제3항에 있어서, 상기 채널스토퍼(11)는 1×1012∼1×1015원자/㎠, 30∼100KeV의 조건에서 BF2이온 주입공정에 의해 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940016089A 1994-07-06 1994-07-06 반도체 소자의 필드산화막 형성방법 KR0125313B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940016089A KR0125313B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 필드산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016089A KR0125313B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 필드산화막 형성방법

Publications (2)

Publication Number Publication Date
KR960005841A true KR960005841A (ko) 1996-02-23
KR0125313B1 KR0125313B1 (ko) 1997-12-10

Family

ID=19387334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016089A KR0125313B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 필드산화막 형성방법

Country Status (1)

Country Link
KR (1) KR0125313B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363836B1 (ko) * 2000-03-28 2002-12-06 이재필 적산 열량계

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363836B1 (ko) * 2000-03-28 2002-12-06 이재필 적산 열량계

Also Published As

Publication number Publication date
KR0125313B1 (ko) 1997-12-10

Similar Documents

Publication Publication Date Title
KR920013670A (ko) 반도체 장치의 소자분리방법
KR960019649A (ko) 반도체 장치의 제조방법
KR940012493A (ko) 집적 회로 제조 방법
KR960005841A (ko) 반도체 소자의 필드 산화막 형성방법
KR960014720B1 (ko) 폴리 사이드 구조를 갖는 게이트 전극 형성 방법
KR970023872A (ko) 모스 트랜지스터의 제조방법
KR0175041B1 (ko) 반도체 장치의 트렌치형 소자분리 방법
KR19990011414A (ko) 반도체 소자의 제조방법
KR970004069A (ko) 반도체 소자의 트랜지스터 제조방법 및 그 구조
KR100244413B1 (ko) 반도체소자의소오스/드레인형성방법
KR100223936B1 (ko) 트랜지스터 및 그의 제조 방법
KR960005936A (ko) 반도체 소자의 필드산화막 형성방법
KR100325445B1 (ko) 반도체소자의접합형성방법
KR100448166B1 (ko) Ｍｏｓ 소자의 게이트 산화막 제조 방법
KR0132491B1 (ko) 모스트랜지스터 제조방법
KR100202642B1 (ko) 모스형 트랜지스터 및 그 제조 방법
KR930020716A (ko) Itldd 구조의 반도체장치의 제조방법
KR960015813A (ko) 모스펫 형성방법
KR960019731A (ko) 반도체 메모리소자 제조방법
KR960002714A (ko) 반도체소자의 소자분리절연막 형성방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR960015856A (ko) 반도체소자의 소자분리 방법
KR960043241A (ko) 마스크롬의 워드라인 형성 방법
KR19990049416A (ko) 서로 다른 게이트 스페이서 형성 방법
KR19990004401A (ko) 반도체 소자의 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050922

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee