KR19980021224A - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조 방법에 대해 기재되어 있다.

게이트 측벽에 스페이서를 형성하지 않고 게이트를 형성하기 위해 증착한 도전층을 패터닝하고 소오스/드레인을 형성한 후 다시 상기 도전층을 패터닝하고 LDD를 형성함으로써 종래보다 단순해진 공정을 실시할 수 있는데, 특히 반도체 기판 상에 NMOS와 PMOS를 동시에 형성할 경우, NMOS를 형성할 때와 PMOS를 형성할 때만 포토 공정을 실시하므로 종래에 비해 1번의 포토 공정을 생략할 수 있다는 잇점이 있다.

Description

반도체 소자의 제조 방법

본 발명은 반도체 소자에 관한 것으로, 특히 보다 단순화된 공정을 실시하는 반도체 소자의 제조 방법에 관한 것이다.

도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.

도면 참조 번호 1은 반도체 기판을, 3은 게이트 산화막을, 5는 게이트를, 7·7a는 LDD(Lightly Doped Drain)을, 9는 절연막을, 9a는 스페이서를, 11은 소오스/드레인을 각각 나타낸다.

도 1a를 참조하면, 반도체 기판(1) 상에 산화막, 도전층 및 감광막(도시하지 않음)을 차례로 형성한 후, 상기 감광막을 패터닝하고 패터닝된 감광막을 마스크로하여 상기 도전층/산화막을 식각함으로써 게이트(5)/게이트 산화막(3)을 형성한다. 이어서 상기 게이트(5)/게이트 산화막(3)이 형성된 반도체 기판(1) 상에 저 농도의 불순물을 사용하여 이온 주입 공정을 실시함으로써 상기 반도체 기판(1) 내에 LDD(7)를 형성한다.

상기 게이트(5)로 패터닝되는 도전층은 다결정 실리콘으로 형성한다.

도 1b를 참조하면, 상기 LDD(7)와 게이트(5)가 형성된 반도체 기판 상에 절연 물질을 증착하여 절연막(9)을 형성한다.

도 1c를 참조하면, 상기 절연막(9)을 이방성 식각함으로써 상기 게이트(5)/게이트 산화막(3)의 측벽에 스페이서(9a)를 형성한 후, 상기 반도체 기판(1) 상에 고 농도의 불순물을 사용하여 이온 주입 공정을 실시함으로써 상기 LDD(7)의 소정 영역에 소오스/드레인(11)을 형성한다.

상기와 같은 반도체 소자의 제조 방법은 게이트 측벽에 스페이서를 형성하기 위해 절연막 증착 및 식각 공정이 필요하다. 또한 반도체 기판 상에 NMOS와 PMOS를 동시에 형성할 경우 게이트 전극을 패터닝할 때, NMOS를 형성할 때 및 PMOS를 형성할 때 각각 포토 공정을 실시하므로 총 3변의 포토 공정이 필요하다.

본 발명이 이루고자 하는 기술적 과제는, 보다 단순화된 공정을 실시하는 반도체 소자의 제조 방법을 제공하는데 있다.

도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.

도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.

상기 과제를 이루기 위하여 본 발명은, 반도체 기판 상에 게이트 산화막, 도전층 및 감광막을 차례로 형성하는 단계; 상기 감광막을 패터닝한 후 이를 마스크로하여 상기 도전층을 식각하는 단계; 상기 반도체 기판 전면에 이온을 주입하여 상기 반도체 기판 내에 소오스/드레인을 형성하는 단계; 상기 감괌막 양측의 소정 부분을 건식 식각한 후 이를 마스크로하여 상기 도전층을 식각하여 게이트를 형성하는 단계; 및 상기 반도체 기판 전면에 이온을 주입하여 상기 소오스/드레인의 하부와 상기 게이트 산화막 하부의 소오스/드레인 측벽에 LDD(Lightly Doped Drain)를 형성하는 단계를 포함하는 것을 특징으로하는 반도체 소자의 제조 방법을 제공한다.

따라서, 본 발명에 의한 반도체 소자의 제조 방법은 게이트 측벽에 스페이서를 형성하지 않고 게이트를 형성하기 위해 증착한 도전층을 패터닝하고 소오스/드레인을 형성한 후 다시 상기 도전층을 패터닝하고 LDD를 형성함으로써 종래보다 단순해진 공정을 실시할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.

도면 참조 번호 21은 반도체 기판을, 23·23a는 게이트 산화막을, 25는 도전층을, 25a는 게이트를, 27·27a는 감광막 패턴을, 29는 소오스/드레인을, 31은 LDD(Lightly Doped Drain)을 각각 나타낸다.

도 2a를 참조하면, 반도체 기판(21) 상에 게이트 산화막(23)가 도전층(후속 공정에서 25로 패터닝됨)을 차례로 형성하는 공정, 상기 도전층 상에 감광막을 증착한 후 패터닝하여 감광막 패턴(27)을 형성하는 공정, 상기 감광막 패턴(27)을 마스크로하여 상기 도전층을 식각하여 도전층(25)를 형성하는 공정, 상기 반도체 기판(21) 전면에 고농도의 이온을 주입하여 상기 반도체 기판(21) 내에 소오스/드레인(29)을 형성하는 공정을 진행한다.

상기 도전층(25)은 다결정 실리콘으로 형성한다.

도 2b를 참조하면, 상기 감괌막 패턴(27) 양측의 소정 부분을 건식 식각하여 감광막 패턴(27a)을 형성한 후 상기 감광막 패턴(27a)을 마스크로하여 상기 도전층(25)을 식각함으로써 게이트(25a)를 형성한다.

도 2c를 참조하면, 상기 감광막 패턴(27a)과 게이트(25a)를 마스크로하여 상기 게이트 산화막(23)을 식각하여 게이트 산화막(23a)을 형성하고, 상기 소오스/드레인(29)을 형성할 때보다 큰 에너지를 사용하여 이온 주입 공정을 실시함으로써 상기 소오스/드레인(29)의 하부와 측벽에 LDD(31)를 형성한다.

상기 감광막(27a)은 이후 진행되는 공정에서 제거한다.

본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

이상, 설명된 바와 같이 본 발명에 의한 반도체 소자의 제조 방법은 게이트 측벽에 스페이서를 형성하지 않고 게이트를 형성하기 위해 증착한 도전층을 패터닝하고 소오스/드레인을 형성한 후 다시 상기 도전층을 패터닝하고 LDD를 형성함으로써 종래보다 단순해진 공정을 실시할 수 있는데, 특히 반도체 기판 상에 NMOS와 PMOS를 동시에 형성할 경우, NMOS를 형성할 때와 PMOS를 형성할 때만 포토 공정을 실시하므로 종래에 비해 1번의 포토 공정을 생략할 수 있다는 잇점이 있다.

Claims (1)

1. 반도체 기판 상에 게이트 산화막, 도전층 및 감광막을 차례로 형성하는 단계;

   상기 감광막을 패터닝한 후 이를 마스크로하여 상기 도전층을 식각하는 단계;

   상기 반도체 기판 전면에 이온을 주입하여 상기 반도체 기판 내에 소오스/드레인을 형성하는 단계;

   상기 감괌막 양측의 소정 부분을 건식 식각한 후 이를 마스크로하여 상기 도전층을 식각하여 게이트를 형성하는 단계;및

   상기 반도체 기판 전면에 이온을 주입하여 상기 소오스/드레인의 하부와 상기 게이트 산화막 하부의 소오스/드레인 측벽에 LDD(Lightly Doped Drain)를 형성하는 단계를 포함하는 것을 특징으로하는 반도체 소자의 제조 방법.