KR19980067846A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR19980067846A KR19980067846A KR1019970004158A KR19970004158A KR19980067846A KR 19980067846 A KR19980067846 A KR 19980067846A KR 1019970004158 A KR1019970004158 A KR 1019970004158A KR 19970004158 A KR19970004158 A KR 19970004158A KR 19980067846 A KR19980067846 A KR 19980067846A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- film
- forming
- conductive layer
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 abstract description 14
- 239000003990 capacitor Substances 0.000 abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 게이트 전극과 커패시터를 손상시키지 않으며 공정 프로파일을 개선시키 위한 반도체 소자의 제조 방법에 관한 것이다.
본 발명의 반도체 소자의 제조 방법은 기판 표면내에 제 1 도전형 웰을 형성하는 단계, 제 1 도전형 웰내의 기판 표면내에 제 2 도전형 제 1, 제 2 불순물 영역을 형성하는 단계, 제 1 도전형 웰 일측의 기판 표면에 격리막을 형성하는 단계, 격리막을 포함한 전면에 제 1 절연막, 제 1 도전층과 제 2 절연막을 형성하고 격리막상에 남도록 제 2 절연막과 제 1 도전층을 패터닝하는 단계, 전면에 제 3 절연막을 형성하고 에치백하여 제 1 도전층과 제 2 절연막 양측에 제 3 절연막 측벽을 형성하는 단계와 제 3 절연막 측벽을 포함한 전면에 제 2 도전층을 형성하고 제 2 절연막상과 제 2 도전형 제 1, 제 2 불순물 영역사이의 제 1 절연막상에 남도록 패터닝하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 공정 프로파일(Profile)을 개선시키는 반도체 소자의 제조 방법에 관한 것이다.
첨부된 도면을 참조하여 반도체 소자의 제조 방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래의 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
종래의 반도체 소자는 도 1a에서와 같이, n형인 반도체 기판(11)의 소정 영역에 이온 주입 공정을 이용하여 선택적으로 불순물을 주입하고, 드라이브 인 확산을 통해 p형 웰(12)을 형성한다.
이어 상기 반도체 기판(11)상에 제 1 감광막을 도포하고, 상기 제 1 감광막을 상기 p형 웰(12)의 불순물 영역이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 이용하여 n형 불순물 이온을 주입하고, 드라이브 인 확산을 통해 두 개의 불순물 영역(13)을 형성한다.
도 1b에서와 같이,상기 제 1 감광막을 제거하고, 전면에 초기 산화막, 질화막과 제 2 감광막을 차례로 형성한 다음, 상기 제 2 감광막을 격리 영역에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 이용하여 상기 질화막을 식각하고, 상기 제 2 감광막을 제거한다.
그리고 상기 식각된 질화막을 마스크로 이용하여 전면에 열을 가하므로 p형 웰(12)일측의 반도체 기판(11)에 필드 산화막(14)을 형성한 다음, 상기 질화막과 초기 산화막을 제거한다.
도 1c에서와 같이, 전면에 게이트 산화막(15), 제 1 다결정 실리콘, 제 1 산화막과 제 3 감광막(16)을 차례로 형성하고, 상기 제 3 감광막(16)을 커패시터의 유전체막과 하부 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 3 감광막(16)을 마스크로 이용하여 차례로 상기 제 1 산화막과 제 1 다결정 실리콘을 선택적으로 식각하므로써 커패시터의 유전체막(17)과 하부 전극(18)을 형성한다.
도 1d에서와 같이, 상기 제 3 감광막(16)을 제거하고, 상기 유전체막(17)을 포함한 전면에 제 2 다결정 실리콘을 형성한다.
그리고 상기 제 2 다결정 실리콘상에 제 4 감광막을 도포하고, 상기 제 4 감광막을 게이트 전극과 커패시터의 상부 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 4 감광막을 마스크로 이용하여 상기 제 2 다결정 실리콘을 선택적 식각하므로써 게이트 전극(19)과 상부 전극(20)을 형성한 다음, 상기 제 4 감광막을 제거하므로써 완성한다. 이때 상기 제 2 다결정 실리콘의 식각 공정으로 상기 제 1 다결정 실리콘과 제 1 산화막의 양측에 제 2 다결정 실리콘의 잔막 때문에 측벽(21)이 생성된다.
그러나 종래의 반도체 소자의 제조 방법은 제 2 다결정 실리콘의 식각 공정에서 커패시터의 유전체막과 하부 전극 양측에 제 2 다결정 실리콘의 잔막으로 측벽이 생성되기 때문에 공정 프로파일이 나쁘며 상기 제 2 다결정 실리콘 측벽을 제거하기 위한 오버에치(Over Etch) 공정으로 게이트 전극과 커패시터를 손상시키는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 게이트 전극과 커패시터를 손상시키지 않으며 공정 프로파일을 개선시키는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 반도체 소자의 제조 방법을 나타낸 공정 단면도
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호의 설명
31: 반도체 기판 32: p형 웰
33: 불순물 영역 34: 필드 산화막
35: 게이트 산화막 36: 제 1 산화막
37: 하부 전극 38: 제 2 산화막
39: 게이트 전극 40: 상부 전극
본 발명의 반도체 소자의 제조 방법은 기판 표면내에 제 1 도전형 웰을 형성하는 단계, 상기 제 1 도전형 웰내의 기판 표면내에 제 2 도전형 제 1, 제 2 불순물 영역을 형성하는 단계, 상기 제 1 도전형 웰 일측의 기판 표면에 격리막을 형성하는 단계, 상기 격리막을 포함한 전면에 제 1 절연막, 제 1 도전층과 제 2 절연막을 형성하고 상기 격리막상에 남도록 상기 제 2 절연막과 제 1 도전층을 패터닝하는 단계, 전면에 제 3 절연막을 형성하고 에치백하여 상기 제 1 도전층과 제 2 절연막 양측에 제 3 절연막 측벽을 형성하는 단계와 상기 제 3 절연막 측벽을 포함한 전면에 제 2 도전층을 형성하고 상기 제 2 절연막상과 상기 제 2 도전형 제 1, 제 2 불순물 영역사이의 제 1 절연막상에 남도록 패터닝하는 단계를 포함하여 형성함을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
본 발명의 실시예에 따른 반도체 소자는 도 2a에서와 같이, n형인 반도체 기판(31)의 소정 영역에 이온 주입 공정을 이용하여 선택적으로 불순물을 주입하고, 드라이브 인 확산을 통해 p형 웰(32)을 형성한다.
이어 상기 반도체 기판(31)상에 제 1 감광막을 도포하고, 상기 제 1 감광막을 상기 p형 웰(32)의 불순물 영역이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 이용하여 n형 불순물 이온을 주입하고, 드라이브 인 확산을 통해 두 개의 불순물 영역(33)을 형성한다.
도 2b에서와 같이,상기 제 1 감광막을 제거하고, 전면에 초기 산화막, 질화막과 제 2 감광막을 차례로 형성한 다음, 상기 제 2 감광막을 격리 영역에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 이용하여 상기 질화막을 식각하고, 상기 제 2 감광막을 제거한다.
그리고 상기 식각된 질화막을 마스크로 이용하여 전면에 열을 가하므로 p형 웰(32)일측의 반도체 기판(31)에 필드 산화막(34)을 형성한 다음, 상기 질화막과 초기 산화막을 제거한다.
도 2c에서와 같이, 전면에 게이트 산화막(35), 제 1 다결정 실리콘, 제 1 산화막과 제 3 감광막을 차례로 형성하고, 상기 제 3 감광막을 커패시터의 유전체막과 하부 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 3 감광막을 마스크로 이용하여 차례로 상기 제 1 산화막과 제 1 다결정 실리콘을 선택적으로 식각하므로써 커패시터의 유전체막(36)과 하부 전극(37)을 형성한 다음, 상기 제 3 감광막을 제거한다.
이어 전면에 제 2 산화막을 형성하고 에치백하여 상기 커패시터의 유전체막(36)과 하부 전극(37) 양측에 산화막 측벽(38)을 형성한다.
도 2d에서와 같이, 상기 산화막 측벽(38)을 포함한 전면에 제 2 다결정 실리콘을 형성한다.
그리고 상기 제 2 다결정 실리콘상에 제 4 감광막을 도포하고, 상기 제 4 감광막을 게이트 전극과 커패시터의 상부 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 4 감광막을 마스크로 이용하여 상기 제 2 다결정 실리콘을 선택적 식각하므로써 게이트 전극(39)과 상부 전극(40)을 형성한 다음, 상기 제 4 감광막을 제거하므로써 완성한다.
본 발명의 반도체 소자의 제조 방법은 커패시터의 유전체막과 하부 전극을 형성 후, 그 양측에 산화막 측벽을 형성한 다음, 제 2 다결정 실리콘의 식각 공정을 행하였기 때문에 유전체막과 상기 하부 전극 측벽에 2 다결정 실리콘의 잔막이 생성되지 않아 오버에치할 필요가 없으므로 소자를 손상시키지 않으며 공정 프로파일을 개선시키는 효과가 있다.
Claims (1)
- 기판 표면내에 제 1 도전형 웰을 형성하는 단계;상기 제 1 도전형 웰내의 기판 표면내에 제 2 도전형 제 1, 제 2 불순물 영역을 형성하는 단계;상기 제 1 도전형 웰 일측의 기판 표면에 격리막을 형성하는 단계;상기 격리막을 포함한 전면에 제 1 절연막, 제 1 도전층과 제 2 절연막을 형성하고 상기 격리막상에 남도록 상기 제 2 절연막과 제 1 도전층을 패터닝하는 단계;전면에 제 3 절연막을 형성하고 에치백하여 상기 제 1 도전층과 제 2 절연막 양측에 제 3 절연막 측벽을 형성하는 단계;상기 제 3 절연막 측벽을 포함한 전면에 제 2 도전층을 형성하고 상기 제 2 절연막상과 상기 제 2 도전형 제 1, 제 2 불순물 영역사이의 제 1 절연막상에 남도록 패터닝하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004158A KR19980067846A (ko) | 1997-02-12 | 1997-02-12 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004158A KR19980067846A (ko) | 1997-02-12 | 1997-02-12 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980067846A true KR19980067846A (ko) | 1998-10-15 |
Family
ID=65984548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970004158A KR19980067846A (ko) | 1997-02-12 | 1997-02-12 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980067846A (ko) |
-
1997
- 1997-02-12 KR KR1019970004158A patent/KR19980067846A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100232197B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH06275635A (ja) | 半導体装置の製造方法 | |
| KR100298874B1 (ko) | 트랜지스터의형성방법 | |
| KR20050069111A (ko) | 자기 정렬 바이폴라 트랜지스터 형성 방법 | |
| KR100226733B1 (ko) | 반도체소자 제조방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR100226739B1 (ko) | 반도체 소자의 제조방법 | |
| KR19980067846A (ko) | 반도체 소자의 제조 방법 | |
| KR100226770B1 (ko) | 반도체 소자의 제조방법 | |
| KR100226791B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| KR100382984B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100239452B1 (ko) | 반도체 소자의 제조방법 | |
| KR100364794B1 (ko) | 반도체소자의 제조방법 | |
| KR0172513B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100280537B1 (ko) | 반도체장치 제조방법 | |
| KR100431816B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| KR100209590B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20020002706A (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100236049B1 (ko) | 바이폴라 트랜지스터 및 이의 제조방법 | |
| KR100192398B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100273321B1 (ko) | 반도체 장치 제조방법 | |
| KR20020010965A (ko) | 반도체소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |