KR970018253A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR970018253A
KR970018253A KR1019950030464A KR19950030464A KR970018253A KR 970018253 A KR970018253 A KR 970018253A KR 1019950030464 A KR1019950030464 A KR 1019950030464A KR 19950030464 A KR19950030464 A KR 19950030464A KR 970018253 A KR970018253 A KR 970018253A
Authority
KR
South Korea
Prior art keywords
gate
forming
film
concentration
substrate
Prior art date
Application number
KR1019950030464A
Other languages
English (en)
Other versions
KR100321758B1 (ko
Inventor
최양규
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950030464A priority Critical patent/KR100321758B1/ko
Publication of KR970018253A publication Critical patent/KR970018253A/ko
Application granted granted Critical
Publication of KR100321758B1 publication Critical patent/KR100321758B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

본 발명은 별도의 스페이서 형성공정없이 LDD 구조의 불순물 영역을 형성하여 줌으로써 공정을 단순화할 수 있으며, 식각공정없이 폴리머를 형성하여 스페이서를 형성하여 줌으로써 식각공정 수행시 필드 산화막의 손상에 따른 접합 누설전류의 발생을 방지할 수 있는 반도체 소자의 제조방법에 관한 것으로, 본 발명은 반도체 기판상에 게이트 절연막고 다결정 실리콘막을 형성하는 공정과, 다결정 실리콘막상에 게이트용 감광막 패턴을 형성하는 공정과, 감광막 패턴을 마스크로 하여 다결정 실리콘막을 식각하여 게이트를 형성함과 동시에 감광막 패턴과 게이트의 측벽에 스페이서를 형성하는 공정과, 감광막 패턴과 폴리머 스페이서를 마스크로 하여 제1농도를 갖는 불순물을 기판으로 이온주입하여 게이트사이의 기판내에 제1농도를 갖는 불순물 영역을 형성하는 공정과, 감광막 패턴과 스페이스를 제거하여 게이트양측의 기판을 노출시키는 공정과, 노출된 기판으로 제2농도의 불순물을 이온주입하여 제2농도의 불순물 영역을 제2농도의 불순물 영역과 게이트 사이의 기판내에 형성하는 공정으로 이루어졌다.

Description

반도체 소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(A)(B)는 본 발명의 제1실시예에 따른 반도체 소자의 제조공정도

Claims (18)

  1. 반도체 기판상에 게이트 절연막과 다결정 실리콘막을 형성하는 공정과, 다결정 실리콘막상에 게이트용 감광막 패턴을 형성하는 공정과, 감광막 패턴을 마스크로 하여 다결정 실리콘막을 식각하여 게이트를 형성함과 동시에 감광막 패턴과 게이트의 측벽에 폴리머 스페이서를 형성하는 공정과, 감광막 패턴과 폴리머 스페이서를 마스크로 하여 제1농도를 갖는 불순물을 기판으로 이온주입하여 게이트 사이의 기판내에 제1농도를 갖는 불순물 영역을 형성하는 공정과, 감광막 패턴과 폴리머 스페이서를 제거하여 게이트양측의 기판을 노출시키는 공정과, 노출된 기판으로 제2농도의 불순물을 이온주입하여 제2농도의 불슨물 영역을 제2농도의 불순물 영역과 게이트사이의 기판내에 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 폴리머 스페이서는 게이트형성을 위한 다결정 실리콘막의 식각시 폴리머를 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서, 폴리머 스페이서 형성을 위한 폴리머는 BC13, C12, HCL 등과 같은 CI 계통의 개스를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서, 게이트 형성을 위한 다결정 실리콘막의 식각시 게이트 사이의 게이트 절연막을 위한 산화막을 소정 두께만 식각하여 기판상에 남겨두는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제4항에 있어서, 식각시 다결정 실리콘막과 게이트 절연막의 식각 선택비를 이용하여 게이트 절연막을 위한 산화막을 식각하여 활성영역상부의 기판상에 산화막을 남겨두는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제4항에 있어서, 남아있는 산화막은 불순물 영역을 형성하기 위한 이온주입시 기판의 손상을 방지하는 역할을 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제4항에 있어서, 게이트 전극사이에 남아있는 산화막은 감광막 패턴과 폴리머 스페이서 식각시 동시에 제거되는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제1항에 있어서, 제1농도의 불순물 영역은 고농도 불순물 영역인 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제1항에 있어서, 제2농도의 불순물 영역은 고농도 불순물 영역인 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제1항에 있어서, 게이트를 형성하기 위한 다결정 실리콘막의 식각 공정전에 감광막 패턴의 감광성질을 변화시켜 주는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제10항에 있어서, 감광막 패턴을 100 내지 200℃의 온도에서 하드베이킹을 실시하여 솔벤트를 증발시켜 감광성질을 변화시켜 주는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제1항에 있어서, 게이트상에 형성된 감광막 패턴은 제1농도의 불순물 이온주입시 제1농도의 불순물이 게이트를 통하여 기판으로 채널링되는 것을 방지하는 역할을 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제1항에 있어서, 감광막 패턴을 BOE를 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 반도체 기판상에 게이트 절연막과 다결정 실리콘막을 형성하는 공정과, 다결정 실리콘막상에 얇은 절연막을 형성하는 공정과, 얇은 절연막상에 게이트용 감광막을 도포하고 식각하여 감광막 패턴을 형성하는 공정과, 감광막 패턴을 마스크로 하여 다결정 실리콘막과 절연막을 식각하여 게이트를 형성함과 동시에 감광막 패턴과 게이트의 측벽에 폴리머 스페이서를 형성하는 공정과, 감광막 패턴과 절연막 및 폴리머 스페이서를 마스크로하여 제1농도를 갖는 불순물을 기판으로 이온주입하여 게이트 사이의 기판내에 제1농도를 갖는 불순물 영역을형성하는 공정과, 감광막 패턴과 폴리머 스페이서를 제거하여 게이트 양측의 기판을 노출시키는 공정과, 노출된기판으로 제2농도의 불순물을 이온주입하여 제2농도의 불순물 영역을 제2농도의 불순물 영역과 게이트 사이의 기판내에 형성하는 공정으로 이루어지는것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제14항에 있어서, 폴리머 스페이서는 게이트 형성을 위한 다결정 실리콘막의 식각시 폴리머를 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 제15항에 있어서, 폴리머 스페이서 형성을 위한 폴리머는 CHF3, CF4, C2F6, C3F8등과 같은 C, F계열의 개스를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  17. 제14항에 있어서, 절연막으로 PECVD 산화막, 질화막 또는 산화질화막중 하나를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제14항에 있어서, 절연막은 감광막 패턴형성시 반사방지막 또는 삭각정지층으로 사용되는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019950030464A 1995-09-18 1995-09-18 반도체소자의제조방법 KR100321758B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950030464A KR100321758B1 (ko) 1995-09-18 1995-09-18 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030464A KR100321758B1 (ko) 1995-09-18 1995-09-18 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR970018253A true KR970018253A (ko) 1997-04-30
KR100321758B1 KR100321758B1 (ko) 2002-09-05

Family

ID=37460614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030464A KR100321758B1 (ko) 1995-09-18 1995-09-18 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100321758B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008060840A1 (en) * 2006-11-10 2008-05-22 Lam Research Corporation Removable spacer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724625B1 (ko) 2005-06-09 2007-06-04 주식회사 하이닉스반도체 반도체 장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008060840A1 (en) * 2006-11-10 2008-05-22 Lam Research Corporation Removable spacer

Also Published As

Publication number Publication date
KR100321758B1 (ko) 2002-09-05

Similar Documents

Publication Publication Date Title
US5866448A (en) Procedure for forming a lightly-doped-drain structure using polymer layer
KR970018253A (ko) 반도체 소자의 제조방법
JPH08250484A (ja) 安定な砒素ドープ半導体素子の製造方法
US20020132433A1 (en) Method of preventing fluorine ions from residing in a gate to result in boron ion penetration into a gate oxide
KR100244413B1 (ko) 반도체소자의소오스/드레인형성방법
KR100344825B1 (ko) 반도체소자의 제조방법
KR20030001787A (ko) 트랜지스터의 제조 방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR0172832B1 (ko) 반도체소자 제조방법
KR100448166B1 (ko) Ｍｏｓ 소자의 게이트 산화막 제조 방법
KR960002691A (ko) 반도체소자 및 그 제조방법
KR0146079B1 (ko) 반도체 소자 제조방법
KR101004813B1 (ko) 트랜지스터 제조 방법
KR100313716B1 (ko) 씨모스 소자의 제조방법
KR20040076982A (ko) 플래시 메모리 소자의 제조 방법
KR0179155B1 (ko) 반도체장치 및 그 제조방법
KR100431816B1 (ko) 반도체 소자의 제조 방법
KR0161848B1 (ko) 반도체소자 제조방법
CN115732412A (zh) 半导体结构的制造方法
KR960019731A (ko) 반도체 메모리소자 제조방법
KR20010011002A (ko) 반도체소자의 트랜지스터 형성방법
KR950021201A (ko) 반도체 소자의 스페이서 형성방법
KR20020049934A (ko) 반도체 소자의 트랜지스터 제조 방법
KR19980021224A (ko) 반도체 소자의 제조방법
KR20020010965A (ko) 반도체소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee