KR940004967A - 노이즈 경감 회로를 갖는 출력 버퍼 회로 - Google Patents
노이즈 경감 회로를 갖는 출력 버퍼 회로 Download PDFInfo
- Publication number
- KR940004967A KR940004967A KR1019930016158A KR930016158A KR940004967A KR 940004967 A KR940004967 A KR 940004967A KR 1019930016158 A KR1019930016158 A KR 1019930016158A KR 930016158 A KR930016158 A KR 930016158A KR 940004967 A KR940004967 A KR 940004967A
- Authority
- KR
- South Korea
- Prior art keywords
- mos transistor
- source
- buffer circuit
- output buffer
- drain
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
이웃하는 출력 버퍼 회로의동작에 대응하여 스위칭 속도가 감소되는 출력 버퍼 회로에 관한 것으로, 출력 버퍼회로로 입력되는 입력 신호에 따라 보완적으로 스위칭되는 한쌍의 구동 트랜지스터를 가지고 있으며, 정상 동작시에 각각의 구동 트랜지스터는 고속 스위칭 동작을 위산 가속 블럭에 의해 구동되고, 이웃하는 출력 버퍼 회로의 유사한 구동 트랜지스터가 또한 스위칭하는 경우에는 가속 블럭은 스위칭-오프되어, 노이즈가 발생되지 못하도록 제1출력 버퍼 회로의 구동 트랜지스터가 보다 느린 방식으로 스위칭되도록 한 것으로 출력 버퍼 회로간의 노이즈 경감 접속은 데이지 체인의 형태를 이루고 있는 출력 버퍼 회로에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예에 따른 출력 버퍼 회로를 도시한 회로도,
제4도는 제3도에 나타낸 출력 버퍼 회로의 상세도.
Claims (8)
- 제1전원과 제2전원 사이에 접속된 복수개의 출력 버퍼 회로를가지고, 그 각각의 버퍼 회로는 입력단과 출력단을 가지고 있는 집적 회로 장치에 있어서, 상기 출력 버퍼 회로는, 각각의 트랜지스터가 제1및 제2소오스/드레인 및 게이트를 구비하고, 제1 MOS트랜지스터의 제1소오스/드레인은 상기 제1전원에 접속되어 있으며, 제1MOS트랜지스터의 제2소오스/드레인은 상기 출력단과 제2MOS 트랜지스터의 제1 소오스/드레인에 접속되어 있고, 상기 제2MOS 트랜지스터의 제2소오스/드레인은 상기 제2전원에 접속되어 있는 제1 및 제2MOS 트랜지스터와, 상기 입력단 상의 신호의 논리 상태에 대응하여 상기 제1 MOS 트랜지스터 또는 다른 것의 게이트를 번갈아 구동시켜 상기 출력단 상에 신호를 발생시키기 위한. 상기 입력단과 상기 제1및 제2MOS 트랜지스터의 게이트에 접속된 논리 장치와, 제2출력 버퍼 회로의 동작시에는 동작하지 못하게 되어 있으며, 상기 논리 장치로 부터 상기 게이트로의 구동 속도를 증가시키기 위한 장치를 포함함으로써, 복수개의 버퍼 회로의 동시 동작에 의해 누적된 노이즈가 감소되는 것을 특징으로 하는 출력 버퍼 회로.
- 제1항에 있어서, 상기 구동 속도 증가 장치가 상기 논리 장치로부터 상기 제1및 제2MOS 트랜지스터의 게이트로의 전류 구동을 증가시키는 것을 특징으로 하는 출력 버퍼 회로.
- 제2항에 있어서, 상기 구동 속도 증가 장치는 상기 논리 장치가 상기 게이트를 충전시킬 때에 상기 제1 및 제2MOS 트랜지스터의 게이트 중의 하나에 전류를 증가시키는 것을 특징으로 하는 출력 버퍼회로.
- 제2항에 있어서, 상기 논리 장치가 제1및 제2출력 노드를 갖는 논리 게이트를 가지며, 상기 논리 게이트 제1출력 노드는 제1인버터의 입력 노드에 접속되어 있고, 출력 노드를 갖는 제1인버터는 상기 제1MOS 트랜지스터의 상기 게이트 접속되어 있으며, 상기 논리 게이트이 제7출력 노드는 제2인버터의 입력 노드에 접속되어 있고 출력 노드를 갖는 상기 제2인버터는 상기 제2MOS 트랜지스터의 상기 게이트에 접속되어 있으며, 상기 구동 속도 증가 장치는 상기 제1및 제2인버터의 출력 노드에 접속되어 있는 것을 특징으로 하는 출력 버퍼 회로.
- 제4항에 있어서, 상기 제1및 제2인버터 각각을 구성하는 제3및 제4의 트랜지스터가 각각 제1및 제2 소오스/드레인 및 게이트를 구비하고, 제3MOS 트랜지스터의 제1 소오스/드레인은 상기 제1전원에 접속되어 있으며,제3MOS 트랜지스터이 제2 소오스/드레인은 상기 인버터 출력 노드와 제4MOS 트랜지스터의 제1 소오스/드레인에 접속되어 있고, 상기 제4MOS 트랜지스터의 제2 소오스/드레인은 상기 제2전원에 접속되어 있으며, 상기 제3및 제4MOS트랜지스터의 게이트는 상기 인버터 입력 노드에 접속되어 있고, 상기 속도 증가장치를 구성하는 제5 및 제6트랜지스터가 각각 제1및 제2 소오스/드레인 및 게이트를 구비하고. 제5MOS 트랜지스터의 제1 소오스 /드레인은 제1전원에 접속되어 있으며, 제5MOS 트랜지스터의 제2 소오스/드레인은 제6MOS 트랜지스터의 제1 소오스/드레인에 접속되어 있고, 상기 제6MOS 트랜지스터의 제2 소오스/드레인은 상기 제2전원에 접속거어 있으며, 상기 제5MOS 트랜지스터의 게이트는 접속된 인버터의 입력 노드에 접속되어 있고, 상기 제6MOS 트랜지스터의 게이트는 상기 제2출력 버퍼 회로에 접속되어 있으며, 상기 제5및 제6MOS 트랜지스터는 상기 제1및 제2인버터의 각각과 접속되는 것을 특징으로 하는 출력 버퍼회로.
- 제5항에 있어서, 상기 제1및 제2인버터 각각과 연삽되어 있는 상기 제6MOS트랜지스터의 게이트가 상기 출력 버퍼 회로의 제1및 제2인버터 각각의 입력 노드에 각각 접속되어 있는 것을 특징으로 하는 출력 버퍼회로.
- 제5항에 있어서, 상기 제1및 제2MOS트랜지스터가N-채널 트랜지스터를 포함한다는 것을 특징으로 하는 출력 버퍼회로.
- 제7항에 있어서, 상기 제3및 제5MOS트랜지스터가 P-채럴 트랜지스터를 포함하고, 제4및 제6MOS 트랜지스터는 N-채널 트랜지스터를 포함하는 것을 특징으로 하는 출력 버퍼회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/932,450 US5268597A (en) | 1992-08-19 | 1992-08-19 | Output buffer circuit with noise reduction circuit |
| US7/932,450 | 1992-08-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940004967A true KR940004967A (ko) | 1994-03-16 |
| KR960016434B1 KR960016434B1 (ko) | 1996-12-11 |
Family
ID=25462343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930016158A KR960016434B1 (ko) | 1992-08-19 | 1993-08-19 | 노이즈 경감회로를 갖는 출력버퍼회로 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5268597A (ko) |
| JP (1) | JP3466667B2 (ko) |
| KR (1) | KR960016434B1 (ko) |
| DE (1) | DE4326136B4 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422807A (en) * | 1992-08-31 | 1995-06-06 | Microchip Technology Incorporated | Microcontroller with improved A/D conversion |
| US5649160A (en) * | 1995-05-23 | 1997-07-15 | Microunity Systems Engineering, Inc. | Noise reduction in integrated circuits and circuit assemblies |
| US6177810B1 (en) | 1998-12-17 | 2001-01-23 | Siemens Aktiengesellschaft | Adjustable strength driver circuit and method of adjustment |
| US7148723B2 (en) * | 2002-01-30 | 2006-12-12 | Caterpillar Inc | Common controller area network interface |
| DE102007032190A1 (de) | 2007-07-11 | 2009-01-15 | Daimler Ag | Verfahren zum Behandeln der Oberfläche eines Werkstückes unter Hitzeanwendung und Vorrichtung zur Durchführung des Verfahrens |
| EP2928948A1 (de) | 2012-12-04 | 2015-10-14 | Uhde Inventa-Fischer GmbH | Verfahren zur selektiven chemischen extraktion von milchsäure aus polymerblends |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59212027A (ja) * | 1983-05-18 | 1984-11-30 | Toshiba Corp | 半導体集積回路の出力回路 |
| JPS6342215A (ja) * | 1986-08-07 | 1988-02-23 | Canon Inc | 電子機器 |
| US5118971A (en) * | 1988-06-29 | 1992-06-02 | Texas Instruments Incorporated | Adjustable low noise output circuit responsive to environmental conditions |
| US4975598A (en) * | 1988-12-21 | 1990-12-04 | Intel Corporation | Temperature, voltage, and process compensated output driver |
| IT1232421B (it) * | 1989-07-26 | 1992-02-17 | Cselt Centro Studi Lab Telecom | Sistema automatico per l adattamento dell impedenza d uscita di cir cuiti di pilotaggio veloci in tecnologia cmos |
| US5066873A (en) * | 1989-12-04 | 1991-11-19 | Altera Corporation | Integrated circuits with reduced switching noise |
-
1992
- 1992-08-19 US US07/932,450 patent/US5268597A/en not_active Expired - Lifetime
-
1993
- 1993-08-04 DE DE4326136A patent/DE4326136B4/de not_active Expired - Lifetime
- 1993-08-12 JP JP20075793A patent/JP3466667B2/ja not_active Expired - Lifetime
- 1993-08-19 KR KR1019930016158A patent/KR960016434B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960016434B1 (ko) | 1996-12-11 |
| DE4326136A1 (de) | 1994-02-24 |
| US5268597A (en) | 1993-12-07 |
| JP3466667B2 (ja) | 2003-11-17 |
| DE4326136B4 (de) | 2005-10-20 |
| JPH0795040A (ja) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001131A (ko) | 반도체 집적회로의 출력회로 | |
| KR960006285A (ko) | 용량성 부하 구동용 로우에서 하이로의 전압 cmos 구동 회로 | |
| ATE442704T1 (de) | Logische schaltung in stromschaltertechnik | |
| KR930000972B1 (ko) | Cmos인버터를 구비한 반도체 집적회로 | |
| JPH035692B2 (ko) | ||
| KR960012471A (ko) | 전력소비를 감소시키는 cmos 인버터 회로를 가진 시스템 및 그 방법 | |
| KR910002127A (ko) | 전원절환회로 | |
| KR940004967A (ko) | 노이즈 경감 회로를 갖는 출력 버퍼 회로 | |
| KR100407842B1 (ko) | 펄스정형기회로 | |
| KR960009408A (ko) | 노이즈 감소 출력 버퍼 | |
| KR940008074A (ko) | 반도체 집적 회로 | |
| KR940010531A (ko) | 전력 전압보다 작은 진폭을 갖는 입력 신호를 위한 버퍼 회로 | |
| KR940004833A (ko) | 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법 | |
| KR940020690A (ko) | 저전력소모 및 고속 노아게이트 집적회로 | |
| KR100530933B1 (ko) | 레벨 변환 회로 | |
| JPH0246762A (ja) | 半導体集積回路 | |
| KR970004057B1 (ko) | 입력버퍼 | |
| KR970055507A (ko) | 개선된 집적회로용 출력 버퍼 | |
| KR930014570A (ko) | 출력버퍼회로 | |
| KR980006880A (ko) | 반도체 메모리 장치의 출력 버퍼 | |
| SU1129739A1 (ru) | Преобразователь уровней напр жени на дополн ющих МДП-транзисторах | |
| JP3038891B2 (ja) | 半導体集積回路装置 | |
| KR900002789B1 (ko) | 시모스를 이용한 고 전류 드라이버 | |
| KR930004717Y1 (ko) | 고속 씨모스 다이나믹 버퍼회로 | |
| JP3485314B2 (ja) | 放電制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 17 |
|
| EXPY | Expiration of term |