KR940004639A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR940004639A
KR940004639A KR1019930016513A KR930016513A KR940004639A KR 940004639 A KR940004639 A KR 940004639A KR 1019930016513 A KR1019930016513 A KR 1019930016513A KR 930016513 A KR930016513 A KR 930016513A KR 940004639 A KR940004639 A KR 940004639A
Authority
KR
South Korea
Prior art keywords
data
column
predetermined number
group
groups
Prior art date
Application number
KR1019930016513A
Other languages
English (en)
Other versions
KR0136747B1 (ko
Inventor
하루키 토다
Original Assignee
사또오 후미오
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시기가이샤 도시바 filed Critical 사또오 후미오
Publication of KR940004639A publication Critical patent/KR940004639A/ko
Application granted granted Critical
Publication of KR0136747B1 publication Critical patent/KR0136747B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 최소한 레지스터 구성으로 이 레지스터의 수 이상의 컬럼 비트를 갖는 데이타를 연속해서 액세스할 수 있고, 이 액세스 개시의 컬럼 어드레스에 대해서도 임의로 설정하는 것을 가능하게 하는 반도체 기억장치를 제공하기 위한 것으로, 스크램블 제어회로(10)에 의해 데이타의 독출 순서에 기초하여 컬럼 셀렉트선(C1∼Cn/2)을 선택하여 메모리셀의 컬럼(b11∼bn2)의 복수를 조로서 선택하는 게이트(11∼1n)를 복수 선택함으로써 데이타선 DlN에서 판독/기록 데이타선(RWD)에 독출한 데이타을 정리하고, 스크램블 제어 회로(10)에서 스크램블러회로(61,62)를 통해 판독/기록 데이타선(RWD)의 데이타를 복수의 데이타 레지스터(51,52)에 선택적으로 격납시키고, 데이타 선택부(9)에 의해 데이타 레지스터(51,52)서 순차적으로 데이타를 독출함으로써 메모리셀로 부터의 데이타를 고속으로 독출한다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 의한 반도체 기억장치의 블록도.

Claims (5)

  1. 복수의 메모리셀이 매트릭스 형상으로 배치된 메모리셀 어레이(MCA)로서, 복수의 컬럼을 가지고 소정수a의 컬럼이 하나의 컬럼군을 만들고 있는 메모리셀 어레이와, 상기 컬럼에 접속되어 상기 컬럼으로 부터의 데이타를 받는 데이타선의 소정수 2a를 갖는 데이타선의 군(DLN)과, 상기 컬럼과 상기 데이타 사이에 접속되어 양자를 접속, 분리하는 컬럼 게이트(11∼1n;11∼12)로서 상기 어느 컬럼군에 속하는 상기 복수의 컬럼에 접속된 상기 컬럼 게이트의 복수가 각기 하나의 컬럼 게이트군을 만들고 있는 컬럼 게이트와, 상기 데이타선으로 부터의 데이타를 격납하는 데이타 레지스터(51,52)로서, 상기 데이타 레지스터의 소정수 a 마다의 것이 제1, 제2의 2개의 데이타 레지스터군을 만들고 있는 데이타 레지스터와, 상기 복수의 컬럼으로 부터의 데이타를 어느 순서로 독출하는지를 내용으로 하는 독출 어드레스에 기초하여 상기 복수의 컬럼 게이트군중의 2개를 선택적으로 온으로 하는 동시에 이것에 의해 상기 데이타선 군에 전송되는 소정수 2a의 데이타 중 소정수 a의 소기의 데이타를 상기 제1데이타 레지스터군 중의 소정수 a의 상기 데이타 레지스터에 소정의 순서로 격납시키는 제1제어와, 이 다음 다시 상기 독출 어드레스에 기초하여 상기 복수의 컬럼 게이트군 중의 2개를 선택적으로 온으로 할때, 이것에 의해 상기 데이타선 군에 전송되는 소정수 2a의 데이타 중의 소정수 a의 소기의 데이타를 상기 제2데이타 레지스터군 중의 소정수 a의 상기 데이타 레지스터에 소정의 순서로 격납시키는 제2제어의 2개의 제어를 반복하는 제어수단을 구비하는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 제어수단은 상기 복수의 컬럼 게이트군 중의 임의의 2개를 선택적으로 온으로 하여 상기 컬럼으로 부터의 데이타를 상기 데이타선에 전송 가능하게 하는 컬럼 게이트군 선택 수단(CSG)과, 상기 데이타선 군과 상기 제1, 제2의 레지스터군과의 사이에 접속되어, 상기 데이타선 군중의 상기 소정수 2a의 데이타중의 소정수 a의 데이타를 상기 제1, 제2데이타 레지스터 군 중의 어느 것의 상기 소정수 a의 레지스터에 격납하는 스크램블러(61,62)와, 상기 독출 어드레스에 기초하여 상기 컬럼 게이트군 선택 수단과 상기 스크램블러를 제어하여, 상기 복수의 컬럼 게이트군 중의 소기의 2개의 것을 선택적으로 온으로 시키고 또 상기 데이타선 군중의 데이타를 소기의 순서로 상기 제1, 제2데이타 레지스터군 중의 상기 각 레지스터에 격납시키는 스크램블 제어회로(10)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  3. 제1항 또는 제2항에 있어서, 외부에서 입력되는 클록에 동기하여 데이타 출력을 행하는 것을 특징으로 하는 반도체 기억장치.
  4. 제1항 또는 제2항에 있어서, 상기 제어 수단은 데이타 출력의 선두 어드레스가 주어진 사이클에서 a 사이클마다 순차적으로 2개의 상기 컬럼 게이트군을, 계속해서 선택되는 상기 컬럼을 포함하도록 선택하는 것을 특징으로 하는 반도체 기억장치.
  5. 제1항 또는 제2항에 있어서, 상기 소정수 a, 2a에 있어서의 a는 2인 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930016513A 1992-08-28 1993-08-25 반도체 기억장치 KR0136747B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4230583A JP2825401B2 (ja) 1992-08-28 1992-08-28 半導体記憶装置
JP92-230583 1992-08-28

Publications (2)

Publication Number Publication Date
KR940004639A true KR940004639A (ko) 1994-03-15
KR0136747B1 KR0136747B1 (ko) 1998-04-29

Family

ID=16910019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930016513A KR0136747B1 (ko) 1992-08-28 1993-08-25 반도체 기억장치

Country Status (5)

Country Link
US (2) US5392254A (ko)
EP (3) EP1231606B1 (ko)
JP (1) JP2825401B2 (ko)
KR (1) KR0136747B1 (ko)
DE (3) DE69333792T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6085283A (en) * 1993-11-19 2000-07-04 Kabushiki Kaisha Toshiba Data selecting memory device and selected data transfer device
JP2982618B2 (ja) * 1994-06-28 1999-11-29 日本電気株式会社 メモリ選択回路
JP3351692B2 (ja) * 1995-09-12 2002-12-03 株式会社東芝 シンクロナス半導体メモリ装置
JP3406790B2 (ja) 1996-11-25 2003-05-12 株式会社東芝 データ転送システム及びデータ転送方法
JPH10188556A (ja) * 1996-12-20 1998-07-21 Fujitsu Ltd 半導体記憶装置
US6925086B2 (en) * 2000-12-12 2005-08-02 International Business Machines Corporation Packet memory system
JP6239078B1 (ja) * 2016-11-04 2017-11-29 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59180871A (ja) * 1983-03-31 1984-10-15 Fujitsu Ltd 半導体メモリ装置
JPH0787037B2 (ja) * 1984-03-02 1995-09-20 沖電気工業株式会社 半導体メモリ回路のデータ書込方法
JPS6240693A (ja) * 1985-08-16 1987-02-21 Fujitsu Ltd ニブル・モ−ド機能を有する半導体記憶装置
JPH0740430B2 (ja) * 1986-07-04 1995-05-01 日本電気株式会社 メモリ装置
JPS63239675A (ja) * 1986-11-27 1988-10-05 Toshiba Corp 半導体記憶装置
JPH03205689A (ja) * 1990-01-08 1991-09-09 Hitachi Ltd 半導体記憶装置
US5289413A (en) * 1990-06-08 1994-02-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device with high-speed serial-accessing column decoder
JP2799042B2 (ja) * 1990-06-08 1998-09-17 株式会社東芝 半導体記憶装置
JPH0831271B2 (ja) * 1990-09-20 1996-03-27 松下電器産業株式会社 メモリ
JP2740063B2 (ja) * 1990-10-15 1998-04-15 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
US5392254A (en) 1995-02-21
US5508970A (en) 1996-04-16
EP0588129A3 (en) 1994-12-21
JP2825401B2 (ja) 1998-11-18
DE69333792T2 (de) 2006-03-09
EP0588129B1 (en) 1998-10-14
DE69332420T2 (de) 2003-06-18
JPH0676563A (ja) 1994-03-18
KR0136747B1 (ko) 1998-04-29
DE69321544T2 (de) 1999-04-01
EP0844616B1 (en) 2002-10-16
DE69321544D1 (de) 1998-11-19
EP1231606B1 (en) 2005-04-13
EP0844616A3 (en) 1999-05-26
EP1231606A1 (en) 2002-08-14
DE69333792D1 (de) 2005-05-19
EP0844616A2 (en) 1998-05-27
DE69332420D1 (de) 2002-11-21
EP0588129A2 (en) 1994-03-23

Similar Documents

Publication Publication Date Title
US4130900A (en) Memory with common read/write data line and write-in latch circuit
US5323358A (en) Clock-synchronous semiconductor memory device and method for accessing the device
JP2740063B2 (ja) 半導体記憶装置
US7804730B2 (en) Method and apparatus for accessing contents of memory cells
AU2017210573B2 (en) Three-dimensional addressing for erasable programmable read only memory
KR930014577A (ko) 반도체 기억장치
KR950025840A (ko) 케스케이드형 메모리셀 구조를 갖춘 다뱅크 싱크로너스 메모리 시스템
KR930018594A (ko) 반도체 기억 장치
KR930024012A (ko) 반도체 기억장치
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
KR960012002A (ko) 반도체 메모리와 그 사용방법, 컬럼 디코더 및 화상 프로세서
US5036494A (en) Memory accessing
US4811305A (en) Semiconductor memory having high-speed serial access scheme
US5367495A (en) Random access memory having control circuit for maintaining activation of sense amplifier even after non-selection of word line
KR910009588B1 (ko) 직렬 어드레싱 회로를 갖는 직렬 억세스 메모리 회로
EP0048810B1 (en) Recirculating loop memory array with a shift register buffer
KR940004639A (ko) 반도체 기억장치
JPS62237542A (ja) メモリ
US6728799B1 (en) Hybrid data I/O for memory applications
IE53486B1 (en) Memory
JPS6381688A (ja) 半導体記憶装置
JPS593790A (ja) ダイナミツクメモリ素子を用いた記憶装置
KR970023401A (ko) 디램(dram) 어레이
US6021084A (en) Multi-bit block write in a random access memory
US4386421A (en) Memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee