KR930702784A - 반도체 집적회로 장치 및 그 제조방법 - Google Patents

반도체 집적회로 장치 및 그 제조방법

Info

Publication number
KR930702784A
KR930702784A KR1019930701632A KR930701632A KR930702784A KR 930702784 A KR930702784 A KR 930702784A KR 1019930701632 A KR1019930701632 A KR 1019930701632A KR 930701632 A KR930701632 A KR 930701632A KR 930702784 A KR930702784 A KR 930702784A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
region
oxide film
insulating film
forming
Prior art date
Application number
KR1019930701632A
Other languages
English (en)
Other versions
KR100253696B1 (ko
Inventor
나오타카 하시모토
도시아키 야마나카
다카시 하시모토
아키히로 시미즈
나가토시 오오키
히로시 이시다
Original Assignee
가나이 스토무
가부시키가이샤 히타치 세이사쿠쇼
오오노 미노루
히타지 쬬오엘.에스.아이.엔지니아링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 스토무, 가부시키가이샤 히타치 세이사쿠쇼, 오오노 미노루, 히타지 쬬오엘.에스.아이.엔지니아링 가부시키가이샤 filed Critical 가나이 스토무
Publication of KR930702784A publication Critical patent/KR930702784A/ko
Application granted granted Critical
Publication of KR100253696B1 publication Critical patent/KR100253696B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 복수의 미세한 기억소자를 가지는 반도체 집적회로 장치 및 그의 제조방법에 관한 것으로, 특히 확산층의 접합특성을 저하시킴이 없이 MOS트랜지스터의 킹크(kink) 전류를 제어하는 것이 가능한 반도체 집적회로 장치 및 그 제조방법에 관한 것이다.
본 발명에서는, 주변소자영역에 형성된 필드산화막(2)의 단부의 하면과 반도체 기판(1)의 주표면 사이의 각도가 기억소장영역으로 형성된 필드산화막(2)의 단부의 하면과 반도체 기판(1)의 주표면 사이의 각도보다 적다. 또, 주변소자영역에서 필드산화막(2)의 단부의 반도체 기판(1)의 주표면 방향에의 연장이 회로소자영역에서 필드산호막(2)의 단부의 반도체 기판(1)의 주표면 방향에의 연장보다도 크다.

Description

반도체 집적회로 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 필드산화막 단면 구조도 및 그의 특성도의 일예를 나타내는 도면, 제2도는 본 발명의 제1의 실시예의 제조공정을 나타내는 단면도, 제3도는 본 발명의 제2의 실시예의 제조공정을 나타내는 단면도, 제4도는 본 발명의 제3의 실시예의 제조공정을 나타내는 단면도, 제5도은 본 발명의 제4의 실시예의 제조공정을 나타내는 단면도.

Claims (15)

  1. 반도체 기판의 주표면영역에 형성된 복수의 기억소자를 포함하는 기억소자영역과, 반도체 기판의 주표면 영역에 형성된 복수의 주변소자를 포함하는 주변소자영역을 가지고, 상기 기억소자영역과 상기, 주변소자영역에는 인접하는 상기 기억소자 및 주변소자를 서로 분리하는 분리용절연막이 각각 형성되고, 상기 주변소자영역에 형성된 상기 분리용절연막의 단부하면과 상기 반도체 기판의 주표면 사이의 각도는 상기 기억소자영역에 형성된 상기 분리용 절연막과 상기 반도체 기판의 주표면 사이의 각도보다 적은 반도체 집적회로 장치.
  2. 상기 주변소자영역에 형성된 상기 분리용 절연막의 단부하면과 상기 반도체 기판의 주표면 사이의 각도는 60°이하인 것을 특징으로 하는 청구항 1기재의 반도체 집적회로 장치.
  3. 상기 기억소자 영역에서 반도체 기판 표면 불순물농도는 상기 주변소자영역에서 반도체 기판 표면 불순물농도보다 높은 것을 특징으로 하는 청구항 1 또는 2의 반도체 집적회로 장치.
  4. 상기 기억소자영역내에는 MOS트랜지스터가 형성되고, 해당MOS 트랜지스터의 게이트 절연막의 막두께는 상기 주변소자영역내에 형성된 MOS 트랜지스터의 게이트절연막의 막두께보다 큰 것을 특징으로 하는 청구항 1에서 3 어느 한 항 기재의 반도체 집적회로 장치.
  5. 반도체 기판의 주표면상에 소정의 형상을 가지는 내산화성 절연막을 형성하는 공정과, 산화성 분위기중에서 열처리를 행해서 상기 반도체 기판의 노출된 것을 산화하고, 분리용 절연막을 형성하는 공정을 포함하고, 상기 산화는 복수의 주변회로소자가 그 가운데에 형성되는 주변소자 영역으로 형성된 상기 분리용 절연막의 단부의 상기 반도체 기판의 주표면과 실질적으로 병행한 방향에서 연장이 복수의 기억소자가 형성되는 기억소자 영역에 형성된 상기 분리용 절연막의 단부의 상기 반도체 기판의 주표면과 실질적으로 병행한 방향의 연장보다 길게 되도록 행하여지는 반도체 집적회로 장치의 제조방법.
  6. 상기 산화는 상기 주변소자영역에 형성된 상기 분리용 절연막의 단부하면과 상기 반도체 기판의 주표면사이의 각도가 상기 기억소자영역에 형성된 상기 분리용 절연막의 단부하면과 상기 반도체 기판의 주표면 사이의 각도보다 적게되도록 행하는 것을 특징으로 하는 청구항 5 기재의 반도체 집적회로 장치의 제조방법.
  7. 상기 내산화성 절연막을 형성하는 공정전에 상기 반도체 기판상에 산화막을 형성하는 공정을 가지고, 그 산화막을 형성하는 공정과, 상기 주변소자영역에 형성되는 그 산화막의 막두께를 상기 기억소자영역에 형성되는 그 산화막의 막두께보다 크도록 행하는 것을 특징으로 하는 청구항 5 또는 6기재의 반도체 집적회로 장치의 제조방법.
  8. 상기 내산화성 절연막을 형성하는 공정의 전에 상기 주변소자 영역에만 상기 반도체 기판상에 산화막을 형성하는 공정을 가지는 것을 특징으로 하는 청구항 5 또는 6기재의 반도체 집적회로 장치의 제조방법.
  9. 상기 주변소자영역에 형성되는 상기 내산화성 절연막의 막두께를 상기 기억소자 영역에 형성된 상기 내산화성 절연막의 막두께보다 적게하는 것을 특징으로 하는 청구항 5 또는 6기재의 반도체 집적회로 장치의 제조방법.
  10. 상기 내산화성 절연막은 해당의 내산화성 절연막의 중심부가 상기 반도체 기판상에 설치된 산화막의 상면에 접하고, 상기 내산화성 절연막의 주변부가 상기 반도체 기판에 접하도록 해서, 상기 기억소장영역에 형성된 것을 특징으로 하는 청구항 5 또는 6기재의 반도체 집적회로 장치의 제조방법.
  11. 상기 반도체 기판상에 제1의 산화막을 형성하는 공정과, 상기 기억소장영역에 형성된 상기 제1의 산화막을 선택적으로 제거하는 공정과, 상기 반도체 기판상에 제2의 산화막을 형성하고 상기 주변소자영역에 형성된 산화막의 막두께를 기억소자영역상에 형성된 산화막의 막두께보다 크게하는 공정과, 상기 제2의 산화막상에 내산화성 절연막을 형성하고 해당 내산화성 절연막을 소자분리영역에서만 선택적으로 제거하는 공정과, 열처리를 행해서 상기 소자 분리 영역에 분리용 절연막을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 청구항 5기재의 반도체 집적회로 장치의 제조방법.
  12. 상기 반도체 기판상에 제1의 산화막을 형성하는 공정과, 상기 기억소자영역에 형성된 상기 제1의 산화막을 선택적으로 제거하는 공정과, 상기 반도체 기판상에 제2의 산화막을 형성하고 상기 주변소자영역상의 산화막을 기억소자영역상에 형성된 산화막의 막두께보다도 크게하는 공정과, 상기 제2의 산화막상에 내산화성 절연막을 형성한 후 해당 내산화성 절연막을 소자분리영역에서만 선택적으로 제거하는 공정과, 상기 반도체 기판의 노출된 부분을 선택적으로 산화해서 소자분리영역에 분리용 절연막을 형성하는 공정들을 구비하는 것을 특징으로 하는 청구항 6기재의 반도체 집적회로 장치의 제조방법.
  13. 상기 반도체 기판상에 산화막을 형성하는 공정과, 상기 기억소자영역에 형성된 상기 산화막을 선택적으로 제거하고 상기 주변소자영역상에 그 산화막을 남기는 공정과, 내산화성 절연막을 형성한 후 해당 내산화성 절연막을 상기 소자분리영역에서만 선택적으로 제거하는 공정과, 상기 반도체 기판의 노출된 표면을 산화해서 소자분리영역에 분리용 절연막을 형성하는 공정들을 구비하는 것을 특징으로 하는 청구항 5기재의 반도체 집적회로 장치의 제조방법.
  14. 상기 반도체 기판상에 산화막에 형성하는 공정과, 상기 기억소자영역에 형성된 상기 산화막을 선택적으로 제거하고 사이 주변소자영역상에 그 산화막을 남기는 공정과, 내산화성 절연막을 형성한 후 해당 내산화성 절연막을 상기 소자분리영역에서만 선택적으로 제거하는 공정과, 상기 반도체 기판의 노출된 표면을 산화해서 소자분리영역에 분리용절연막을 형성하는 청구항 6기재의 반도체 집적회로 장치의 제조방법.
  15. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930701632A 1991-10-01 1993-05-31 반도체 집적회로 장치 및 그 제조방법 KR100253696B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91-253472 1991-10-01
JP25347291 1991-10-01
PCT/JP1992/001209 WO1993007641A1 (en) 1991-10-01 1992-09-22 Semiconductor integrated circuit device and manufacture thereof

Publications (2)

Publication Number Publication Date
KR930702784A true KR930702784A (ko) 1993-09-09
KR100253696B1 KR100253696B1 (ko) 2000-04-15

Family

ID=17251862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930701632A KR100253696B1 (ko) 1991-10-01 1993-05-31 반도체 집적회로 장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US5455438A (ko)
EP (1) EP0560985A1 (ko)
KR (1) KR100253696B1 (ko)
TW (1) TW205112B (ko)
WO (1) WO1993007641A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111462A (ja) * 1994-10-12 1996-04-30 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5815433A (en) * 1994-12-27 1998-09-29 Nkk Corporation Mask ROM device with gate insulation film based in pad oxide film and/or nitride film
JPH08316223A (ja) * 1995-05-16 1996-11-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5576573A (en) * 1995-05-31 1996-11-19 United Microelectronics Corporation Stacked CVD oxide architecture multi-state memory cell for mask read-only memories
US5680345A (en) * 1995-06-06 1997-10-21 Advanced Micro Devices, Inc. Nonvolatile memory cell with vertical gate overlap and zero birds beaks
KR100214068B1 (ko) * 1995-11-21 1999-08-02 김영환 반도체 장치의 소자분리막 형성방법
KR100214469B1 (ko) * 1995-12-29 1999-08-02 구본준 반도체소자의 격리막 형성방법
KR100232197B1 (ko) * 1996-12-26 1999-12-01 김영환 반도체 소자의 제조 방법
KR19980057003A (ko) * 1996-12-30 1998-09-25 김영환 반도체 메모리 디바이스 및 그 제조방법
JPH10233392A (ja) * 1997-02-20 1998-09-02 Mitsubishi Electric Corp 半導体装置の製造方法
US5858830A (en) * 1997-06-12 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making dual isolation regions for logic and embedded memory devices
KR19990008496A (ko) * 1997-07-01 1999-02-05 윤종용 복합 반도체 장치의 비대칭 게이트 산화막 제조 방법
JP3583583B2 (ja) * 1997-07-08 2004-11-04 株式会社東芝 半導体装置及びその製造方法
JPH11145397A (ja) * 1997-11-11 1999-05-28 Mitsubishi Electric Corp 半導体集積回路装置
US6440819B1 (en) 1998-03-03 2002-08-27 Advanced Micro Devices, Inc. Method for differential trenching in conjunction with differential fieldox growth
JP4030198B2 (ja) 1998-08-11 2008-01-09 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6674134B2 (en) * 1998-10-15 2004-01-06 International Business Machines Corporation Structure and method for dual gate oxidation for CMOS technology
JP3733252B2 (ja) * 1998-11-02 2006-01-11 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
JP2001068564A (ja) * 1999-08-30 2001-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001203347A (ja) 2000-01-18 2001-07-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4592193B2 (ja) * 2001-02-06 2010-12-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4738840B2 (ja) * 2004-03-16 2011-08-03 キヤノン株式会社 電子写真感光体
KR100591184B1 (ko) * 2004-12-30 2006-06-19 동부일렉트로닉스 주식회사 듀얼 버즈 비크 로코스 소자 분리 형성 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6379371A (ja) * 1986-09-24 1988-04-09 Hitachi Vlsi Eng Corp 半導体集積回路装置の製造方法
JPS63140567A (ja) * 1986-12-01 1988-06-13 Mitsubishi Electric Corp 半導体記憶装置
US5196910A (en) * 1987-04-24 1993-03-23 Hitachi, Ltd. Semiconductor memory device with recessed array region
JPS6411343A (en) * 1987-07-03 1989-01-13 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH0237158A (ja) * 1988-07-27 1990-02-07 Walbro Far East Inc ダイヤフラム型気化器
JPH02303049A (ja) * 1989-05-17 1990-12-17 Toshiba Corp 半導体装置およびその製造方法
JPH0346345A (ja) * 1989-07-14 1991-02-27 Nec Kyushu Ltd 半導体装置
JP2512216B2 (ja) * 1989-08-01 1996-07-03 松下電器産業株式会社 半導体装置の製造方法
JP2689004B2 (ja) * 1989-12-15 1997-12-10 三菱電機株式会社 半導体装置
US5057449A (en) * 1990-03-26 1991-10-15 Micron Technology, Inc. Process for creating two thicknesses of gate oxide within a dynamic random access memory
JPH1011343A (ja) * 1996-06-19 1998-01-16 Canon Inc 情報処理装置及び方法

Also Published As

Publication number Publication date
KR100253696B1 (ko) 2000-04-15
TW205112B (ko) 1993-05-01
US5455438A (en) 1995-10-03
EP0560985A4 (ko) 1994-02-02
EP0560985A1 (en) 1993-09-22
WO1993007641A1 (en) 1993-04-15

Similar Documents

Publication Publication Date Title
KR930702784A (ko) 반도체 집적회로 장치 및 그 제조방법
KR950001151B1 (ko) 반도체 장치 제조방법
KR960006013A (ko) 반도체 소자 및 그의 제조방법
KR920003541A (ko) 반도체 장치 및 그 제조방법
KR910001426B1 (ko) 반도체장치의 제조방법
KR920022372A (ko) 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
KR930006972A (ko) 전계 효과 트랜지스터의 제조 방법
KR890015355A (ko) 반도체 장치의 제조방법
KR960016225B1 (ko) 반도체 장치 및 그 제조방법
KR920022562A (ko) 반도체 집적 회로 제조방법
KR920018985A (ko) 전하결합소자를 갖춘 집적회로 및 그 제조방법.
KR890016620A (ko) 반도체 집적회로장치의 제조방법
KR19990071113A (ko) 반도체 소자의 제조방법
JPS6344771A (ja) 半導体集積回路装置及びその製造方法
JPS6028141B2 (ja) 半導体装置の製法
JPH01181468A (ja) 半導体装置
JPS6455853A (en) Semiconductor device and manufacture thereof
JPH0478023B2 (ko)
JPH02218164A (ja) Ｍｉｓ型電界効果トランジスタ
JPS61136243A (ja) 半導体装置の製造方法
KR930003366A (ko) 반도체 장치의 소자 분리방법
JPS63263768A (ja) Ｍｏｓ型半導体装置の製造方法
KR900003999A (ko) 반도체 장치 및 그 제조 방법
KR980005873A (ko) 반도체 장치 및 그 제조방법
JPH0645538A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee