KR980005873A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR980005873A
KR980005873A KR1019960026525A KR19960026525A KR980005873A KR 980005873 A KR980005873 A KR 980005873A KR 1019960026525 A KR1019960026525 A KR 1019960026525A KR 19960026525 A KR19960026525 A KR 19960026525A KR 980005873 A KR980005873 A KR 980005873A
Authority
KR
South Korea
Prior art keywords
film
forming
insulating film
semiconductor substrate
polysilicon
Prior art date
Application number
KR1019960026525A
Other languages
English (en)
Other versions
KR100201779B1 (ko
Inventor
최진혁
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960026525A priority Critical patent/KR100201779B1/ko
Priority to JP9173879A priority patent/JP2931568B2/ja
Publication of KR980005873A publication Critical patent/KR980005873A/ko
Application granted granted Critical
Publication of KR100201779B1 publication Critical patent/KR100201779B1/ko
Priority to US09/375,359 priority patent/US6383849B1/en
Priority to US10/093,475 priority patent/US6635927B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치 제조방법에 있어서, 제1반도체 기판상에 제1 절연막을 형성하는 단계; 상기 제1 절연막상에 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막상에 제2 절연막을 형성하는 단계; 제2 반도체 기판상에 박막의 산화막을 형성하고, 상기 박막의 산화막과 상기 제2 절연막을 접착하는 단계; 화학·기계적 연마 방식으로 상기 제2 반도체 기판 상부를 소정두께만큼 제거하는 단계; 전체구조 상부에 게이트 산화막, 게이트 전극을 형성하는 단계, 및 상기 제2 반도체 기판의 소정 부위에 접합층을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 따른 모스 트랜지스터 제조 공정도.
제3도는 본 발명의 다른 실시예에 따른 모스 트랜지스터의 단면도.

Claims (5)

  1. 반도체 장치 제조방법에 있어서, 제1 반도체 기판상에 제1 절연막을 형성하는 단계; 상기 제1 절연막에 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막상에 제2 절연막을 형성하는 단계; 제2 반도체 기판상에 박막의 산화막을 형성하고, 상기 박막의 산화막과 상기 제2 절연막을 접착하는 단계; 화학·기계적 연마 방식으로 상기 제2 반도체 기판 상부를 소정두께만큼 제거하는 단계; 전체구조 상부에 게이트 산화막, 게이트 전극을 형성하는 단계, 및 상기 제2 반도체 기판의 소정 부위에 접합층을 형성하는 단계를 포함하여 이루어진 반도체 장치의 모스 트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 제1 절연막 및 제2 절연막은 산화막인 것을 특징으로 하는 반도체 장치의 모스 트랜지스터 제조방법.
  3. 제1항에 있어서, 상기 제1 절연막 및 제2 절연막은 상기 폴리실리콘막상에 차례로 적층된 산화막-질화막-산화막인 것을 특징으로 하는 반도체 장치의 모스트랜지스터 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 폴리실리콘막은 1×1016cm-3이하의 농도로 도핑된 폴리실리콘막인 것을 특징으로 하는 반도체 장치의 모스 트랜지스터 제조방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 폴리실리콘막은 1×1017cm-3이상의 농도로 도핑된 폴리실리콘막인 것을 특징으로 하는 반도체 장치의 모스 트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960026525A 1996-06-29 1996-06-29 반도체 장치 및 그 제조방법 KR100201779B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960026525A KR100201779B1 (ko) 1996-06-29 1996-06-29 반도체 장치 및 그 제조방법
JP9173879A JP2931568B2 (ja) 1996-06-29 1997-06-30 半導体装置およびその製造方法
US09/375,359 US6383849B1 (en) 1996-06-29 1999-08-17 Semiconductor device and method for fabricating the same
US10/093,475 US6635927B2 (en) 1996-06-29 2002-03-11 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026525A KR100201779B1 (ko) 1996-06-29 1996-06-29 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR980005873A true KR980005873A (ko) 1998-03-30
KR100201779B1 KR100201779B1 (ko) 1999-06-15

Family

ID=19465192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026525A KR100201779B1 (ko) 1996-06-29 1996-06-29 반도체 장치 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP2931568B2 (ko)
KR (1) KR100201779B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035702A (ja) * 2005-07-22 2007-02-08 Seiko Epson Corp 半導体基板及び半導体装置、並びにこれらの製造方法、半導体基板の設計方法

Also Published As

Publication number Publication date
JPH1070280A (ja) 1998-03-10
KR100201779B1 (ko) 1999-06-15
JP2931568B2 (ja) 1999-08-09

Similar Documents

Publication Publication Date Title
KR970072205A (ko) 에스. 오. 아이(soi)형 트랜지스터 및 그 제조방법
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
KR890003036A (ko) 반도체장치
KR920008929A (ko) 반도체 기억장치와 그 제조방법
KR890005840A (ko) 저항성 접촉을 갖는 반도체 장치의 제조방법
KR890004444A (ko) Mos트랜지스터
KR910001762A (ko) 디램셀의 제조방법
KR980005873A (ko) 반도체 장치 및 그 제조방법
KR930022601A (ko) 반도체 장치의 제조방법
KR970030676A (ko) 반도체 장치 및 그 제조 방법
KR970063722A (ko) 반도체 메로리셀 구조 및 제조방법
KR970059799A (ko) 액정표시장치의 구조 및 제조방법
KR970060521A (ko) 티에프티-엘씨디(tft-lcd) 제조방법
KR900017190A (ko) 반도체 집적회로 장치
KR970030343A (ko) 반도체 메모리소자의 전극 및 이를 형성하는 방법
KR970072455A (ko) 박막트랜지스터 제조방법
KR970063782A (ko) 고전압 트랜지스터
KR980005881A (ko) 반도체 소자의 제조방법
KR920001639A (ko) 앤-모스 셀의 고집적 기억소자 제조방법
KR970077668A (ko) Pzt 박막 메모리 및 그 제조 방법
KR980006285A (ko) 반도체 소자의 워드라인 형성방법
KR970004017A (ko) 스태틱 랜덤 억세스 메모리소자 및 그 제조방법
KR920007146A (ko) 고전압 트랜지스터
KR970072208A (ko) 박막 트랜지스터 및 그 제조방법
KR970054350A (ko) 고전압 모스 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee