KR970063722A - 반도체 메로리셀 구조 및 제조방법 - Google Patents

반도체 메로리셀 구조 및 제조방법 Download PDF

Info

Publication number
KR970063722A
KR970063722A KR1019960005003A KR19960005003A KR970063722A KR 970063722 A KR970063722 A KR 970063722A KR 1019960005003 A KR1019960005003 A KR 1019960005003A KR 19960005003 A KR19960005003 A KR 19960005003A KR 970063722 A KR970063722 A KR 970063722A
Authority
KR
South Korea
Prior art keywords
floating gate
field insulating
semiconductor substrate
insulating film
forming
Prior art date
Application number
KR1019960005003A
Other languages
English (en)
Other versions
KR100215840B1 (ko
Inventor
박진원
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019960005003A priority Critical patent/KR100215840B1/ko
Priority to DE19619302A priority patent/DE19619302C2/de
Priority to US08/648,688 priority patent/US5792694A/en
Priority to JP9057142A priority patent/JPH09237881A/ja
Publication of KR970063722A publication Critical patent/KR970063722A/ko
Application granted granted Critical
Publication of KR100215840B1 publication Critical patent/KR100215840B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 메모리셀에 관한 것으로 메모리셀 면적을 최소화 하기에 적합하도록 한 반도체 메모리셀 구조 및 제조방법에 관한 것이다.
이와 같은 본 발명의 반도체 메모리셀 구조는 반도체 기판과, 상기 반도체 기판위에 일정한 간격을 갖고 일방향으로 복수개 형성되는 필드 절연막과, 상기 필드 절연막 사이의 상기 반도체 기판위에 자기정합으로 형성되는 복수개의 부유게이트 전극과, 상기 각 부유게이트 전극 및 상기 필드 절연막위에 일정간격을 갖고 상기 부유게이트 전극에 수직한 방향으로 형성되는 복수개의 제어전극과, 상기 필드 절연막 사이의 열방향으로 상기 부유게이트 전극 양측에 형성되는 복수개의 불순물 영역을 포함하여 구성되고, 본 발명의 반도체 메로리셀의 제조방법은 반도체 기판을 준비하는 단계, 상기 반도체 기판위에 필드 절연막을 형성하는 단계, 상기 부유게이트 반도체층 및 유동막을 에치백으로 평탄화시켜 상기 필드절연막 사이의 상기 반도체 기판위에 복수개의 자기정합형 부유게이트 전극을 형성하는 단계, 상기 필드 절연막 및 상기 반도체 기판 전면에 부유게이트 반도체층과 유동막을 순차적으로 증착하는 단계, 상기 각 부유게이트 전극 및 상기 필드 절연막위에 일정간격을 갖고 상기 부유게이트 전극에 수직한 방향으로 복수개의 제어전극을 형성하는 단계, 상기 필드 절연막 사이의 열방향으로 상기 부유게이트 전극 양측에 복수개의 불순물 영역을 형성하는 단계를 포함하여 이루어진다.
따라서, 셀 면적이 최소화 되어 고집적 메모리 제작이 용이하고 공정이 간단하다.

Description

반도체 메모리셀 구조 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 제6도의 A-A'선상의 본 발명의 반도체 메모리셀 구조단면도.

Claims (2)

  1. 반도체 기판과, 상기 반도체 기판위에 일정한 간격을 갖고 일방향으로 복수개 형성되는 필드 절연막과, 상기 필드 절연막 사이의 상기 반도체 기판위에 자기정합으로 형성되는 복수개의 부유게이트 전극과, 상기 각 부유게이트 전극 및 상기 필드 절연막위에 일정간격을 갖고 상기 부유게이트 전극에 수직한 방향으로 형성되는 복수개의 제어전극과, 상기 필드 절연막 사이의 열방향으로 상기 부유게이트 전극 양측에 형성되는 복수개의 불순물 영역을 포함하여 구성됨을 특징으로 하는 반도체 메모리셀 구조.
  2. 반도체 기판을 준비하는 단계, 상기 반도체 기판위에 필드 절연막을 형성하는 단계, 상기 필드 절연막 및 상기 반도체 기판 전면에 부유게이트 반도체층과 유동막을 순차적으로 증착하는 단계, 상기 부유게이트 반도체층 및 유동막을 에치백으로 평탄화시켜 상기 필드절연막 사이의 상기 반도체 기판위에 복수개의 자기정합형 부유게이트 전극을 형성하는 단계, 상기 각 부유게이트 전극 및 상기 필드 절연막위에 일정간격을 갖고 상기 부유게이트 전극에 수직한 방향으로 복수개의 제어전극을 형성하는 단계, 상기 필드 절연막 사이의 열방향으로 상기 부유게이트 전극 양측에 복수개의 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 메모리셀 의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960005003A 1996-02-28 1996-02-28 반도체 메모리셀 구조 및 제조방법 KR100215840B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960005003A KR100215840B1 (ko) 1996-02-28 1996-02-28 반도체 메모리셀 구조 및 제조방법
DE19619302A DE19619302C2 (de) 1996-02-28 1996-05-13 Verfahren zur Herstellung einer Halbleiter-Speicherzelle mit selbstjustiert gebildeten Floatinggate-Elektroden und selbstjustiert gebildeten dotierten Bereichen
US08/648,688 US5792694A (en) 1996-02-28 1996-05-16 Method for fabricating a semiconductor memory cell structure
JP9057142A JPH09237881A (ja) 1996-02-28 1997-02-26 半導体メモリセル及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960005003A KR100215840B1 (ko) 1996-02-28 1996-02-28 반도체 메모리셀 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR970063722A true KR970063722A (ko) 1997-09-12
KR100215840B1 KR100215840B1 (ko) 1999-08-16

Family

ID=19452009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960005003A KR100215840B1 (ko) 1996-02-28 1996-02-28 반도체 메모리셀 구조 및 제조방법

Country Status (4)

Country Link
US (1) US5792694A (ko)
JP (1) JPH09237881A (ko)
KR (1) KR100215840B1 (ko)
DE (1) DE19619302C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623144B1 (ko) * 1998-03-24 2006-09-12 인피니언 테크놀로지스 아게 메모리 셀 장치 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW400609B (en) * 1998-08-04 2000-08-01 United Microelectronics Corp The structure of flash memory and its manufacturing method
US7220985B2 (en) * 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
EP1646080B1 (en) * 2004-10-07 2014-09-24 Imec Etching of structures with high topography
FR2931289A1 (fr) * 2008-05-13 2009-11-20 St Microelectronics Rousset Memoire a structure du type eeprom et a lecture seule

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795719A (en) * 1984-05-15 1989-01-03 Waferscale Integration, Inc. Self-aligned split gate eprom process
US4833514A (en) * 1985-05-01 1989-05-23 Texas Instruments Incorporated Planar FAMOS transistor with sealed floating gate and DCS+N2 O oxide
JPS62163376A (ja) * 1986-01-14 1987-07-20 Fujitsu Ltd 半導体記憶装置の製造方法
US4997781A (en) * 1987-11-24 1991-03-05 Texas Instruments Incorporated Method of making planarized EPROM array
US5143860A (en) * 1987-12-23 1992-09-01 Texas Instruments Incorporated High density EPROM fabricaiton method having sidewall floating gates
JP2780715B2 (ja) * 1988-03-04 1998-07-30 ソニー株式会社 半導体装置の製造方法
US5210048A (en) * 1988-10-19 1993-05-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with offset transistor and method for manufacturing the same
US5120671A (en) * 1990-11-29 1992-06-09 Intel Corporation Process for self aligning a source region with a field oxide region and a polysilicon gate
US5380676A (en) * 1994-05-23 1995-01-10 United Microelectronics Corporation Method of manufacturing a high density ROM
US5449632A (en) * 1994-08-12 1995-09-12 United Microelectronics Corporation Mask ROM process with self-aligned ROM code implant
US5536669A (en) * 1995-07-26 1996-07-16 United Microelectronics Corporation Method for fabricating read-only-memory devices with self-aligned code implants
US5545580A (en) * 1995-09-19 1996-08-13 United Microelectronics Corporation Multi-state read-only memory using multiple polysilicon selective depositions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623144B1 (ko) * 1998-03-24 2006-09-12 인피니언 테크놀로지스 아게 메모리 셀 장치 및 그 제조 방법

Also Published As

Publication number Publication date
DE19619302C2 (de) 2003-04-17
US5792694A (en) 1998-08-11
JPH09237881A (ja) 1997-09-09
KR100215840B1 (ko) 1999-08-16
DE19619302A1 (de) 1997-09-04

Similar Documents

Publication Publication Date Title
KR900019227A (ko) 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법
KR960043227A (ko) 디램(dram) 셀 및 그 제조 방법
KR900005466A (ko) 반도체기억 장치 및 그 제조방법
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
KR920010904A (ko) 반도체 기억회로 장치와 그 제조방법
KR970008627A (ko) 비휘발성 반도체 메모리 및 그의 제조방법
KR920010975A (ko) 반도체장치 및 그의 제조방법
KR860003658A (ko) 반도체 기억장치의 제조방법
KR970063722A (ko) 반도체 메로리셀 구조 및 제조방법
KR960032777A (ko) 전계효과형 반도체 장치 및 그 제조방법
KR970018525A (ko) 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same)
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
JPS5567161A (en) Semiconductor memory storage
KR970072491A (ko) 박막트랜지스터 및 그 제조방법
KR970059799A (ko) 액정표시장치의 구조 및 제조방법
KR960013512B1 (ko) 트랜지스터의 구조 및 제조방법
KR940022796A (ko) 트랜지스터 격리방법
KR980005873A (ko) 반도체 장치 및 그 제조방법
KR970067901A (ko) 이이피롬(eeprom)셀 및 그 제조방법
KR960026900A (ko) 가상 접지 eprom 셀 구조를 갖는 비휘발성 반도체 기억 장치 및 그 제조 방법
KR920020727A (ko) 자기 정렬콘택 제조방법
KR970072448A (ko) 플래쉬 메모리 셀 및 그 제조 방법
JPS62133755A (ja) 半導体装置
KR970003984A (ko) 반도체 소자의 제조 방법
KR960019791A (ko) 박막 트랜지스터의 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070419

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee