DE19619302A1 - Halbleiter-Speicherzelle und Verfahren zu ihrer Herstellung - Google Patents

Description

Die Erfindung bezieht sich auf eine Halbleiter-Speicherzelle gemäß Pa­ tentanspruch 1 sowie auf ein Verfahren zu deren Herstellung gemäß Pa­ tentanspruch 2. Insbesondere bezieht sich die Erfindung darauf, den für die Speicherzelle erforderlichen Platzbedarf zu minimieren.

In der Vergangenheit konnte die Packungsdichte von Halbleitereinrich­ tungen etwa alle drei Jahre vervierfacht werden. Dabei wurden immer um­ fangreichere Untersuchungen angestellt, wie dieser Trend fortzusetzen ist. In diesem Zusammenhang wurden selbstausrichtende Zellenstruktu­ ren vorgeschlagen, bei denen Polysilizium zum Einsatz kommt, selbstaus­ richtende Zellenstrukturen mit Gräber und solche, die zwischen Sour­ ce/Drain und Floatinggase liegen. Diese Strukturen führen jedoch zu praktischen Problemen aufgrund komplizierter Herstellungsprozesse und verminderter Betriebseigenschaften.

Eine konventionelle Struktur einer Halbleiter-Speicherzelle wird nachfol­ gend unter Bezugnahme auf die beiliegenden Fig. 1, 2 und 3 erläutert. Die Fig. 1 betrifft ein Layout der konventionellen Halbleiter-Speicherzel­ le, während die Fig. 2 einen Querschnitt durch diese Halbleiter-Spei­ cherzelle entlang der Linie A-A′ von Fig. 1 zeigt. Fig. 3 zeigt einen Quer­ schnitt durch die genannte Halbleiter-Speicherzelle entlang der Linie B-B′ von Fig. 1.

Entsprechend der Fig. 1 werden Feldisolationsschichten 1 auf einem Halbleitersubstrat unter einem vorbestimmten Abstand in einer Richtung gebildet. Potentialmäßig schwimmende Gate-Elektroden 2 (Float-Gate- Elektroden) zur Akkumulation von Ladungen kommen auf dem Halbleiter­ substrat zwischen den Feldisolationsschichten 1 zu liegen sowie auf einem Teil dieser Feldisolationsschichten 1.

Sodann werden Steuerelektroden 3 senkrecht zu den potentialmäßig schwimmenden Gate-Elektroden 2 unter einem vorbestimmten Abstand zueinander gebildet. Eine Mehrzahl von Verunreinigungsbereichen 4 kommt an beiden Seiten der potentialmäßig frei schwimmenden Gate- Elektroden 2 zu liegen, und zwar in Spaltenrichtung zwischen den Feldiso­ lationsschichten 1.

Die Fig. 2 zeigt einen Querschnitt durch die Halbleitereinrichtung in Richtung der Steuerelektroden 3. Wie die Fig. 2 erkennen läßt, liegen mehrere Feldisolationsschichten 1 auf einem Halbleitersubstrat 5 in vor­ bestimmtem Abstand zueinander. Eine erste Gate-Isolationsschicht 6 be­ findet sich dabei zwischen den jeweiligen Feldisolationsschichten 1.

Eine potentialmäßig frei schwimmende Gate-Elektrode 2 befindet sich je­ weils auf einer der ersten Gate-Isolationsschichten 6 und auf einem Teil der Feldisolationsschicht 1. Eine zweite Gate-Isolationsschicht 7 befindet sich auf der gesamten Oberfläche von potentialmäßig freischwimmender Gate-Elektrode 2 und Feldisolationsschicht 1. Eine Steuerelektrode 3 liegt auf der zweiten Gate-Isolationsschicht 7.

Die Fig. 3 zeigt einen Querschnitt durch die Halbleitereinrichtung in Spaltenrichtung. Entsprechend der Fig. 3 befinden sich mehrere erste Gate-Isolationsschichten 6 und daraufliegende Floatinggate-Elektroden 2 auf dem Halbleitersubstrat 5 in vorbestimmtem Abstand zueinander. Die zweite Gate-Isolationsschicht 7 und die Steuerelektrode 3 befinden sich jeweils auf den Floatinggate-Elektroden 2. Die Verunreinigungsbereiche 4 liegen zu beiden Seiten der Floatinggate-Elektroden 2.

Unter Bezugnahme auf die Fig. 4A bis 4D und 5A bis 5E wird nachfol­ gend ein konventionelles Verfahren zur Herstellung einer herkömmlichen Halbleiter-Speicherzelle mit dem oben beschriebenen Aufbau näher erläu­ tert. Die Fig. 4A bis 4D sind Querschnitte zur Erläuterung des Herstel­ lungsprozesses entlang der Linie A-A′ von Fig. 1, während die Fig. 5A bis 5E Querschnitte zur Erläuterung des Herstellungsprozesses ent­ lang der Linie B-B′ von Fig. 1 sind.

Wie in den Fig. 4A und 5A zu erkennen ist, wird eine Feldisolations­ schicht 1 auf ein Halbleitersubstrat 5 niedergeschlagen und selektiv ent­ fernt, und zwar durch einen photolithographischen Prozeß sowie durch ei­ nen Ätzprozeß, so daß das Halbleitersubstrat 5 bereichsweise wieder frei­ gelegt wird.

Entsprechend den Fig. 4B und 5B wird das freigelegte Halbleitersub­ strat 5 thermisch oxidiert, um eine erste Gate-Isolationsschicht 6 zu er­ halten. Sodann wird auf die gesamte resultierende Oberfläche von Feldiso­ lationsschicht 1 und erster Gate-Isolationsschicht 6 eine Floatinggate- Halbleiterschicht 2a niedergeschlagen.

Die Fig. 4C und 5C lassen erkennen, daß sodann die Floatinggate- Halbleiterschicht 2a durch einen photolithographischen Ätzprozeß selek­ tiv entfernt wird, um potentialmäßig schwimmende Gate-Elektroden 2 bzw. Floatinggate-Elektroden zu erhalten. Danach wird auf die gesamte Oberfläche der so erhaltenen Struktur von Floatinggate-Elektrode 2 und Feldisolationsschicht 1 eine zweite Gate-Isolationsschicht 7 aufgebracht.

Wie die Fig. 4D und 5D erkennen lassen, wird anschließend eine Steu­ erelektroden-Halbleiterschicht auf der zweiten Gate-Isolationsschicht 7 gebildet, wonach diese Steuerelektroden-Halbleiterschicht durch einen photolithographischen Ätzprozeß selektiv entfernt wird, um Steuerelek­ troden 3 zu erhalten.

Die erste und die zweite Gate-Isolationsschicht 6 und 7 sowie die Floating­ gate-Elektrode 2 werden danach geätzt, und zwar unter Verwendung der Steuerelektroden 3 als Ätzmasken, so daß das Halbleitersubstrat 5 wieder bereichsweise freigelegt wird. Schließlich werden Verunreinigungsionen in den freigelegten Halbleiterbereich 5 Injiziert, um die Verunreinigungs­ bereiche 4 zu erhalten.

Nachteilig bei diesem Verfahren ist jedoch, daß bei der Bildung der poten­ tialmäßig freischwimmenden Gate-Elektrode infolge eines Überlage­ rungsabschnitts Toleranzen zu berücksichtigen sind. Dadurch vergrößert sich der Zellenbereich, was einer hochdichten Packung im Wege steht.

Durch Ausführung mehrerer Photoätzprozesse wird darüber hinaus das Gesamtverfahren relativ kompliziert.

Der Erfindung liegt die Aufgabe zugrunde, einen Aufbau einer Halbleiter-Speicherzelle und ein Verfahren zu deren Herstellung zu schaffen, bei dem durch Selbstausrichtung der Zellenbereich minimiert wird. Das Verfahren soll darüber hinaus einfacher durchführbar sein.

Eine vorrichtungsseitige Lösung der gestellten Aufgabe befindet sich im Anspruch 1. Dagegen befindet sich eine verfahrensseitige Lösung der ge­ stellten Aufgabe im Anspruch 2.

Eine erfindungsgemäße Struktur einer Halbleiter-Speicherzelle zeichnet sich aus durch: ein Halbleitersubstrat; eine Mehrzahl von Feldisolations­ schichten, die auf dem Halbleitersubstrat in einer Richtung in vorbe­ stimmtem Abstand nebeneinanderliegend angeordnet sind; eine Mehrzahl von potentialmäßig frei schwimmenden Gate-Elektroden, die selbstausge­ richtet auf dem Halbleitersubstrat zwischen den Feldisolationsschichten angeordnet sind; eine Mehrzahl von Steuerelektroden auf den potential­ mäßig frei schwimmenden Gate-Elektroden und den Feldisolations­ schichten, wobei die Steuerelektroden senkrecht zu den potentialmäßig frei schwimmenden Gate-Elektroden verlaufen und unter vorbestimmtem Intervall nebeneinanderliegend angeordnet sind; und durch eine Mehr­ zahl von Verunreinigungsbereichen an beiden Seiten der potentialmäßig frei schwimmenden Gate-Elektroden in Spaltenrichtung gesehen sowie zwischen den Feldisolationsschichten.

Ein erfindungsgemäßes Verfahren zur Herstellung der Halbleiter-Spei­ cherzelle nach der Erfindung umfaßt folgende Schritte: Bereitstellung ei­ nes Halbleitersubstrats; Bildung einer Mehrzahl von in einer Richtung in vorbestimmtem Abstand nebeneinanderliegenden Feldisolationsschich­ ten auf dem Halbleitersubstrat: Aufbringen einer Floatinggate-Halbleiter­ schicht auf die gesamte Oberfläche der so erhaltenen Struktur bzw. auf die Feldisolationsschichten und das Halbleitersubstrat; Aufbringen einer fließenden Abdeckschicht auf die gesamte Floatinggate-Halbleiter­ schicht; Zurückätzen der schließfähigen Abdeckschicht und der Floating­ gate-Halbleiterschicht zwecks Planarisierung der Floatinggate-Halblei­ terschicht, um auf diese Weise eine Mehrzahl von selbstausgerichteten Floatinggate-Elektroden auf dem Halbleitersubstrat zwischen den Feldisolationsschichten zu erhalten; Bildung einer Mehrzahl von Steu­ erelektroden auf den Floatinggate-Elektroden und den Feldisolations­ schichten in einem vorbestimmten Abstand zueinander, wobei die Steu­ erelektroden senkrecht zu den Floatinggate-Elektroden verlaufen; und Bildung einer Mehrzahl von Verunreinigungsbereichen an beiden Seiten der Floatinggate-Elektroden in Spaltenrichtung gesehen sowie zwischen den jeweiligen Feldisolationsschichten.

Erfindungsgemäß wird zunächst auf die Floatinggase -Halbleiterschicht eine fließfähige Schicht aufgebracht, die eine SOG-Schicht (Spin-on- Glass-Schicht) sein kann. Diese fließfähige Schicht wird dann zurückge­ ätzt, um die Floatinggate-Halbleiterschicht zu planarisieren. Die planari­ sierte Floatinggate-Halbleiterschicht wird anschließend weiter zurückge­ ätzt, und zwar so weit, bis die Feldisolationsschichten freigelegt sind. Es kommt auf ihnen also kein Material der Floatinggate-Halbleiterschicht mehr zu liegen, so daß die Floatinggate-Elektroden mit den Feldisolations­ schichten fluchten bzw. in einer ebenen Oberfläche liegen. Erst danach er­ folgt die Bildung der zweiten Gate-Isolationsschicht auf der genannten ebenen Oberfläche und schließlich die Bildung der Steuerelektroden auf der zweiten Gate-Isolationsschicht.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung im einzelnen erläutert. Es zeigen:

Fig. 1 ein Layout einer konventionellen Halbleiter-Speicherzelle;

Fig. 2 einen Querschnitt durch die konventionelle Zelle entlang der Linie A-A′ von Fig. 1;

Fig. 3 einen Querschnitt durch die konventionelle Zelle entlang der Linie B-B′ von Fig. 1;

Fig. 4A bis 4D Querschnittsansichten zur Erläuterung des Herstel­ lungsprozesses der konventionellen Zelle entlang der Linie A-A′ von Fig. 1;

Fig. 5A bis 5E Querschnittsansichten zur Erläuterung des Herstel­ lungsprozesses der konventionellen Zelle entlang der Linie B-B′ von Fig. 1;

Fig. 6 ein Layout einer Halbleiter-Speicherzelle nach der vorliegenden Erfindung;

Fig. 7 eine Querschnittsdarstellung durch die erfindungsgemäße Zelle entlang der Linie A-A′ von Fig. 6;

Fig. 8 eine Querschnittsdarstellung durch die erfindungsgemäße Zelle entlang der Linie B-B′ von Fig. 6;

Fig. 9A bis 9D Querschnittsansichten zur Erläuterung eines erfin­ dungsgemäßen Verfahrens zur Herstellung der Speicherzelle nach der Er­ findung entlang der Linie A-A′ von Fig. 6; und

Fig. 10A bis 10E Querschnittsdarstellungen zur Erläuterung des er­ findungsgemäßen Verfahrens zur Herstellung der Speicherzelle nach der Erfindung entlang der Linie B-B′ von Fig. 6.

Ein bevorzugtes Ausführungsbeispiel der Halbleiter-Speicherzelle sowie des Verfahrens zu ihrer Herstellung wird nachfolgend näher beschrieben.

Entsprechend der Fig. 6 werden Feldisolationsschichten 11 auf einem Halbleitersubstrat in vorbestimmten Intervallen in einer Richtung gebil­ det. Diese Feldisolationsschichten 11 verlaufen parallel zueinander. Po­ tentialmäßig frei schwimmende Gate-Elektroden 12 zur Akkumulation von Ladungen werden in selbstausrichtender Weise auf dem Halbleiter­ substrat hergestellt, und zwar jeweils zwischen den Feldisolationsschich­ ten 11.

Sodann werden Steuerelektroden 13 oberhalb der schwimmenden Gate-Elektroden 12 und in einer zu deren Erstreckungsrichtung verlaufenden senkrechten Richtung in vorbestimmtem Intervall zueinander gebildet. Mehrere Verunreinigungsbereiche 14 werden sodann an beiden Seiten der schwimmenden Gate-Elektroden 12 in Spaltenrichtung zwischen den Feldisolationsschichten 11 erzeugt.

Die Fig. 7 zeigt einen Querschnitt durch die Halbleiter-Speicherzelle in Richtung der Steuerelektroden, also entlang der Linie A-A′ von Fig. 6. Wie die Fig. 7 erkennen läßt, liegen mehrere Feldisolationsschichten 11 auf dem Substrat 15 in vorbestimmtem Abstand zueinander. Dabei verlau­ fen die Feldisolationsschichten 11 parallel zueinander und zum Beispiel in Spaltenrichtung. Eine erste Gate-Isolationsschicht 16 wird zwischen den jeweiligen Feldisolationsschichten 11 auf dem Halbleitersubstrat 15 ge­ bildet.

Sodann erfolgt die Bildung einer potentialmäßig frei schwimmenden Gate-Elektrode 12 in selbstausrichtender Weise auf der ersten Gate-Isolations­ schicht 16 und jeweils zwischen zwei Feldisolationsschichten 11. Danach werden die Steuerelektroden 13 auf der zweiten Gate-Isolationsschicht 17 gebildet.

Die Fig. 8 zeigt einen Querschnitt durch die Halbleiter-Speicherzelle in Richtung der potentialmäßig frei schwimmenden Gate-Elektroden-Halb­ leiterschichten 2, also in Richtung der Linie B-B′ von Fig. 1. Entspre­ chend der Fig. 8 liegen auf dem Halbleitersubstrat 15 in vorbestimmtem Abstand zueinander sowie in Spaltenrichtung gesehen mehrere Einheiten, jeweils bestehend aus der ersten Gate-Isolationsschicht 16 und einer dar­ aufliegenden schwimmenden Gate-Elektrode 12. Auf einerjeweiligen Ga­ te-Elektrode 12 kommt die zweite Gate-Isolationsschicht 17 zu liegen und darauf die Steuerelektrode 13. In dieser Spaltenrichtung gesehen liegt je­ weils ein Verunreinigungsbereich 14 an beiden Seiten einer jeweiligen Ga­ te-Elektrode 12.

Nachfolgend wird das erfindungsgemäße Verfahren zur Herstellung der Halbleiter-Speicherzelle näher erläutert. Gemäß den Fig. 9A und 10A wird eine Feldisolationsschicht 11 auf dem Halbleitersubstrat 15 nieder­ geschlagen. Sodann wird die Feldisolationsschicht 11 durch einen photo­ lithographischen Ätzprozeß selektiv entfernt, so daß das Halbleitersub­ strat 15 bereichsweise freigelegt wird. Es entstehen auf diese Weise strei­ fenförmige Feldisolationsschichten 11, die im Abstand parallel zueinan­ der auf dem Substrat 15 verlaufen.

Anschließend wird gemäß den Fig. 9B und 10B das freigelegte Halblei­ tersubstrat 15 thermisch oxidiert, um die ersten Gate-Isolationsschichten 16 zu erhalten. Sie kommen zwischen jeweils zwei der genannten Feldiso­ lationsschichten 11 zu liegen und sind dünner als diese. Sodann wird auf die gesamte Oberfläche der so erhaltenen Struktur eine Floatinggate- Halbleiterschicht 12a niedergeschlagen, also auf die Feldisolations­ schichten 11 und die ersten Gate-Isolationsschichten 16.

Danach erfolgt gemäß den Fig. 9C und 10C die Bildung einer schwim­ menden Schicht 18 (SOG-Schicht bzw. Spin-on-Glass-Schicht) auf der Floatinggate-Halbleiterschicht 12a, um diese zu bedecken. Diese schwim­ mende Schicht 18 (Schleuderschicht) wird dann zurückgeätzt, um die Flo­ atinggate-Halbleiterschicht 12a zu planarisieren. Die Floatinggate-Halb­ leiterschicht 12a wird hier so gebildet, daß die durch Selbstausrichtung erhaltene Floatinggate-Elektrode dieselbe Stufenhöhe aufweist wie die Feldisolationsschichten 11. Mit anderen Worten wird die durch die Schicht 18 planarisierte Halbleiterschicht 12a so weit zurückgeätzt, bis mindestens die oberen Flächen der Feldisolationsschichten 11 freiliegen.

Sodann wird nach den Fig. 9C und 10C eine zweite Gate-Isolations­ schicht 17 auf der gesamten Oberfläche der so erhaltenen Struktur gebil­ det, also auf den Floatinggate-Elektroden 12 und den Feldisolations­ schichten 11.

Gemäß den Fig. 9D und 10D wird in einem nächsten Schritt eine Steu­ erelektroden-Halbleiterschicht auf die zweite Gate -Isolationsschicht 17 aufgebracht und anschließend durch einen photolithographischen Ätz­ prozeß selektiv entfernt, um die streifenförmigen Steuerelektroden 13 zu erhalten.

Schließlich werden gemäß Fig. 10E die ersten und zweiten Gate-Isola­ tionsschichten 16 und 17 sowie die Floatinggate-Elektrode 12 unter Ver­ wendung der Steuerelektroden 13 als Ätzmasken weggeätzt, so daß das Halbleitersubstrat 15 wieder bereichsweise frei kommt. Danach werden Verunreinigungsionen in die freigelegten Bereiche des Halbleitersub­ strats 15 injiziert, um die Verunreinigungsbereiche 14 zu erhalten.

Wie oben beschrieben, zeichnen sich die Halbleiter-Speicherzelle und das Verfahren zu ihrer Herstellung dadurch aus, daß zunächst der Zellenbe­ reich minimiert ist, da es nicht mehr erforderlich ist, mögliche Toleranzen beim Photoätzen zu berücksichtigen. Darüber hinaus läßt sich die Anzahl der Photoätzprozesse reduzieren, was den gesamten Herstellungsprozeß der Halbleiter-Speicherzelle vereinfacht. Nicht zuletzt lassen sich mit der erfindungsgemäßen Halbleiter-Speicherzelle höhere Packungsdichten er­ zielen.

Claims (3)

1. Halbleiter-Speicherzellenstruktur, enthaltend:

• - ein Halbleitersubstrat (15);
• - eine Mehrzahl von Feldisolationsschichten (11) auf dem Halbleiter­ substrat (15), die in einer Richtung in vorbestimmtem Abstand zueinander angeordnet sind;
• - eine Mehrzahl von potentialmäßig frei schwimmenden Gate-Elektro­ den (12), die selbstausgerichtet auf dem Halbleitersubstrat (15) jeweils zwischen den Feldisolationsschichten (11) liegen;
• - eine Mehrzahl von Steuerelektroden (13) auf den Gate-Elektroden (12) und den Feldisolationsschichten (11), wobei die Steuerelektroden (13) senkrecht zu den Gate-Elektroden (12) In vorbestimmtem Abstand zuein­ ander angeordnet sind; und
• - eine Mehrzahl von Verunreinigungsbereichen (14) zu beiden Seiten der Gate-Elektroden (12) in Spaltenrichtung zwischen den Feldisolations­ schichten (11).

2. Verfahren zur Herstellung einer Halbleiter-Speicherzelle, mit folgen­ den Schritten:

• - Bereitstellung eines Halbleitersubstrats (15);
• - Bildung von in einer Richtung nebeneinanderliegenden Feldisola­ tionsschichten (11) auf dem Halbleitersubstrat (15);
• - Aufbringen einer Floatinggate-Halbleiterschicht (12a) auf die gesam­ te Oberfläche der resultierenden Struktur bzw. auf die Feldisolations­ schichten (11) und das Halbleitersubstrat (15);
• - Aufbringen einer fließenden Schicht (18) auf die Floatinggate-Halb­ leiterschicht (12 a);
• - Zurückätzen der fließenden Schicht (18) und der Floatinggate-Halb­ leiterschicht (12a) zwecks Planarisierung der Floatinggate-Halbleiter­ schicht (12a), um auf diese Weise eine Mehrzahl von selbstausgerichteten Floatinggate-Elektroden (12) auf dem Halbleitersubstrat (15) zwischen den Feldisolationsschichten (11) zu erhalten;
• - Bildung von mehreren Steuerelektroden (13) oberhalb der Floating­ gate-Elektroden (12) und der Feldisolationsschichten (11), wobei die Steu­ erelektroden (13) senkrecht zu den Floatinggate-Elektroden (12) und un­ ter vorbestimmtem Abstand zueinander verlaufen; und
• - Bildung einer Mehrzahl von Verunreinigungsbereichen (14) an bei­ den Seiten einerjeweiligen Floatinggate-Elektrode (12) in Spaltenrichtung gesehen zwischen den Feldisolationsschichten (11).

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Floatinggate-Halbleiterschicht (12a) nach Planarisierung so weit zurück­ geätzt wird, daß die Oberflächen der Floatinggate-Elektroden (12) mit den oberen Flächen der Feldisolationsschichten (11) fluchten.