KR930017032A - 반도체 장치용 펄스발생회로 - Google Patents

반도체 장치용 펄스발생회로 Download PDF

Info

Publication number
KR930017032A
KR930017032A KR1019930000940A KR930000940A KR930017032A KR 930017032 A KR930017032 A KR 930017032A KR 1019930000940 A KR1019930000940 A KR 1019930000940A KR 930000940 A KR930000940 A KR 930000940A KR 930017032 A KR930017032 A KR 930017032A
Authority
KR
South Korea
Prior art keywords
electrode connected
node
transistor
electrode
input
Prior art date
Application number
KR1019930000940A
Other languages
English (en)
Other versions
KR960002822B1 (ko
Inventor
켄지 도카미
Original Assignee
시키모리야
미쓰비시 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시키모리야, 미쓰비시 덴키 가부시키가이샤 filed Critical 시키모리야
Publication of KR930017032A publication Critical patent/KR930017032A/ko
Application granted granted Critical
Publication of KR960002822B1 publication Critical patent/KR960002822B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

이 발명은 입력신호의 논리레벨이 오느쪽으로 변화하여도 펄스쪽이 같은 단사 펄스를 발생할수 있는 반도체 장치용 펄스발생회로이며, P형 MOS트랜지스터(6)(7)이 병렬접속되고, 직렬접속된 N형 MOS트랜지스터(16)(17) 및 (18)(19)가 병렬방식으로 하여 P형 MOS트랜지스터(6)(7)에 직렬접속되며, 노드(N1)의 전위가 P형 MOS트랜지스터(7) 및 N형 MOS트랜지스터(16)(19)에 부여되는 한편 노드(N2)의 전위가 P형 MOS트랜지스터(6) 및 N형 MOS트랜지스터(17)(18)에 부여되므로 입력클럽IN의 레벨이 "H"레벨에서 "L"레벨 또는 "L"레벨에서 "H"레벨 어느쪽을 변화하던지 대략 동일한 파형의 단사펄스를 발생할 수 있는 것임.

Description

반도체 장치용 펄스발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 한 실시예에 의한 전기회로도. 제2도는 제1도에 표시한 ATD회로의 동작을 설명하기 위한 타이밍차트.

Claims (5)

  1. 입력신호의 레벨변화에 대응하여 단사펄스를 발생하는 반도체 장치용 펄스발생 회로이며, 입력신호에 응답하여 제1노드(N1)를 제1논리레벨로 전환하는 제1스위칭회로(2)(3)와 ; 상기 입력신호의 반전신호에 응답하여 제2노드(N2)를 제2논리레벨로 전환하는 제2스위칭 회로(4)(5)와 ; 상기 제1노드에 접속되 그 입력 전극과, 제1기준전위가 공급되는 그 제1전극이있는 제1도전형의 제1트랜지스터(7)와 ; 상기 제2노드(N2)에 접속된 그 입력전극과, 상기 제1기준전위가 공급되는 그 제1전극과, 상기 제1트랜지스터의 제2전극에 접속되는 그 제2전극이 있으며, 상기 제2전극에서 상기 단사펄스를 발생하는 제1도전형의 제2트랜지스터(6)와 ; 상기 제1노드에 접속되는 그 입력전극과, 상기 제1 및 제2의 트랜지스터의 전극에 접속되는 그 제1전극이 있는 제2도전형의 제3트랜지스터(16)와 ; 상기 제2노드에 접속되는 그 입력전극과, 상기 제1 및 제2의 트랜지스터의 제2전극에 접속되는 그 제1전극이 있는 제2도전형의 제6트랜지스터(18)과 ; 상기 제1노드에 접속되는 그입력전극과, 상기 제6트랜지스터에 접속되는 그 제1전극과, 제2기준전위에 접속되는 그 제2전극이 있는 제2도전형의 제5트랜지스터(19)와 ; 상기 제2노드에 접속되는 그 입력전극과, 상기 제3트랜지스터에 접속되는 그 제1전극과, 상기 제2기준전위에 접속되는 그 제2전극이 있는 제2도전형의 제4트랜지스터(17)로 구성된 것을 특징으로 하는 반도체 장치용 펄스발생회로.
  2. 제1항에 있어서, 상기 제1노드와 상기 제2기준 전위간에 접속되는 제1고저항소자(8)∼(11)와, 상기 제2노드와 상기 제2기준전위간에 접속되는 제2고저항소자(12)~(15)를 추가구성한 것을 특징으로 하는 반도체 장치용 펄스발생회로.
  3. 제2항에 있어서, 상기 제1고저항소자는 각각 직렬로 접속된 제2도전형의 다수의 트랜지스터(8)∼(11)를 포함하여, 상기제2고저항 소자는 각각 직렬로 접속되는 제2도전형의 다수의 트랜지스터(12)∼(15)를 포함하는 것을 특징으로 하는 반도체 장치용 펄스발생회로.
  4. 제1항에 있어서, 상기 제1스위칭회로는 상기 입력신호가 부여되는 그 입력전극과, 상기 제1기준전위에 접속되는 그 제1전극과, 상기 제1노드에 접속되는 그 제2전극이 있는 제7트랜지스터(2)와 ; 상기 제2노드에 접속되는 그 입력전극과, 상기제1기준전위에 접속되는 그 제1전극과, 상기 제7트랜지스터의 제2전극에 접속되는 그 제2전극이 있는 제8트랜지스터(3)를포함하는 것을 특징으로 하는 반도체 장치용 펄스발생회로.
  5. 제1항에 있어서, 상기 제2스위칭 회로는 상기 입력신호의 반전신호가 부여되는 그 입력전극과, 상기 제1기준전위에 접속되는 그 제1전극과, 상기 제2노드에 접속되는 그 제2전극이 있는 제9트랜지스터(5)와 ; 상기 제1노드에 접속되는 그 입력전극과, 상기 제1기준전위에 접속되는 그 제1전극과, 상기 제9트랜지스터의 제2전극에 접속되는 그 제2전극이 있는 제8트랜지스터(4)를 포함하는 것을 특징으로 하는 반도체 장치용 펄스발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930000940A 1992-01-31 1993-01-26 반도체 장치용 펄스발생회로 KR960002822B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP92-016362 1992-01-31
JP01636292A JP3228985B2 (ja) 1992-01-31 1992-01-31 パルス発生回路
JP92-16362 1992-01-31

Publications (2)

Publication Number Publication Date
KR930017032A true KR930017032A (ko) 1993-08-30
KR960002822B1 KR960002822B1 (ko) 1996-02-26

Family

ID=11914227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930000940A KR960002822B1 (ko) 1992-01-31 1993-01-26 반도체 장치용 펄스발생회로

Country Status (5)

Country Link
US (1) US5304857A (ko)
JP (1) JP3228985B2 (ko)
KR (1) KR960002822B1 (ko)
DE (1) DE4302224C2 (ko)
IT (1) IT1263830B (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3331032A (en) * 1966-03-15 1967-07-11 Motorola Inc Voltage controlled oscillator operative in the monostable, astable or gated mode
US3668423A (en) * 1971-03-18 1972-06-06 Gte Automatic Electric Lab Inc Logic circuit delay system comprising monostable means for providing different time delays for positive and negative transitions
US4370569A (en) * 1980-10-30 1983-01-25 Hewlett-Packard Company Integratable single pulse circuit
JPS62202616A (ja) * 1986-02-28 1987-09-07 Sharp Corp 論理回路
US4808840A (en) * 1987-11-20 1989-02-28 International Business Machines Corporation Dynamic edge-triggered latch
JPH03205912A (ja) * 1989-10-16 1991-09-09 Fujitsu Ltd トリガパルス発生回路

Also Published As

Publication number Publication date
DE4302224C2 (de) 1994-06-09
JP3228985B2 (ja) 2001-11-12
US5304857A (en) 1994-04-19
IT1263830B (it) 1996-09-04
DE4302224A1 (ko) 1993-08-05
JPH05218818A (ja) 1993-08-27
ITMI930132A0 (it) 1993-01-27
KR960002822B1 (ko) 1996-02-26
ITMI930132A1 (it) 1994-07-27

Similar Documents

Publication Publication Date Title
KR920022285A (ko) 출력 버퍼 회로
KR960008667A (ko) 시프트 레지스터
KR950012313A (ko) 액정 디스플레이에서 선택선 스캐너로 사용되는 시프트 레지스터
KR920010900A (ko) 반도체지연회로
KR950015989A (ko) 캐패시터와 트랜지스터를 사용하는 지연 회로
KR890009003A (ko) 반도체 집적회로
KR850006277A (ko) 입력버퍼 및 임계 전압 증가방법
KR880003330A (ko) 내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로
KR940017218A (ko) 반도체 집적회로 장치의 출력회로
KR860000659A (ko) M0s 스태틱형 ram
KR920000177A (ko) 반도체 집적회로장치
KR880001109A (ko) 집적논리회로
KR930020850A (ko) 레벨 변환회로
KR910002116A (ko) 반도체 장치를 위한 전압 발생회로
KR940010317A (ko) 반도체 집적 회로 장치에서 안정하게 동작하는 신호 출력 회로 및 그의 전원 배선의 배치
KR960035626A (ko) 파워 온 리셋 회로
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR880008336A (ko) 반도체 집적회로 장치
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR930003381A (ko) 전압 리미터 회로를 갖는 반도체 집적 회로
KR970028930A (ko) 바이 모오스로 이루어진 정전압 발생회로
KR940001568A (ko) 레벨 변환 회로
KR970024162A (ko) 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance)
KR940020669A (ko) 바이어스 회로(bias circuit)
KR950010006A (ko) 내잡음 코드 설정회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080225

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee