KR930014929A - 반도체 장치 및 그의 제조 방법 - Google Patents

반도체 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR930014929A
KR930014929A KR1019920025179A KR920025179A KR930014929A KR 930014929 A KR930014929 A KR 930014929A KR 1019920025179 A KR1019920025179 A KR 1019920025179A KR 920025179 A KR920025179 A KR 920025179A KR 930014929 A KR930014929 A KR 930014929A
Authority
KR
South Korea
Prior art keywords
semiconductor device
substrate
semiconductor
hole
main surface
Prior art date
Application number
KR1019920025179A
Other languages
English (en)
Other versions
KR0139276B1 (ko
Inventor
유지 후지따
겐이찌 미즈이시
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR930014929A publication Critical patent/KR930014929A/ko
Application granted granted Critical
Publication of KR0139276B1 publication Critical patent/KR0139276B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

여러개의 프로세서가 고밀도를 접속되는 하이 멀티 컴퓨터를 실현하는데 적합한 반도체 장치 및 그의 제조방법으로서, 다수의 고정밀도 스루 홀을 갖고, 접속의 신뢰성이 우수하며, 고밀도 3차원 적층에 적합하도록 하기 위해, 주면의 한쪽에 배선 도체가 마련된 한쌍의 대향하는 주면, 상기 주면과 직교하도록 관통하도록 관통하는 적어도 하나의 스루 홀, 적어도 하나의 스루 홀의 위치에 주면의 다른쪽에 마련되어 외부 회로와 전기적 신호를 주고 받는 적어도 하나의 도전성 핀, 적어도 하나의 스루 홀을 충진한 접착제를 포함하는 반도체 장치를 마련하고, 적어도 하나의 도전성 핀을 접착제에 의해 반도체 기판에 고정하여 적어도 하나의 스루 홀을 거쳐 배선 도체에 전기적으로 접속시킨다.
이러한 반도체 장치 및 그의 제조 방법을 사용하는 것에 의해, 고정밀도로 다수의 스루 홀을 형성할 수 있고 웨이퍼에 열 왜곡이 발생하는 것을 방지할 수 있으며, 접속의 신뢰성이 우수하며 3차원 적층을 형성할 수 있다.

Description

반도체 장치 및 그의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예로서의 반도체 장치의 단면도,
제2도는 반도체 장치의 부분 단면도,
제3도는 하나의 제조 공정에서의 반도체 장치의 단면도,
제4도는 하나의 제조 공정에서의 반도체 장치의 단면도,
제5도는 하나의 제조 공정에서의 반도체 장치의 단면도,
제6도는 하나의 제조 공정에서의 반도체 장치의 단면도,
제7도는 하나의 제조 공정에서의 반도체 장치의 단면도,
제8도는 하나의 제조 공정에서의 반도체 장치의 단면도,
제9도는 하나의 제조 공정에서의 반도체 장치의 단면도.

Claims (18)

  1. 주면중 하나에 배선 도체가 마련된 한쌍의 대향하는 주면을 갖는 반도체 기판, 상기 주면과 직교하도록 관통하는 적어도 하나의 스루 홀을 갖는 상기 기판, 적어도 스루 홀의 위치에 상기 주면중 다른 하나에 마련된 적어도 하나의 도전성 핀과 적어도 하나의 스루 홀에 충진되어 상기 하나의 도전성 핀을 상기 기판에 고정시키는 접착제를 포함하며, 상기 적어도 하나의 도전성 핀은 상기 적어도 하나의 스루 홀을 거쳐서 배선 도체에 전기적으로 접속되는 반도체 장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 적어도 하나의 도전성 핀은 상기 적어도 하나의 스루 홀에 삽입된 부분을 갖는 반도체 장치.
  3. 특허청구의 범위 제1항에 있어서, 상기 접착제는 상기 배선 도체 및 상기 적어도 하나의 도전성 핀의 전기적 접속을 달성하기 위해 저융점 금속을 포함하는 반도체 장치.
  4. 특허청구의 범위 제3항에 있어서, 또 상기 적어도 하나의 스루 홀의 열림구멍에 형성된 절연막을 포함하는 반도체 장치.
  5. 특허청구의 범위 제13항에 있어서, 또 상기 배선 도체와 상기 적어도 하나의 도전성 핀을 접속하는 금속 리이드를 포함하는 반도체 장치.
  6. 특허청구의 범위 제1항에 있어서, 상기 기판의 상기 하나의 주면은 그위에 형성되어 전기 회로의 일부를 형성하는 적어도 하나의 능동 소자를 갖고, 상기 적어도 하나의 능동 소자는 배선 도체에 접속되는 반도체 장치.
  7. 특허청구의 범위 제6항에 있어서, 상기 적어도 하나의 스루 홀은 상기 기판의 다른 주면의 적어도 하나의 원추형 홀이고 상기 기판의 하나의 주면으로 열려져 있는 반도체 장치.
  8. 특허청구의 범위 제7항에 있어서, 상기 적어도 하나의 원추형 스루 홀은 이방성 에칭에 의해 형성된 것인 반도체 장치.
  9. 특허청구의 범위 제1항에 있어서, 또 상기 기판의 상기 하나의 주면에 배치되고 상기 기판에 형성된 배선도체에 전기적으로 접속된 전기 회로를 갖는 적어도 하나의 반도체 소자를 포함하는 반도체 장치.
  10. 특허청구의 범위 제9항에 있어서, 또 상기 적어도 하나의 도전성 핀에 접속된 배선 도체를 구비하고, 상기 반도체 기판을 지지하는 배선 보드를 포함하는 반도체 장치.
  11. 특허청구의 범위 제10항에 있어서, 또 상기 반도체 기판의 바깥 둘레에 형성된 여러개의 입출력 단자와 상기 배선 보드에 형성된 상기 배선 도체 및 상기 입출력 단자를 접속하는 금속 리이드를 포함하는 반도체 장치.
  12. 특허청구의 범위 제10항에 있어서, 또 상기 반도체 기판을 덮도록 상기 반도체 기판에 마련되어 외부 분위기에 대해 상기 반도체 소자 및 상기 반도체 기판을 보호하는 캡을 포함하는 반도체 장치.
  13. 특허청구의 범위 제12항에 있어서, 상기 캡은 상기 반도체 소자를 냉악하는 냉각체는 갖는 반도체 장치.
  14. 주면중 하나에 배선 도체가 마련된 한쌍의 대향하는 주면을 갖고, 주면과 직교하도록 관통하는 여러개의 스루 홀을 갖는 반도체 기판과 대응하는 스루 홀에 삽입된 부분을 각각 갖고 배선 도체에 전기적으로 접속된 다수의 도전성 핀을 포함하는 반도체 장치의 제조 방법에 있어서, 상기 주면중의 하나에 배선 도체가 마련된 반도체 기판에 여러개의 스루 홀을 형성하는 스텝, 상기 기판의 다른 주면에 접착제를 코팅하는 스텝, 상기 기판의 다른 주면측에서 기판의 대응하는 스루 홀에 전극으로 될 여러개의 도전성 핀을 삽입하는 스텝, 상기 도전성 핀, 접착제 및 접촉판으로 스루 홀을 기밀로 유지하기 위해 소정의 내압을 챔버내에 기판의 하나의 주면과 접촉하도록 접촉판을 배치하는 스텝, 상기 챔버내의 압력을 증가시켜 스루 홀에 접착제를 충진시키기 위해 용융 상태로 접착제를 유지하는 스텝과 상기 기판에 도전성 핀을 일괄하여 고정시키기 위해 접착제를 강화시키는 스텝을 포함하는 반도체 장치의 제조 방법.
  15. 특허청구의 범위 제14항에 있어서, 상기 접착제는 저융점 금속을 포함하는 반도체 장치의 제조 방법.
  16. 특허청구의 범위 제14항에 있어서, 상기 접착제는 주성분으로서 유기 재료를 포함하는 반도체 장치의 제조 방법.
  17. 특허청구의 범위 제16항에 있어서, 또 상기 도전성 핀과 배선 도체를 금속 리이드를 거쳐서 접속하는 스텝을 포함하는 반도체 장치의 제조 방법.
  18. 특허청구의 범위 제14항에 있어서, 상기 접촉판은 접착제를 웨트하기 어려운 재료를 포함하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920025179A 1991-12-27 1992-12-23 반도체 장치 및 그의 제조 방법 KR0139276B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3345833A JPH05183019A (ja) 1991-12-27 1991-12-27 半導体装置およびその製造方法
JP91-345833 1991-12-27

Publications (2)

Publication Number Publication Date
KR930014929A true KR930014929A (ko) 1993-07-23
KR0139276B1 KR0139276B1 (ko) 1998-06-01

Family

ID=18379290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920025179A KR0139276B1 (ko) 1991-12-27 1992-12-23 반도체 장치 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US5485039A (ko)
JP (1) JPH05183019A (ko)
KR (1) KR0139276B1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861663A (en) * 1994-12-27 1999-01-19 International Business Machines Corporation Column grid array or ball grid array pad on via
US5756395A (en) * 1995-08-18 1998-05-26 Lsi Logic Corporation Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures
EP2270845A3 (en) * 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
EP1503406A3 (en) * 1996-10-29 2009-07-08 Tru-Si Technologies, Inc. Back-side contact pads of a semiconductor chip
JPH10275966A (ja) * 1997-01-30 1998-10-13 Ibiden Co Ltd プリント配線板及びその製造方法
FR2766618B1 (fr) 1997-07-22 2000-12-01 Commissariat Energie Atomique Procede de fabrication d'un film conducteur anisotrope a inserts conducteurs
EP1845759A1 (en) * 1998-12-16 2007-10-17 Ibiden Co., Ltd. Conductive connecting pin and package substrate
US6206272B1 (en) * 1999-04-08 2001-03-27 Intel Corporation Alignment weight for floating field pin design
US6617681B1 (en) 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US6448106B1 (en) 1999-11-09 2002-09-10 Fujitsu Limited Modules with pins and methods for making modules with pins
US6753638B2 (en) * 2000-02-03 2004-06-22 Calient Networks, Inc. Electrostatic actuator for micromechanical systems
US7439621B1 (en) * 2000-11-08 2008-10-21 Matsushita Electric Industrial Co., Ltd. Radio frequency signal processing device
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
US7728339B1 (en) 2002-05-03 2010-06-01 Calient Networks, Inc. Boundary isolation for microelectromechanical devices
GB2392307B8 (en) * 2002-07-26 2006-09-20 Detection Technology Oy Semiconductor structure for imaging detectors
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
DE10252556B3 (de) * 2002-11-08 2004-05-19 Infineon Technologies Ag Elektronisches Bauteil mit Außenkontaktelementen und Verfahren zur Herstellung einer Mehrzahl dieses Bauteils
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
DE102005010272A1 (de) * 2005-03-03 2006-09-14 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
JP2007027451A (ja) 2005-07-19 2007-02-01 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
US20070045120A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Methods and apparatus for filling features in microfeature workpieces
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
JP5136056B2 (ja) 2005-09-06 2013-02-06 日本電気株式会社 半導体装置
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
SG149710A1 (en) 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
KR20090039411A (ko) * 2007-10-18 2009-04-22 삼성전자주식회사 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
WO2009077819A1 (en) * 2007-12-19 2009-06-25 Fci Sealed pin header, pin header contact pin and method for providing a sealed electrical connection between electronic devices
US7808101B2 (en) * 2008-02-08 2010-10-05 Fairchild Semiconductor Corporation 3D smart power module
TW200937601A (en) * 2008-02-21 2009-09-01 Ind Tech Res Inst Semiconductor package structure and method of manufacturing semiconductor package structure
JP4993754B2 (ja) * 2008-02-22 2012-08-08 新光電気工業株式会社 Ｐｇａ型配線基板及びその製造方法
US8278752B2 (en) 2009-12-23 2012-10-02 Intel Corporation Microelectronic package and method for a compression-based mid-level interconnect
US10727168B2 (en) * 2014-09-15 2020-07-28 Nxp B.V. Inter-connection of a lead frame with a passive component intermediate structure
US10319654B1 (en) * 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US10999938B1 (en) * 2020-04-29 2021-05-04 Raytheon Company Method of wire bonding a first and second circuit card
CN115547964B (zh) * 2022-11-29 2023-04-18 广东汇芯半导体有限公司 分立式引脚的功率器件及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1487945A (en) * 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4338621A (en) * 1980-02-04 1982-07-06 Burroughs Corporation Hermetic integrated circuit package for high density high power applications
US4561006A (en) * 1982-07-06 1985-12-24 Sperry Corporation Integrated circuit package with integral heating circuit
US4893174A (en) * 1985-07-08 1990-01-09 Hitachi, Ltd. High density integration of semiconductor circuit
DE3675321D1 (de) * 1985-08-16 1990-12-06 Dai Ichi Seiko Co Ltd Halbleiteranordnung mit packung vom steckerstifttyp.
JPS6240754A (ja) * 1985-08-16 1987-02-21 Daiichi Seiko Kk ピングリッドアレイ
JPH0744243B2 (ja) * 1985-09-27 1995-05-15 株式会社日立製作所 半導体集積回路モジユ−ル
JPS62106635A (ja) * 1985-11-01 1987-05-18 Mitsubishi Electric Corp 半導体装置
JPS62123743A (ja) * 1985-11-25 1987-06-05 Hitachi Ltd 半導体装置
JPS63253658A (ja) * 1987-04-10 1988-10-20 Sumitomo Electric Ind Ltd 半導体装置
JPH0815200B2 (ja) * 1987-05-18 1996-02-14 イビデン株式会社 半導体搭載基板用の導体ピン
JPS63310145A (ja) * 1987-06-12 1988-12-19 Hitachi Ltd 電子計算機の冷却装置
GB2209867B (en) * 1987-09-16 1990-12-19 Advanced Semiconductor Package Method of forming an integrated circuit chip carrier
JPH01261848A (ja) * 1988-04-13 1989-10-18 Toshiba Corp 半導体装置
JPH0260156A (ja) * 1988-08-26 1990-02-28 Nec Corp マルチチップ半導体集積回路
DE68916784T2 (de) * 1989-04-20 1995-01-05 Ibm Integrierte Schaltungspackung.
US4953060A (en) * 1989-05-05 1990-08-28 Ncr Corporation Stackable integrated circuit chip package with improved heat removal
JPH0360059A (ja) * 1989-07-27 1991-03-15 Nec Ic Microcomput Syst Ltd 半導体装置
US5006922A (en) * 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
JP2794888B2 (ja) * 1990-03-30 1998-09-10 日本電気株式会社 セラミックパッケージ
JPH03292761A (ja) * 1990-04-10 1991-12-24 Nec Corp チップキャリヤ
JPH0410559A (ja) * 1990-04-27 1992-01-14 Mitsubishi Electric Corp 半導体パッケージ
JPH04263462A (ja) * 1991-02-18 1992-09-18 Fujitsu Ltd 半導体装置及びその製造方法
US5266912A (en) * 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module

Also Published As

Publication number Publication date
JPH05183019A (ja) 1993-07-23
US5485039A (en) 1996-01-16
KR0139276B1 (ko) 1998-06-01

Similar Documents

Publication Publication Date Title
KR930014929A (ko) 반도체 장치 및 그의 제조 방법
US4231154A (en) Electronic package assembly method
US4167031A (en) Heat dissipating assembly for semiconductor devices
US3614541A (en) Package for an electronic assembly
US7762819B2 (en) Substrate connecting member and connecting structure
US3268772A (en) Packaged electronic equipment
KR970067801A (ko) 반도체 장치 및 그 제조방법
JPS6137795B2 (ko)
GB1488759A (en) Electrical assemblies
US5206188A (en) Method of manufacturing a high lead count circuit board
US3621338A (en) Diaphragm-connected, leadless package for semiconductor devices
EP0245179B1 (en) System for detachably mounting semiconductors on conductor substrate.
US3936866A (en) Heat conductive mounting and connection of semiconductor chips in micro-circuitry on a substrate
JP2518092B2 (ja) 電子回路モジュ―ル
KR960012455A (ko) 접속 핀을 통해 기판과 캡에 접속된 전자 부품을 탑재하는 멀티 칩 세라믹 모듈
US3202869A (en) Electrical apparatus with insulated heat conducting members
JPH0529537A (ja) 半導体モジユール構造
GB1429078A (en) Component wafer for an electrical circuit packaging structure
JP2000277665A (ja) 半導体装置及びその製造方法
JP2973646B2 (ja) ベアチップｌｓｉの実装構造
WO1981003396A1 (en) Integrated circuit package with multi-contact pins
KR101320973B1 (ko) 집적회로 소자 패키지 및 이의 제조 방법
JP2645285B2 (ja) 集積回路担持用電気的構成要素
US6278190B1 (en) Semiconductor device
KR910005443A (ko) 직접 장착 반도체 팩케이지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010131

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee