JPH0260156A - マルチチップ半導体集積回路 - Google Patents
マルチチップ半導体集積回路Info
- Publication number
- JPH0260156A JPH0260156A JP21166988A JP21166988A JPH0260156A JP H0260156 A JPH0260156 A JP H0260156A JP 21166988 A JP21166988 A JP 21166988A JP 21166988 A JP21166988 A JP 21166988A JP H0260156 A JPH0260156 A JP H0260156A
- Authority
- JP
- Japan
- Prior art keywords
- circuits
- input
- circuit
- output
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000000872 buffer Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 230000000295 complement effect Effects 0.000 abstract 3
- 239000000919 ceramic Substances 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に大規模論理回路用
集積回路に関する。
集積回路に関する。
従来、大規模な論理回路を集積回路で実現するためには
、複数の集積回路をセラミック基板上に実装することが
行われている。また、最近ではSi基板上に複数の集積
回路を実装することが実用化されている。
、複数の集積回路をセラミック基板上に実装することが
行われている。また、最近ではSi基板上に複数の集積
回路を実装することが実用化されている。
大規模な論理集積回路を実現するために、セラミック基
板やSL基板を用いたマルチチップ集積回路が用いられ
ている。セラミック基板やSi基板上の配線を駆動する
ためには駆動能力の高い出力バッファが必要となる。
板やSL基板を用いたマルチチップ集積回路が用いられ
ている。セラミック基板やSi基板上の配線を駆動する
ためには駆動能力の高い出力バッファが必要となる。
この出力バッファはCMOS回路ではトランジスタの寸
法を大きくすることによって得られる。したがって上述
したマルチチップ集積回路では個々の集積回路上に多数
の出力バッファがあるため、集積度の向上が望めないと
いう欠点がある。
法を大きくすることによって得られる。したがって上述
したマルチチップ集積回路では個々の集積回路上に多数
の出力バッファがあるため、集積度の向上が望めないと
いう欠点がある。
本発明の目的は前記課題を解決したマルチチップ半導体
集積回路を提供することにある。
集積回路を提供することにある。
前記目的を達成するため、本発明に係るマルチチップ半
導体集積回路においては、複数のCMOS集積回路を駆
動能力の高いバイポーラ入出力回路を備えた基板上に実
装したものである。
導体集積回路においては、複数のCMOS集積回路を駆
動能力の高いバイポーラ入出力回路を備えた基板上に実
装したものである。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の断面図である。
図において、シリコン(Si)基板7にはバイポーラ入
出力回路6.バイポーラ入出力回路8.配線層3及び入
出力パッド4とが形成されている。
出力回路6.バイポーラ入出力回路8.配線層3及び入
出力パッド4とが形成されている。
CMO3回路1と2とは半田バンプ5で配線層3に接続
されている。
されている。
CMO3回路1.2には広い面積を要する大きな出カバ
ソファを搭載せず、論理回路の集積度が高くなっている
。
ソファを搭載せず、論理回路の集積度が高くなっている
。
これらCMO3回路1.2間は配ItQ層3とバイポー
ラ入出力回路8とで接続されている。また外部と接続さ
れる回路は上記配線層3とバイポーラ入出力回路6とで
入出力パッド4に接続されている。バイポーラ入出力回
路6は外部回路を駆動するためバイポーラ入出力回路8
よりも駆動能力が高い。
ラ入出力回路8とで接続されている。また外部と接続さ
れる回路は上記配線層3とバイポーラ入出力回路6とで
入出力パッド4に接続されている。バイポーラ入出力回
路6は外部回路を駆動するためバイポーラ入出力回路8
よりも駆動能力が高い。
以上説明したように本発明は複数のCMO3回路を駆動
能力の高いバイポーラ入出力回路を備えたSL基板上に
実装するため、集積度の高い0805回路により大規模
な論理回路を実現できるとともに、バイポーラ入出力回
路の採用によって高い駆動能力が得られ、装置設計の自
由度が高い集積回路を実現できる効果を有する。
能力の高いバイポーラ入出力回路を備えたSL基板上に
実装するため、集積度の高い0805回路により大規模
な論理回路を実現できるとともに、バイポーラ入出力回
路の採用によって高い駆動能力が得られ、装置設計の自
由度が高い集積回路を実現できる効果を有する。
第1図は本発明のマルチチップ半導体集積回路を示す断
面図である。
面図である。
Claims (1)
- (1)複数のCMOS集積回路を駆動能力の高いバイポ
ーラ入出力回路を備えた基板上に実装したことを特徴と
するマルチチップ半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21166988A JPH0260156A (ja) | 1988-08-26 | 1988-08-26 | マルチチップ半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21166988A JPH0260156A (ja) | 1988-08-26 | 1988-08-26 | マルチチップ半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0260156A true JPH0260156A (ja) | 1990-02-28 |
Family
ID=16609634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21166988A Pending JPH0260156A (ja) | 1988-08-26 | 1988-08-26 | マルチチップ半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0260156A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03104758U (ja) * | 1990-02-14 | 1991-10-30 | ||
US5434453A (en) * | 1991-04-26 | 1995-07-18 | Hitachi, Ltd. | Semiconductor integrated circuit device and computer system using the same |
US5485039A (en) * | 1991-12-27 | 1996-01-16 | Hitachi, Ltd. | Semiconductor substrate having wiring conductors at a first main surface electrically connected to plural pins at a second main surface |
-
1988
- 1988-08-26 JP JP21166988A patent/JPH0260156A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03104758U (ja) * | 1990-02-14 | 1991-10-30 | ||
US5434453A (en) * | 1991-04-26 | 1995-07-18 | Hitachi, Ltd. | Semiconductor integrated circuit device and computer system using the same |
US5485039A (en) * | 1991-12-27 | 1996-01-16 | Hitachi, Ltd. | Semiconductor substrate having wiring conductors at a first main surface electrically connected to plural pins at a second main surface |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6465336B2 (en) | Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module | |
US6979908B1 (en) | Input/output architecture for integrated circuits with efficient positioning of integrated circuit elements | |
JPH02219254A (ja) | 半導体集積回路装置 | |
JP2766920B2 (ja) | Icパッケージ及びその実装方法 | |
JPH0260156A (ja) | マルチチップ半導体集積回路 | |
JPH0274046A (ja) | 半導体集積回路装置 | |
JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
JP2861686B2 (ja) | マルチチップモジュール | |
JPS6199362A (ja) | 半導体装置 | |
JPH0629456A (ja) | 半導体装置 | |
JPS6252954A (ja) | 半導体装置 | |
JPS6159762A (ja) | 半導体装置 | |
JPS6027160A (ja) | 半導体装置 | |
JP2830793B2 (ja) | マルチチップモジュール | |
JPH03261152A (ja) | 半導体集積回路装置 | |
JPH05190675A (ja) | 半導体集積回路 | |
JPH04336812A (ja) | デジタル回路装置 | |
JPH053138B2 (ja) | ||
JPH0815209B2 (ja) | 半導体集積回路装置 | |
JPH02232959A (ja) | システムlsi | |
JPS63198364A (ja) | モ−ルド型集積回路 | |
JP3018600B2 (ja) | マルチチップ半導体集積回路 | |
JP2508214B2 (ja) | マスタスライス方式半導体集積回路装置 | |
JPH08264673A (ja) | 集積回路装置 | |
JPS62224043A (ja) | 半導体集積回路装置 |