KR0139276B1 - 반도체 장치 및 그의 제조 방법 - Google Patents
반도체 장치 및 그의 제조 방법Info
- Publication number
- KR0139276B1 KR0139276B1 KR1019920025179A KR920025179A KR0139276B1 KR 0139276 B1 KR0139276 B1 KR 0139276B1 KR 1019920025179 A KR1019920025179 A KR 1019920025179A KR 920025179 A KR920025179 A KR 920025179A KR 0139276 B1 KR0139276 B1 KR 0139276B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- holes
- main surface
- wiring
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 162
- 239000004020 conductor Substances 0.000 claims abstract description 88
- 239000000853 adhesive Substances 0.000 claims abstract description 34
- 230000001070 adhesive effect Effects 0.000 claims abstract description 32
- 230000000149 penetrating effect Effects 0.000 claims abstract 6
- 238000000034 method Methods 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 26
- 238000002844 melting Methods 0.000 claims description 22
- 230000008018 melting Effects 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 238000001816 cooling Methods 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims 2
- 210000000056 organ Anatomy 0.000 claims 1
- 239000010931 gold Substances 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
여러개의 프로세서가 고밀도로 접속되는 하이 멀티 컴퓨터를 실현하는 데 적합한 반도체 장치 및 그의 제조 방법으로서, 다수의 고정 밀도 스루 홀을 갖고, 접속의 신뢰성이 우수하며, 고밀도 3차원 적층에 적합하도록 하기 위해, 주면의 한쪽에 배선 도체가 마련된 한쌍의 대향하는 주면, 상기 주면과 직교하도록 관통하는 적어도 하나의 스루 홀, 적어도 하나의 스루 홀의 위치에 주면의 다른쪽에 마련되어 외부 회로와 전기적 신호를 주고 받는 적어도 하나의 도전성 핀, 적어도 스루 홀을 충진한 접착체를 포함하는 반도체장치를 마련하고, 적어도 하나의 도전성 핀을 접착제에 의해 반도체기판에 고정하여 적어도 하나의 스루 홀을 거쳐 배선 도체에 전기적으로 접속시킨다.
이러한 반도체 장치 및 그의 제조 방법을 사용하는 것에 의해, 고정밀도로 다수의 스루 홀을 형성할 수 있고 웨이퍼에 열 왜곡이 발생하는 것을 방지할 수 있으며, 접속의 신뢰성이 우수하며 3차원 적층을 형성할 수 있다.
Description
제 1 도는 본 발명의 제 1 실시예에 의한 반도체장치의 단면도.
제 2 도는 반도체장치의 부분단면도.
제 3 도는 반도체장치의 1제조공정에 있어서의 단면도.
제 4 도는 반도체장치의 1제조공정에 있어서의 단면도.
제 5 도는 반도체장치의 1제조공정에 있어서의 단면도.
제 6 도는 반도체장치의 1제조공정에 있어서의 단면도.
제 7 도는 반도체장치의 1제조공정에 있어서의 단면도.
제 8 도는 반도체장치의 1제조공정에 있어서의 단면도.
제 9 도는 반도체장치의 1제조공정에 있어서의 단면도.
제 10 도는 본 발명의 제 2 실시예에 의한 반도체장치의 단면도.
제 11 도는 본 발명의 제 2 실시예에 의한 반도체장치의 관통구멍 부근의 부분평면도.
제 12 도는 본 발명의 제 3 실시예에 의한 반도체장치의 단면도.
제 13 도는 본 발명의 반도체장치의 관통구멍 형성방법의 다른 예를 도시한 단면도.
제 14 도는 본 발명의 반도체장치의 관통구멍 형성방법의 또 다른 예를 도시한 단면도.
제 15 도는 본 발명의 반도체장치의 관통구멍 형성방법의 또 다른 예를 도시한 단면도.
제 16 도는 본 발명의 제 4 실시에에 의한 반도체장치의 단면도.
본 발명은 반도체장치 및 그의 제조방법에 관한 것으로, 특히 여러개의 프로세서가 고밀도로 결합되어 있는 고다중 계산기를 실현하는데 적합한 반도체장치 및 그의 제조방법에 관한 것이다.
계산기 등에 있어서, 고속계산을 실행하기 위해서는 반도체소자를 배선기판상에 고림ㄹ도로 탑재하고, 가능한 한 다수의 신호를 각각의 반도체소자에서 인출하여 서로 접속시킬 필요가 있다. 이와 같이, 반도체소자에서 다수의 신호를 인출하는 방식의 하나로서는 CCB(Controlled Collapse Bonding)가 있다. 이 방식에서는 회로가 형성되고 땜납 볼 등의 저융점 금속을 통해 접속되는 반도체기판상에 입출력단자를 2차원 구조로 배치한다. 따라서, 신호의 인출에 필요한 영역이 저감되어 고밀도 배선접속이 달성된다.
다른 방법으로서는 예를 들면 일본국 특허공개공보 소화 62-73651호에 기재되어 있는 바와같이 반도체기판이 표면과 이면을 전기적으로 접속하는 피드 수루(feed through)경로를 마련하고, 기판 이면의 피드 스루 경로에 미세한 핀을 접속하고 반도체기판에서 신호를 인출하는 것이 있다. 이 방식의 피드 스루 경로는 PROCEEDINGS INTERNATIONAL CONFERENCE ON WAFER SCALE INTEGRATION, Jan.1989. pp.55~64에 기재되어 있는 바와같은 서모마이그레이션(thermomigration) 기술에 의해 형성된다.
그러나, 반도체소자가 더욱 미세화되고 기판상의 입출력 단자수가 더욱 증가하면, 이들 접속단자를 더욱 미세화할 필요가 있다. 따라서, CCB방식에 기재되어 있는 바와 같이, 예를 들면 반도체소자 및 기판상의 입출력단자를 땜납 볼에 의해 접속하는 방식에서는 접속단자의 미세화에 따라 열 팽창 왜곡이 급증하여 열 사이클 수명 등의 접속신뢰성이 급격이 저하한다는 문제가 있다.
한편, 일본국 특허공개공보 소화62-73651호에 기재된 방식에 따르면, 핀의 어스팩트비(길이/직경)를 증가시키는 것에 의해 열 팽창 왜곡이 감소하므로, CCB방식에 비해 접속신뢰성이 높은 미세접속구조가 달성된다. 본 방식에 따르면, 반도체기판의 표면 및 이면에 입출력단자를 마련하고, 기판내에 입출력단자를 접속하는 배선도체를 마련한다. 따라서, 반도체기판을 3차원 구조로 적층하고 입출력단자를 접속하는 것에 의해 더 높은 집적도를 달성할 수 있게 된다. 그러나, 피드 스루 경로의 형성을 위한 서모마이그레이션에 있어서는 N형 웨이퍼기판에 작은 알루미늄 편을 배치하고, 약 1000℃의 분위기 중에서 웨이퍼의 표면에서 그의 이면을 향해 약 150℃의 온도 구배를 마련하고, Si내로의 알루미늄의 열확산에 의해 P형 관통구멍 도체를 마련하므로, 웨이퍼의 주위온도의 제어 정밀도 및 알루미늄 편의 정합 및 치수의 정밀도에 의해 각각의 관통구멍 도체의 치수 정밀도 및 전기 전도도의 정밀도가 결정된다. 따라서, 관통구멍 도체의 핏치의 저감, 단자수의 증가 또는 웨이퍼 증가에 따라 관통구멍 도체를 고정밀도로 형성하기 위힌 모든 관통구멍 도체의 정합 및 균일한 가열이 곤란하게 된다. 약 1000℃와 같은 고온에서 열처리가 실행되므로, 완성된 웨이퍼에 열 왜곡이 남을 수 있다. 반도체소자가 미세화할 수록 장치의 특성이 크게 저하된다.
또한, 종래기술에서 웨이퍼 이면에 형성된 원추형 구멍을 저융점 금속으로 충전할 때 구멍이 미세할 수록 저융점 금속의 유동성이 저하되므로, 저융점 금속내에 보이드가 발생한다. 따라서, 보이드 부군에 응력이 집중되어 접속신뢰성이 크게 저하된다. 또한, 관통구멍 도체의 전기 전도도에 큰 변동이 발생한다. 대전류를 소비하는 바이폴라 소자 등의 소자에 있어서, 전원 단자 사이의 전압강하는 소자마다 다르므로, 회로의 오동작이 발생할 가능성이 있다.
본 발명의 목적은 상기 문제를 해소하기 위한 것으로, 다수의 고정밀도 관통구멍을 갖고, 접속신뢰성이 우수하며, 고밀도 3차원 적층에 적합한 반도체장치 및 그의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 하나의 특징에 따르면, 본 발명의 반도체장치는 한쌍의 대향하는 주면을 갖고 한쪽 주면에 배선도체가 마련된 적어도 하나의 관통구멍, 다른쪽 주면에 적어도 하나의 관통구멍의 위치에 마련되고 외부회로로 부터의 전기신호를 입출력하는 적어도 하나의 도전성 핀 및 적어도 하나의 관통구멍내 충전된 접착제를 포함한다. 또, 적어도 하나의 도전성 핀은 접착제에 의해 반도체기판에 고정되어 적어도 하나의 관통구멍을 거쳐 배선도체와 전기적으로 접속된다.
또, 상기 반도체장치는 바람직하게는 배선도체가 기판에 형성되어 있는 반도체기판을 관통하는 적어도 하나의 관통구멍을 형성하고, 기판의 다른쪽 주면에 접착제를 코팅하고, 기판의 다른쪽 주면에서 대응하는 적어도 하나의 관통구멍으로 부분적으로 적어도 하나의 도전성 핀을 삽입하고, 소정의 내압을 갖는 챔버내에서 기판의 한쪽 주면과 접촉하도록 밀착판을 배치하고 적어도 도전성 핀, 접착제 및 밀착판에 의해 적어도 하나의 관통구멍을 밀폐시켜 용융된 상태로 접착제를 유지하고 챔버내의 압력을 증가시켜 적어도 하나의 관통구멍내 접착제를 충전하며, 접착제를 응고시켜 적어도 하나의 도전성 핀을 기판에 일괄해서 고착하는 것에 의해 제조된다.
본 발명의 상기 실시예에서는 반도체기판의 배선도체와 대응하는 적어도 하나의 관통구멍내 삽입된 적어도 하나의 도전성 핀의 접속에 의해 관통구멍 도체가 형성된다.
적어도 하나의 도전성 핀을 사전에 고정밀도로 형성하는 것에 의해, 모든 관통구멍 도체의 치수 및 전기전도도를 균일하고 또한 고정밀도로 형성하는 것이 용이하게 된다.
도전성 핀의 고정은 YAG레이저에 의해 형성된 대응하는 관통구멍내 충전된 저융점 금속 등의 접착제에 의해 실현할 수 있다. 따라서, 종래기술에 비해 웨이퍼를 처리하는 온도가 현저하게 저감되므로, 웨이퍼에 열 왜곡이 발생하는 것이 방지된다.
본 반도체장치는 반도체기판과 밀착하는 밀착판, 도전성 핀 및 접착제에 의해 적어도 하나의 관통구멍을 밀폐하고 소정 압력의 분위기 중에서 접착제를 융용상태로 유지하고 압력을 높여서 접착제를 응고시키는 것에 의해 제조된다. 밀착판의 재료로서 접착제와의 접착성이 나쁜 재료를 사용하는 것에 의해 밀착판과 접착제 사이의 간극에 보이드를 잔류시킬 수 있다. 접착제를 충전한 후, 밀착판을 제거한다.
따라서, 접착제내의 보이드의 발생율이 저감되어 관통구멍 도체의 접속 신뢰성이 크게 향상된다.
상술한 작용에 의해, 본 발명은 고정밀도로 다수의 관통구멍을 형성할 수 있고 웨이퍼에 열 왜곡이 발생하는 것을 방지할 수 있으며, 접속 신뢰성이 우수하고 고정밀도인 3차원 적층을 형성할 수 있는 반도체장치 및 그의 제조방법을 제공할 수 있다.
제 1 도는 본 발명의 하나의 실시예의 반도체장치의 단면을 도시한 것이다.
제 1 도에 있어서, (1)은 반도체기판, (2)는 기판(1)에 형성된 트랜지스터 등의 능동소자, (3)은 기판(1)상에 형성되어 능동소자(2)와 함께 기판(1)상에 전기회로를 형성하는 배선도체, (6)은 전기회로로 부터의 신호를 인출하거나 전기회로로 신호를 전달하는 도전성 핀이다.
제 2 도는 반도체장치의 부분단면도이다.
관통구멍(5)는 기판(1)의 주면에 대해서 수직으로 연장하도록 형성된다. 도전성 핀(6)은 대응하는 관통구멍(5)를 거쳐 삽입되고, 도전성 핀(6)을 거쳐 입출력신호 및 전원이 공급되는 배선도체(3)에 리이드(7)에 의해 전기적으로 접속된다. 관통구멍(5)에 접착제(8)을 충전하고 핀(6)을 소정의 위치에 고정시킨다. 핀(6)에는 기판(1)의 이면과 접촉하여 기판(1)의 하중을 지지하는 대(9)가 마련되어 리이드(7)과의 접촉을 확보한다. 핀(6)은 구리, 황동, 코바르 또는 백금으로 이루어진다. 대(9)는 연삭, 소성가공 또는 에칭에 의해 형성된다. 핀(6)은 리이드(7)과의 접착성을 보장하기 위해 금으로 도금되어도 좋다. 핀(6)과 배선도체(3)의 접속은 금도금 또는 증착에 의해 형성된 리이드(7)에 의해 이루어지지만, 와이어 본딩에 의해 핀(6)과 배선도체(3)의 접속을 실행해도 좋다.
제 3 도 ~ 제 9 도는 제 1 도의 반도체장치의 각각의 제조공정을 도시한 단면도이다.
제 3 도에 도시한 바와같이, 능동소자(2), 배선도체(3) 및 절연체(4)를 예를 들면 종래 방식으로 기판(1)상에 형성하므로, 그의 상세한 설명은 생략한다. 제 4 도에 도시한 바와 같이, 관통구멍(5)는 예를 들면 YAG레이저에 의해 배선도체(3)에 인접한 위치에 형성된다. 제 5 도에 도시한 바와 같이, 주성분으로서 유기수지를 포함하는 접착제(8)을 기판(1)의 이면에 코팅하고 핀 유지지그(9)에 의해 정렬된 핀(6)을 대응하는 관통구멍(5)에 일괄해서 삽입한다. 그 후, 제 6 도 ~ 제 8 도에 도시한 바와 같이, 핀(6)을 챔버(10)내의 기판(1)에 고정시킨다.
제 6 도에 도시한 바와 같이, 진공펌프(11)에 의해 챔버(10)내의 분위기 압력을 약 1Torr로 배기하여 관통구멍(5)의 내부압력을 저감한다.
이 상태에서 밀착판(12)를 기판(1)과 접촉시켜 관통구멍(5)를 기밀 상태로 밀폐시킨다. 제 7 도에 도시한 바와 같이, 진공펌프(11)의 동작을 정지시키고, 밸브(13)을 개방시켜 챔버(10)의 내부압력을 분위기 압력과 동일한 약 760Torr까지 높인다. 이때, 챔버(10)의 내부와 관통구멍(5)의 밀폐된 내부 사이에 압력차가 발생하여 유동성이 높은 접착제(8)이 저압 관통구멍(5)로 흘러들어가서 관통구멍(5)를 충전하게 된다.
제 8 도에 도시한 바와같이, 그 후 밀착판(12)를 제거하고, 히터(15)에 의해 접착제(8)을 가열하여 응고시킨다. 이러한 방법으로, 도전성 핀(6)을 기판(1)상에 고정시킨다. 마지막으로, 제 9 도에 도시한 바와 같이 리이드(7)을 도금 또는 금속 증착에 의해 형성하여 핀(6)과 배선도체(3)을 전기적으로 접속시킨다.
또한, 제조공정 중에 제 7 도에 도시한 바와 같이, 관통구멍(5)내에 접착제(8)이 완전히 충전되지 않아 보이드(14)가 남는 경우가 있다. 이 경우, 예를 들면 밀착판(12)의 재료로서 플루오르 수지와 같이 접착제(8)과의 접촉성이 나쁜 기판을 사용하는 것에 의해 밀착판(12)와 접착제(8) 사이에 보이드(14)가 집중적으로 남고, 이것에 의해 접착제에 보이드가 발생하는 것을 방지할 수 있다. 접착제(8)을 관통구멍(5)의 각각에 균일하게 충전하는 것에 의해 대응하는 핀(6)의 접속신뢰성을 현저하게 향상시킬 수 있다. 그 결과, 핀(6)은 기판(1)에 완전히 고정되므로 핀(6)에 대해 어느 정도의 외력이 인가되는 것이 허용된다. 따라서, 검사용 프로브를 각각의 핀(6)과 접촉시키거나 또는 검사용 기판에 완성된 반도체기판 자체를 탑재시킬 수 있으므로, 반도체기판의 검사가 용이하게 달성된다.
제 10 도는 본 발명의 제 2 실시예에 의한 반도체장치의 단면도이다. 제 10 도의 반도체장치에 있어서, 관통구멍(5)에 삽입된 핀(6)과 기판(1)에 형성된 배선도체(3)의 전기적 접속은 관통구멍(5)에 충전된 저융점 금속(17)에 의해 달성된다. (18)은 배선도체(3)과 저융점 금속(17)의 전기적 접속을 보다 확고히 하기 위한 배선도체(3)상의 금속층(예를 들면, Au)이다. (16)은 인접하는 관통구멍(5)에 충전된 저융점 금속(17)이 기판(1)을 거쳐 단락되는 것을 방지하는 절연막이다.
이 실시예에 있어서, 각각의 절연막(16)은 이들 관통구멍을 기판(1)에 형성한 후 관통구멍(5)의 측면에 (예를 들면, 폴리이미드 수지의) 기상퇴적 또는 SiO2의 스퍼터링에 의해 형성된다. 저융점 금속은 제 3 도 ~ 제 9 도를 사용해서 설명한 제조방법과 마찬가지로 관통구멍(5)내에 충전된다. 배선도체(3)의 표면에는 저융점 금속(17)에 웨트되기 쉬운 금속 등의 금속층(18)을 사전에 형성해 둔다. 저융점 금속(17)은 관통구멍(5)에 충전됨과 동시에 금속층(18)과 접합되므로, 배선도체(3)과 핀(6)의 전기적 접속이 달성된다. 따라서, 이 실시예에서는 제 1 실시예에서와 같이 리이드를 형성할 필요가 없으므로 생산성을 향상시킬 수 있다. 도시하지는 않지만, 대응하는 관통구멍(5)의 측면에도 저융점 금속(17)에 웨트되기 쉬운 금속막을 형성하는 것에 의해 저융점 금속(17)의 고착강도를 높일 수 있다.
제 11 도는 본 발명의 반도체기판의 관통구멍(5) 중의 1개의 부분평면도이다. 상술한 바와 같이, 이 실시예에 있어서 관통구멍(5)내에 충전된 저융점 도체(17)과 배선도체(3)에 형성된 금속층(18)의 직접 접합에 의해 핀(6)과 배선도체(3)이 전기적으로 접속된다. 기판(1)상의 저융점 금속(17)은 두께를 늘리는 것이 용이하므로, 제 1 실시예에서와 같이 배선도체(3)과 도전성 핀(6)을 접속하는 기상중착 또는 도금에 의해 형성된 리이드(7)에 비해 그들의 접합부의 전기저항을 감소시킬 수 있다. 따라서, 핀(6)을 전원단자로서 사용하더라도 전압강하없이 전원공급을 실현할 수 있다. 배선도체(3)과 대응하는 관통구멍(5) 사이에 각각의 간극을 마련할 필요가 없어 도체(3)과 대응하는 관통구멍(5)를 근접해서 배치할 수 있으므로, 기판(1)상에 소자 및 도선을 고밀도로 배치할 수 있다.
제 12 도는 본 발명의 제 3 실시예에 의한 반도체장치의 단면도이다.
제 12 도의 장치에서는 대(9)의 윗부분, 즉, 관통구멍(5)에 삽입되는 부분이 없는 도전성 핀(6)을 사용한다. 기판(1)에 마련된 관통구멍(5)에는 저융점 금속(17)이 전체에 충전된다. 도전성 핀(6)은 기판(1)의 하면에 노출되는 대응하는 저융점 금속(17) 부분에 접합된다. 저융점 금속(17)은 기판(1)의 상면에 형성된 배선도체(3)과 전기적으로 접속되고, 핀(6)은 저융점 금속(17)을 거쳐서 배선도체(3)과 전기적으로 접속된다. 제 10 도의 제 2 실시예와 마찬가지로 대응하는 배선도체(3)과 저융점 금속(17) 사이에는 배선도체(3)과 금속(17)의 전기적 접속을 보장하기 위한 금속층(18)(즉, 금)이 마련된다.
이 실시예에서는 관통구멍(5)에 삽입되는 부분이 없거나 또는 상면이 평탄한 도전성 핀(6)을 사용하므로, 도전성 재료의 소성가공에 의해 용이하게 형성할 수 있어 생산성을 향상시킬 수 있다.
이하, 이 실시예의 일부 제조공정에서 얻은 장치의 단면을 도시한 제 13 도 ~ 제 15 도에 따라 본 발명의 반도체장치의 제조방법을 설명한다.
제 13 도에 도시한 바와 같이, 반도체기판(1)의 하면 또는 이면에 예를 들면 수산화칼륨으로 기판내의 실리콘(Si)을 이방성 에칭하는 것에 의해 여러개의 원추형 오목부(19)를 형성한다. 에칭속도 및 시간을 제어하는 것에 의해 오목부(19)의 바닥부의 기판 두께t를 약 10미크론까지 얇게 할 수 있다. 제 14 도에 도시한 바와 같이, 능동소자(2), 배선도체(3) 및 절연체(4)를 기판(1)의 상면에 형성한다. 그 후, 제 15 도에 도시한 바와 같이 YAG레이저 또는 산소플라즈마에 의한 드라이에칭을 사용하여 오목부(19)의 바닥부에 관통구멍(5)를 형성한다.
이 실시예에서는 사전에 기판(1)에 오목부(19)를 마련하고 기판(1)의 관통구멍(5)를 형성하는 부분을 얇게 해두므로, 관통구멍(5)를 형성하기 위한 기판의 가공량을 감소시킬 수 있다. 따라서, 상술한 제조방법에 비해, 가공왜곡의 영향을 받기 쉬운 배선도체(3)과 능동소자(2)의 신뢰성을 향상시킬 수 있고 또한 생산성을 높일 수 있다. 또, 관통구멍(5)의 어스팩트비(열린구멍 반경에 대한 길이의 비)가 작아지므로, 기판(1)의 관통구멍(5)의 직경을 더욱 저감할 수 있다. 따라서, 도선 및 소자를 형성하는 기판(1)의 면적을 증가시킬 수 있어 도선 및 소자를 고밀도로 배치할 수 있다.
제 16 도는 본 발명의 제 4 실시예에 의한 반도체장치의 단면도이다.
(1)은 제 1 ~ 제 3 실시예에서 설명한 바와 같이 반도체기판으로서, 관통구멍(5)가 마련되어 있고, 이 관통구멍(5)상에 형성된 전기회로에서 신호를 인출하거나 신호를 전달하는 도전성 핀(6)이 마련되어 있다. 기판(2)상에는 전기회로가 형성된 반도체소자(20)이 탑재되어 있고, 반도체기판(1)에 형성된 전기회로와 반도체소자(20)에 형성된 전기회로가 땜납범프(21)에 의해 전기적으로 접속되어 있다.
기판(1)은 배선기판(wiring board)(22)상에 탑재되어 있고 기판(1)상의 핀(6)은 배선기판(22)상의 대응하는 도선(23)과 땜납에 의해 전기적으로 접속되어 있다. 기판(1)의 바깥둘레에 마련된 입출력단자(24)는 리이드 프레임(25)를 사용해서 배선기판(22)상의 도선(23)과 전기적으로 접속되어 있다. 단자(24)와 도선(23)의 접속을 위해 리이드 프레임(25) 대신에 TAB를 사용해도 좋다.
배선기판(22)상에는 기판(1) 및 소자(20)을 덮도곡 캡(27)이 마련되어 있고, 소자(20)의 상면은 예를 들면 땜납 또는 열전도성 화합물로 이루어진 전열체(26)을 거쳐 캡(27)과 접촉한다. 반도체기판(1) 및 반도체소자(20)은 캡(27) 및 배선기판(22)에 의해 밀폐되어 주위분위기에 대해서 보호되고 있다. 배선기판(22)의 하면에서 도선(23)에 전기적으로 접속되는 입출력 핀(28)이 마련되어 있고, 배선기판(22) 외부의 반도체장치 및 전원을 전기적으로 접속한다.
냉각체(29)는 전열체(30)을 거쳐서 캡(27)의 상면에 마련되고, 물 또는 플루오르카본 등의 냉매가 순환하여 소자(20) 및 기판(1)을 냉각시키는 경로를 갖는다. 냉각체(29)는 기판(22)의 하면에 부착해도 좋다. 이 경우, 반도체소자(20) 및 기판(1)에서 발생된 열은 전열경로로서 입출력 핀(28), 배선도체(23) 및 핀(6)을 거쳐 냉각체로 전달되어 방사된다.
이 실시예에서는 소자(20) 및 기판(1)을 밀폐하기 위한 세라믹으로 이루어진 배선기판(22) 상에 반도체기판(1) 및 반도체소자(20)을 마련하고 있다. 기판(1) 및 소자(20)의 주재료인 Si는 배선기판(22)의 주재료인 세라믹과 열팽창계수가 다르므로, 제조공정 중에 발생하는 열 왜곡에 의한 응력이 기판(1)과 배선기판(22)의 접속부에 집중한다. 열 왜곡에 의한 이들 응력은 기판(1)의 크기가 증가할 수록 큰 문제로 된다. 이 실시예에서는 기판(1) 및 배선기판(22)가 기판(1)에 마련된 도전성 핀(6)에 의해 접속되므로, 종래의 땜납 범프에 의한 접속에 비해 접속부의 직경을 작게 하고 또한 접속핀의 높이를 높게 할 수 있으므로 열 왜곡에 의한 응력을 충분히 저감할 수 있다. 도전성 핀(6)을 사용하는 것에 의해 기판(1)과 배선기판(22)의 접속신뢰성을 현저하게 향상시킬 수 있다.
이 실시예에서는 제 1 또는 제 2 실시예와 같이 도전성 핀(6)의 상부를 반도체기판(1)에 형성된 관통구멍내 삽입한 예를 도시하고 있지만, 제 3 실시예에서 설명한 바와 같이 관통구멍내 삽입된 부분이 없는 도전성 핀(6)을 사용하더라도 기판(1)과 배선기판(22)의 접속신뢰성을 향상시킬 수 있다.
이 실시예에서는 반도체소자(20)으로서 기판(1)상의 도선 및 능동소자에 의해 접속된 프로세서를 구비한 예를 들어 LSI를 사용하여 반도체장치를 실현할 수 있다. 이들 프로세서를 고속화하기 위해 반도체소자(20)으로서 예를 들면 바이폴라 LSI를 사용할 때 바이폴라 소자는 소비전력이 크르모, 반도체기판(1)에 대해서 큰 전력을 공급할 필요가 있다. 약 2㎠의 반도체소자(20)을 4개 약 5㎠의 반도체기판(1)에 마련할 때 기판에 공급해야 할 전력량은 약 2000W에 달한다. 이 경우, 도전성 핀(6)을 통해 전력을 공급하고 리이드 프레임(25)를 통해 신호의 입출력을 실행하면 두꺼운 전원배선 및 미세 신호선의 혼재를 피할 수 있다. 그 결과, 기판(1)상의 도선층수를 저감할 수 있다.
기판(1) 및 반도체소자(20)을 기밀한 상태로 밀폐하므로, 충분한 신뢰성을 확보할 수 있다. 반도체소자(20)상에 냉각체(29)를 마련하는 것에 의해 소자(20) 및 기판(1)에 의해 발생된 열을 효과적으로 흡수하여 소자(20) 및 기판(1)을 안정하게 동작시킬 수 있다.
상술한 바와 같이 본 발명에 따르면, 관통구멍 도체가 고정밀도로 다수 형성되고 접속신뢰성이 우수한 3차원 적층이 가능한 반도체장치를 실현할 수 있다. 또한, 입출력단자로서 반도체기판에 고정된 도전성 핀에 의해 용이하게 검사할 수 있는 반도체장치를 제공할 수 있다.
Claims (49)
- 배선도체를 유지하는 반도체장치로서,반도체 재료로 이루어지고 기판의 2개의 주면에 대해서 실질적으로 수직으로 관통하는 여러개의 관통구멍을 갖는 기판,상기 기판의 2개의 주면 중의 제 1의 주면에 마련된 여러개의 배선도체,상기 여러개의 관통구멍의 각각에 충전되고 상기 여러개의 배선도체 중 하나를 전기적으로 접속된 도전성 재료 및상기 기판의 2개의 주면 중의 제 2 의 주면에 상기 관통구멍 중의 대응하는 하나의 위치에 각각 마련된 여러개의 도전성 핀을 포함하고,상기 핀의 각각은 상기 핀에 대응하는 상기 관통구멍 중의 하나에 충전된 상기 재료에 전기적으로 접속되고, 상기 기판의 제 2 의 주면에서 상기 기판의 바깥쪽으로 연장하는 부분을 갖는 반도체장치.
- 제 1 항에 있어서,상기 각각의 핀은 상기 핀이 위치되어 있는 상기 관통구멍 중의 하나에 충전된 상기 재료에 삽입되어 있는 부분을 더 갖는 반도체장치.
- 제 1 항에 있어서,상기 각각의 관통구멍 내에 충전된 상기 재료는 저융점 금속을 포함하는 반도체장치.
- 제 1 항에 있어서,상기 각각의 관통구멍 내에 충전된 상기 재료를 상기 기판에서 전기적으로 분리하기 위해 상기 각각의 관통구멍의 내면에 형성된 절연막을 더 포함하는 반도체장치.
- 제 1 항에 있어서,상기 각각의 관통구멍내 충전된 상기 재료와 상기 배선도체 중의 하나를 접속하기 위해, 상기 기판의 제 1의 주면의 상기 각각의 관통구멍의 위치에 마련된 금속 리이드를 더 포함하는 반도체장치.
- 제 1 항에 있어서,상기 기판은 상기 기판의 제 1의 주면에 형성되어 상기 배선도체 중의 하나에 각각 접속된 여러개의 능동소자를 더 갖는 반도체장치.
- 제 1 항에 있어서,상기 각각의 관통구멍은 상기 기판의 2개의 주면을 완전히 관통하고, 상기 기판의 제 1의 주면에서 좁아지고 상기 기판의 제 2 의 주면에서 넓어지는 테이퍼형 벽을 갖는 반도체장치.
- 제 7 항에 있어서,상기 관통구멍의 테이퍼형 벽은 이방성에칭에 의해 형성되는 반도체장치.
- 제 6 항에 있어서,상기 핀 중의 하나는 상기 배선도체 중의 하나를 거쳐서 상기 능동소자 중의 하나에 전기적으로 접속되는 반도체장치.
- 반도체 재료로 이루어지고 기판의 2개의 주면에 대해서 실질적으로 수직으로 관통하는 여러개의 관통구멍을 갖는 기판,상기 기판의 2개의 주면 중의 제 1의 주면에 마련된 여러개의 배선도체,상기 여러개의 관통구멍의 각각에 충전되고 상기 여러개의 배선도체 중 하나에 전기적으로 접속된 도전성 재료,상기 기판의 2개의 주면 중의 제 2 의 주면에 상기 관통구멍 중의 대응하는 하나의 위치에 각각 마련된 여러개의 도전성 핀,상기 기판의 제 1의 주면상에 각각 배치되고 반도체소자의 2개의 주면 중의 제 1의 주면에 접속된 여러개의 배선도체와 회로를 각각 갖는 여러개의 반도체소자 및상기 기판에 형성된 상기 배선도체의 일부와 상기 반도체소자에 마련된 상기 배선도체의 일부를 전기적으로 접속하기 위한 상기 기판의 제 1의 주면과 상기 반도체소자의 제 1의 주명과 상기 반도체소자의 제 1의 주면 사이에 삽입된 여러개의 도전체를 포함하고,상기 핀의 각각은 상기 핀에 대응하는 상기 관통구멍 중의 하나에 충전된 상기 재료에 전기적으로 접속되고, 상기 기판의 제 2의 주면에서 상기 기판의 바깥쪽으로 연장하는 부분을 갖고,상기 반도체소자의 제 1의 주면은 상기 기판의 제 1의 주면에 대향하고 있는 여러개의 반도체소자의 모듈.
- 제 10 항에 있어서,상기 기판을 지지하고, 상기 도전성 핀 중의 하나를 유지하기 위한 빈 곳을 각각 갖는 여러개의 핀 접속부를 구비한 배선기판을 더 포함하는 여러개의 반도체소자 모듈.
- 제 11 항에 있어서,상기 기판의 제 1의 주면의 바깥둘레에 형성된 여러개의 입출력단자 및상기 배선기판상에 형성된 상기 배선도체와 상기 입출력단자를 접속하기 위한 금속 리이드를 더 포함하는 여러개의 반도체소자의 모듈.
- 제 11 항에 있어서,외부 분위기에 대해서 상기 여러개의 반도체소자와 상기 기판을 보호하도록 상기 배선기판 상에 마련된 캡을 더 포함하는 여러개의 반도체소자의 모듈.
- 제 13 항에 있어서,상기 캡 상부의 하면과 열 접촉하도록 각각의 상기 반도체소자의 2개의 주면 중의 제 2의 주면에 삽입된 절연판과 상기 캡 상부의 상면과 열 접촉하도록 마련된 냉각체를 더 포함하는 여러개의 반도체소자의 모듈.
- 제 10 항에 있어서,상기 도전체는 여러개의 땜납 범프를 포함하는 여러개의 반도체소자의 모듈.
- 제 10 항에 있어서,상기 각각의 핀은 상기 핀이 배치도는 상기 관통구멍 중의 하나에 충전된 상기 재료에 삽입되어 있는 부분을 더 갖는 여러개의 반도체소자의 모듈.
- 제 10 항에 있어서,상기 각각의 관통구멍내에 충전된 상기 재료는 저융점 금속을 포함하는 여러개의 반도체소자의 모듈.
- 제 10 항에 있어서,상기 각각의 관통구멍내에 충전된 상기 재료를 상기 기판에서 전기적으로 분리하기 위해 상기 각각의 관통구멍의 내면에 형성된 절연막을 더 포함하는 여러개의 반도체소자의 모듈.
- 제 10 항에 있어서,상기 각각의 관통구멍내 충전된 상기 재료와 상기 배선도체 중의 하나를 접속하기 위해, 상기 기판의 제 1의 주면의 상기 각각의 관통구멍의 위치에 마련된 금속 리이드를 더 포함하는 여러개의 반도체소자의 모듈.
- 제 10 항에 있어서,상기 기판은 상기 기판의 제 1의 주면에 형성되어 상기 배선도체 중의 하나에 각각 접속된 여러개의 능동소자를 더 갖는 여러개의 반도체소자의 모듈.
- 제 10 항에 있어서,상기 각각의 관통구멍은 상기 기판의 2개의 주면을 완전히 관통하고, 상기 기판의 제 1의 주면에서 좁아지고 상기 기판의 제 2의 주면에서 넓어지는 테이퍼형 벽을 갖는 여러개의 반도체소자의 모듈.
- 제 21 항에 있어서,상기 관통구멍의 테이퍼형 벽은 이방성에칭에 의해 형성되는 여러개의 반도체소자의 모듈.
- 제 21 항에 있어서,상기 핀 중의 하나는 상기 배선도체 중의 하나를 거쳐서 상기 반도체소자 중의 하나에 전기적으로 접속되는 여러개의 반도체소자의 모듈.
- 반도체 재료로 이루어지고 기판의 2개의 주면에 대해서 실질적으로 수직으로 관통하는 여러개의 관통구멍을 갖는 기판,상기 기판의 2개의 주면 중의 제 1의 주면에 마련된 여러개의 배선도체,상기 여러개의 관통구멍의 각각에 충전된 접착제,상기 기판의 2개의 주면 중의 제 2의 주면에 상기 관통구멍 중의 대응하는 하나의 위치에 각각 마련된 여러개의 도전성 핀,상기 기판의 제 1의 주면상에 각각 배치되고 반도체소자의 2개의 주면 중의 제 1의 주면에 접속된 여러개의 배선도체와 여러개의 회로를 각각 갖는 여러개의 반도체소자 및상기 기판에 형성된 상기 배선도체의 일부와 상기 반도체소자에 마련된 상기 배선도체의 일부를 전기적으로 접속하기 위해 상기 기판의 제 1의 주면과 상기 반도체소자의 제 1의 주면 사이에 삽입된 여러개의 도전체를 포함하고,상기 핀의 각각은 상기 핀에 대응하는 상기 관통구멍 중의 하나에 충전된 상기 재료를 거쳐서 상기 반도체기판의 제 1의 주면으로 연장하고 상기 여러개의 배선도체 중의 하나에 전기적으로 접속되어 있는 제 2의 부분과 상기 기판의 제 2의 주면에서 상기 기판의 바깥쪽으로 연장하는 제 1의 부분을 갖고,상기 반도체소자의 제 1의 주면은 상기 기판의 제 1의 주면에 대향하고 있는 여러개의 반도체소자의 모듈.
- 제 24 항에 있어서,상기 도전체는 여러개의 땜납 범프를 포함하는 여러개의 반도체소자의 모듈.
- 제 24 항에 있어서,상기 기판을 지지하고, 상기 도전성 핀 중의 하나를 유지하기 위한 빈 곳을 각각 갖는 여러개의 핀 접속부를 구비한 배선기관을 더 포함하는 여러개의 반도체소자의 모듈.
- 제 26 항에 있어서,상기 기판의 제 1의 주면의 바깥둘레에 형성된 여러개의 입출력단자 및 상기 배선기판상에 형성된 상기 배선도체와 상기 입출력단자를 접속하기 위한 금속 리이드를 더 포함하는 여러개의 반도체소자의 모듈.
- 제 27 항에 있어서,외부 분위기에 대해서 상기 여러개의 반도체소자와 상기 기판을 보호하도록 상기 배선기판 상에 마련된 캡을 더 포함하는 여러개의 반도체소자의 모듈.
- 제 28 항에 있어서,상기 캡 상부의 하면과 열 접촉하도록 각각의 상기 반도체소자의 2개의 주면 중의 제 2의 주면과 삽입된 전열판과 상기 캡 상부의 상면과 열 접촉하도록 마련된 냉각체를 더 포함하는 여러개의 반도체소자의 모듈.
- 제 24 항에 있어서,상기 배선도체 중의 하나와 상기 관통구멍내 마련된 상기 여러개의 핀 중의 하나의 상기 제 2의 부분을 전기적으로 접속하기 위해, 상기 기판의 제 1의 주면의 상기 관통구멍의 각각에 마련된 도전성 리이드를 더 포함하는 반도체소자의 모듈.
- 제 24 항에 있어서,상기 관통구멍의 각각에 충전된 상기 재료는 주로 유기수지로 이루어지는 여러개의 반도체소자의 모듈.
- 제 24 항에 있어서,상기 각각의 관통구멍은 상기 기판의 2개의 주면을 완전히 관통하고, 상기 기판의 제 1의 주면에서 좁아지고 상기 기판의 제 2의 주면에서 넓어지는 테이퍼형 벽을 갖는 여러개의 반도체소자의 모듈.
- 제 32 항에 있어서,상기 관통구멍의 테이퍼형 벽은 이방성에칭에 의해 형성되는 여러개의 반도체소자의 모듈.
- 제 24 항에 있어서,상기 기판의 제 1의 주면에 형성되고 상기 배선도체 중의 하나에 각각 접속된 여러개의 전기적 능동소자를 더 포함하는 여러개의 반도체소자의 모듈.
- 제 34 항에 있어서,상기 핀중의 하나는 상기 배선도체 중의 하나를 거쳐서 상기 전기적 능동소자 중의 하나에 전기적으로 접속되는 여러개의 반도체소자의 모듈.
- 배선도체를 유지하는 반도체장치로서,반도체 재료로 이루어지고 기판의 2개의 주면에 대해서 실질적으로 수직으로 관통하는 여러개의 관통구멍을 갖는 기판,상기 기판의 2개의 주면 중의 제 1의 주면에 마련되고, 하나의 회로를 갖고 상기 기판에 마련된 다른 반도체소자내에 포함되는 1군의 배선도체로의 전기 접속에 적합한 여러개의 배선도체,상기 여러개의 관통구멍의 각각에 충전된 접착제 및상기 기판의 2개의 주면 중의 제 2의 주면에 상기 관통구멍 중의 대응하는 하나의 위치에 각각 마련된 여러개의 도전성 핀을 포함하고,상기 핀의 각각은 상기 핀에 대응하는 상기 관통구멍 중의 하나에 충전된 상기 재료를 거쳐서 상기 기판의 제 1의 주면으로 연장하고 상기 여러개의 배선도체 중의 하나에 전기적으로 접속되어 있는 제 2의 부분과 상기 기판의 제 2의 주면에서 상기 기판의 바깥쪽으로 연장하는 제 1의 부분을 갖는 반도체장치.
- 제 36 항에 있어서,상기 배선도체 중의 하나와 상기 관통구멍내 마련된 상기 여러개의 핀 중의 하나의 상기 제 2의 부분을 전기적으로 접속하기 위해, 상기 기판의 제 1의 주면의 상기 관통구멍의 각각에 마련된 도전성 리이드를 더 포함하는 반도체장치.
- 제 36 항에 있어서,상기 관통구멍의 각각에 충전된 상기 재료는 주로 유기수지로 이루어지는 반도체장치.
- 제 36 항에 있어서,상기 각각의 관통구멍은 상기 기판의 2개의 주면을 완전히 관통하고, 상기 기판의 제 1의 주면에서 좁아지고 상기 기판의 제 2의 주면에서 넓어지는 테이퍼형 벽을 갖는 반도체장치.
- 제 39 항에 있어서,상기 관통구멍의 테이퍼형 벽은 이방성에칭에 의해 형성되는 여러개의 반도체소자의 모듈.
- 제 36 항에 있어서,상기 기판의 제 1의 주면에 형성되고 상기 배선도체 중의 하나에 각각 접속된 여러개의 전기적 능동소자를 더 포함하는 반도체장치.
- 제 41 항에 있어서,상기 핀중의 하나는 상기 배선도체 중의 하나를 거쳐서 상기 전기적 능동소자 중의 하나에 전기적으로 접속되는 반도체장치.
- 반도체 재료로 이루어지고 기판의 2개의 주면에 대해서 실질적으로 수직으로 관통하는 여러개의 관통구멍을 갖는 기판,상기 기판의 2개의 주면 중의 제 1의 주면에 마련된 여러개의 전기적 능동소자,상기 여러개의 관통구멍의 각각에 충전되고 상기 여러개의 배선도체 중 하나에 전기적으로 접속된 도전성 재료,상기 기판의 2개의 주면 중의 제 2의 주면에 상기 관통구멍 중의 대응하는 하나의 위치에 각각 마련된 여러개의 도전성 핀 및상기 기판의 2개의 주면중의 제 1의 주면에 마련되고, 상기 여러개의 관통구멍 중의 하나의 도전성 재료 및 상기 여러개의 전기적 능동소자 중의 하나에 각각 접속되는 여러개의 배선도체를 포함하고,상기 각각의 핀은 상기 각 핀에 대응하는 상기 관통구멍 중의 하나에 충전된 상기 재료에 전기적으로 접속되고, 상기 기판의 제 2의 주면에서 상기 기판의 바깥쪽으로 연장하는 부분을 갖는 반도체장치.
- 제 43 항에 있어서,상기 핀의 각각은 상기 핀에 대응하는 상기 관통구멍 중의 하나에 충전된 상기 재료를 거쳐서 상기 기판의 제 1의 주면으로 연장하고, 상기 여러개의 배선도체 중의 하나에 전기적으로 접속되는 제 2의 부분을 더 포함하는 반도체장치.
- 제 43 항에 있어서,상기 배선도체 중의 하나와 상기 관통구멍에 마련된 상기 여러개의 핀 중의 하나의 상기 제 2의 부분을 전기적으로 접속하기 위해, 상기 기판의 제 1의 주면의 상기 각각의 관통구멍에 마련된 도전성 리이드를 더 포함하는 반도체장치.
- 제 43 항에 있어서,상기 각각의 관통구멍은 상기 기판의 2개의 주면을 완전히 관통하고, 상기 기판의 제 1의 주면 부근에서 좁아지고 상기 기판의 제 2의 주면 부근에서 넓어지는 테이퍼형 벽을 갖는 반도체장치.
- 제 46 항에 있어서,상기 관통구멍의 테이퍼형 벽은 이방성에칭에 의해 형성되는 반도체장치.
- 제 43 항에 있어서,상기 여러개의 관통구멍의 각각에 충전된 유기재료를 더 포함하는 반도체장치.
- 제 48 항에 있어서,상기 각각의 관통구멍내에 충전된 유기재료는 주로 유기수지로 이루어지는 반도체장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3345833A JPH05183019A (ja) | 1991-12-27 | 1991-12-27 | 半導体装置およびその製造方法 |
| JP91-345833 | 1991-12-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014929A KR930014929A (ko) | 1993-07-23 |
| KR0139276B1 true KR0139276B1 (ko) | 1998-06-01 |
Family
ID=18379290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920025179A KR0139276B1 (ko) | 1991-12-27 | 1992-12-23 | 반도체 장치 및 그의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5485039A (ko) |
| JP (1) | JPH05183019A (ko) |
| KR (1) | KR0139276B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7978399B2 (en) | 2002-03-14 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861663A (en) * | 1994-12-27 | 1999-01-19 | International Business Machines Corporation | Column grid array or ball grid array pad on via |
| US5756395A (en) * | 1995-08-18 | 1998-05-26 | Lsi Logic Corporation | Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures |
| JP3537447B2 (ja) * | 1996-10-29 | 2004-06-14 | トル‐シ・テクノロジーズ・インコーポレイテッド | 集積回路及びその製造方法 |
| EP1503406A3 (en) * | 1996-10-29 | 2009-07-08 | Tru-Si Technologies, Inc. | Back-side contact pads of a semiconductor chip |
| JPH10275966A (ja) * | 1997-01-30 | 1998-10-13 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
| FR2766618B1 (fr) | 1997-07-22 | 2000-12-01 | Commissariat Energie Atomique | Procede de fabrication d'un film conducteur anisotrope a inserts conducteurs |
| KR20080043408A (ko) * | 1998-12-16 | 2008-05-16 | 이비덴 가부시키가이샤 | 도전성접속핀 및 패키지기판 |
| US6206272B1 (en) * | 1999-04-08 | 2001-03-27 | Intel Corporation | Alignment weight for floating field pin design |
| US6617681B1 (en) | 1999-06-28 | 2003-09-09 | Intel Corporation | Interposer and method of making same |
| US6448106B1 (en) | 1999-11-09 | 2002-09-10 | Fujitsu Limited | Modules with pins and methods for making modules with pins |
| US6753638B2 (en) | 2000-02-03 | 2004-06-22 | Calient Networks, Inc. | Electrostatic actuator for micromechanical systems |
| US7439621B1 (en) * | 2000-11-08 | 2008-10-21 | Matsushita Electric Industrial Co., Ltd. | Radio frequency signal processing device |
| US6908784B1 (en) * | 2002-03-06 | 2005-06-21 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
| US7728339B1 (en) | 2002-05-03 | 2010-06-01 | Calient Networks, Inc. | Boundary isolation for microelectromechanical devices |
| GB2392307B8 (en) * | 2002-07-26 | 2006-09-20 | Detection Technology Oy | Semiconductor structure for imaging detectors |
| US6903442B2 (en) * | 2002-08-29 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having backside pin contacts |
| DE10252556B3 (de) * | 2002-11-08 | 2004-05-19 | Infineon Technologies Ag | Elektronisches Bauteil mit Außenkontaktelementen und Verfahren zur Herstellung einer Mehrzahl dieses Bauteils |
| US7083425B2 (en) | 2004-08-27 | 2006-08-01 | Micron Technology, Inc. | Slanted vias for electrical circuits on circuit boards and other substrates |
| DE102005010272A1 (de) * | 2005-03-03 | 2006-09-14 | Infineon Technologies Ag | Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements |
| US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| JP2007027451A (ja) | 2005-07-19 | 2007-02-01 | Shinko Electric Ind Co Ltd | 回路基板及びその製造方法 |
| US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7262134B2 (en) * | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US20070045120A1 (en) * | 2005-09-01 | 2007-03-01 | Micron Technology, Inc. | Methods and apparatus for filling features in microfeature workpieces |
| US7622377B2 (en) * | 2005-09-01 | 2009-11-24 | Micron Technology, Inc. | Microfeature workpiece substrates having through-substrate vias, and associated methods of formation |
| CN100568502C (zh) | 2005-09-06 | 2009-12-09 | 日本电气株式会社 | 半导体器件 |
| US7902643B2 (en) * | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| US8110899B2 (en) * | 2006-12-20 | 2012-02-07 | Intel Corporation | Method for incorporating existing silicon die into 3D integrated stack |
| JP5193503B2 (ja) * | 2007-06-04 | 2013-05-08 | 新光電気工業株式会社 | 貫通電極付き基板及びその製造方法 |
| US7982137B2 (en) * | 2007-06-27 | 2011-07-19 | Hamilton Sundstrand Corporation | Circuit board with an attached die and intermediate interposer |
| SG149710A1 (en) * | 2007-07-12 | 2009-02-27 | Micron Technology Inc | Interconnects for packaged semiconductor devices and methods for manufacturing such devices |
| KR20090039411A (ko) * | 2007-10-18 | 2009-04-22 | 삼성전자주식회사 | 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 |
| US7884015B2 (en) * | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| CN101904054A (zh) * | 2007-12-19 | 2010-12-01 | Fci公司 | 在电子设备之间提供密封电气连接的密封排针、排针触脚和方法 |
| US7808101B2 (en) * | 2008-02-08 | 2010-10-05 | Fairchild Semiconductor Corporation | 3D smart power module |
| TW200937601A (en) * | 2008-02-21 | 2009-09-01 | Ind Tech Res Inst | Semiconductor package structure and method of manufacturing semiconductor package structure |
| JP4993754B2 (ja) * | 2008-02-22 | 2012-08-08 | 新光電気工業株式会社 | Ｐｇａ型配線基板及びその製造方法 |
| US8278752B2 (en) | 2009-12-23 | 2012-10-02 | Intel Corporation | Microelectronic package and method for a compression-based mid-level interconnect |
| US10727168B2 (en) * | 2014-09-15 | 2020-07-28 | Nxp B.V. | Inter-connection of a lead frame with a passive component intermediate structure |
| US10319654B1 (en) * | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
| CN110972409A (zh) * | 2018-09-29 | 2020-04-07 | 北京梦之墨科技有限公司 | 一种元件装配方法及装置 |
| US10999938B1 (en) * | 2020-04-29 | 2021-05-04 | Raytheon Company | Method of wire bonding a first and second circuit card |
| US12103843B2 (en) | 2021-01-20 | 2024-10-01 | Calient.Ai Inc. | MEMS mirror arrays with reduced crosstalk |
| CN115547964B (zh) * | 2022-11-29 | 2023-04-18 | 广东汇芯半导体有限公司 | 分立式引脚的功率器件及其制造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1487945A (en) * | 1974-11-20 | 1977-10-05 | Ibm | Semiconductor integrated circuit devices |
| US4074342A (en) * | 1974-12-20 | 1978-02-14 | International Business Machines Corporation | Electrical package for lsi devices and assembly process therefor |
| US4338621A (en) * | 1980-02-04 | 1982-07-06 | Burroughs Corporation | Hermetic integrated circuit package for high density high power applications |
| US4561006A (en) * | 1982-07-06 | 1985-12-24 | Sperry Corporation | Integrated circuit package with integral heating circuit |
| US4893174A (en) * | 1985-07-08 | 1990-01-09 | Hitachi, Ltd. | High density integration of semiconductor circuit |
| JPS6240754A (ja) * | 1985-08-16 | 1987-02-21 | Daiichi Seiko Kk | ピングリッドアレイ |
| EP0218796B1 (en) * | 1985-08-16 | 1990-10-31 | Dai-Ichi Seiko Co. Ltd. | Semiconductor device comprising a plug-in-type package |
| JPH0744243B2 (ja) * | 1985-09-27 | 1995-05-15 | 株式会社日立製作所 | 半導体集積回路モジユ−ル |
| JPS62106635A (ja) * | 1985-11-01 | 1987-05-18 | Mitsubishi Electric Corp | 半導体装置 |
| JPS62123743A (ja) * | 1985-11-25 | 1987-06-05 | Hitachi Ltd | 半導体装置 |
| JPS63253658A (ja) * | 1987-04-10 | 1988-10-20 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPH0815200B2 (ja) * | 1987-05-18 | 1996-02-14 | イビデン株式会社 | 半導体搭載基板用の導体ピン |
| JPS63310145A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Ltd | 電子計算機の冷却装置 |
| GB2209867B (en) * | 1987-09-16 | 1990-12-19 | Advanced Semiconductor Package | Method of forming an integrated circuit chip carrier |
| JPH01261848A (ja) * | 1988-04-13 | 1989-10-18 | Toshiba Corp | 半導体装置 |
| JPH0260156A (ja) * | 1988-08-26 | 1990-02-28 | Nec Corp | マルチチップ半導体集積回路 |
| EP0393220B1 (en) * | 1989-04-20 | 1994-07-13 | International Business Machines Corporation | Integrated circuit package |
| US4953060A (en) * | 1989-05-05 | 1990-08-28 | Ncr Corporation | Stackable integrated circuit chip package with improved heat removal |
| JPH0360059A (ja) * | 1989-07-27 | 1991-03-15 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| US5006922A (en) * | 1990-02-14 | 1991-04-09 | Motorola, Inc. | Packaged semiconductor device having a low cost ceramic PGA package |
| JP2794888B2 (ja) * | 1990-03-30 | 1998-09-10 | 日本電気株式会社 | セラミックパッケージ |
| JPH03292761A (ja) * | 1990-04-10 | 1991-12-24 | Nec Corp | チップキャリヤ |
| JPH0410559A (ja) * | 1990-04-27 | 1992-01-14 | Mitsubishi Electric Corp | 半導体パッケージ |
| JPH04263462A (ja) * | 1991-02-18 | 1992-09-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5266912A (en) * | 1992-08-19 | 1993-11-30 | Micron Technology, Inc. | Inherently impedance matched multiple integrated circuit module |
-
1991
- 1991-12-27 JP JP3345833A patent/JPH05183019A/ja active Pending
-
1992
- 1992-12-14 US US07/990,029 patent/US5485039A/en not_active Expired - Fee Related
- 1992-12-23 KR KR1019920025179A patent/KR0139276B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7978399B2 (en) | 2002-03-14 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| US8599469B2 (en) | 2002-03-14 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| US9122119B2 (en) | 2002-03-14 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| US9513528B2 (en) | 2002-03-14 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| US10088732B2 (en) | 2002-03-14 | 2018-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| US10663834B2 (en) | 2002-03-14 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5485039A (en) | 1996-01-16 |
| JPH05183019A (ja) | 1993-07-23 |
| KR930014929A (ko) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139276B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| US5273940A (en) | Multiple chip package with thinned semiconductor chips | |
| US8110415B2 (en) | Silicon based microchannel cooling and electrical package | |
| US4672421A (en) | Semiconductor packaging and method | |
| US10651050B2 (en) | Semiconductor device packages and structures | |
| US7525186B2 (en) | Stack package having guard ring which insulates through-via interconnection plug and method for manufacturing the same | |
| US6593644B2 (en) | System of a package fabricated on a semiconductor or dielectric wafer with wiring on one face, vias extending through the wafer, and external connections on the opposing face | |
| US20150348940A1 (en) | Structure and method for integrated circuits packaging with increased density | |
| CN113130435A (zh) | 封装结构及其制造方法 | |
| JP2004235523A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20150049443A1 (en) | Chip arrangement | |
| JPH08125120A (ja) | 半導体装置およびその製造方法 | |
| US20220375918A1 (en) | Method of manufacturing three-dimensional system-on-chip and three-dimensional system-on-chip | |
| US20110086468A1 (en) | Assembly of semiconductor chips/wafers | |
| JP2011023497A (ja) | 回路基板及び電子デバイス | |
| CN117038588A (zh) | 封装结构以及封装方法 | |
| KR101326534B1 (ko) | 플립 칩 패키지 | |
| JPH0744243B2 (ja) | 半導体集積回路モジユ−ル | |
| US20180342456A1 (en) | Interconnect structure and manufacturing method thereof | |
| US11749583B2 (en) | Electronic package and method for manufacturing the same | |
| US20240030146A1 (en) | Multichip interconnecting packaging structure and manufacturing method thereof | |
| US20240030171A1 (en) | Semiconductor package with hybrid wire bond and bump bond connections | |
| US20240304517A1 (en) | Thermally enhanced package with high k mold compound on die top | |
| US20240055317A1 (en) | Compliant Pad Spacer for Three-Dimensional Integrated Circuit Package | |
| US20240203843A1 (en) | Semiconductor package, package forming method, and power supply module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010131 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |