KR930011320A - 클럭 배선 및 클럭 배선을 갖는 반도체 집적 회로 장치 - Google Patents

클럭 배선 및 클럭 배선을 갖는 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR930011320A
KR930011320A KR1019920019924A KR920019924A KR930011320A KR 930011320 A KR930011320 A KR 930011320A KR 1019920019924 A KR1019920019924 A KR 1019920019924A KR 920019924 A KR920019924 A KR 920019924A KR 930011320 A KR930011320 A KR 930011320A
Authority
KR
South Korea
Prior art keywords
clock
wiring
integrated circuit
semiconductor integrated
circuit device
Prior art date
Application number
KR1019920019924A
Other languages
English (en)
Inventor
마꼬또 구와따
노부아끼 기따무라
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
오노 미노루
히다찌초엘에스아이엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼, 오노 미노루, 히다찌초엘에스아이엔지니어링 가부시끼가이샤 filed Critical 가나이 쯔또무
Publication of KR930011320A publication Critical patent/KR930011320A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/92—Conductor layers on different levels connected in parallel, e.g. to reduce resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

프로세서등의 다수의 기능을 포함하는 대규모 반도체 집적 회로와 같은 반도체 집적 회로 장치 또는 프린트 배선등의 클럭 배선에 이용하는 클럭 배선 및 클럭 배선을 갖는 반도체 집적 회로 장치로서, 반도체 집적 회로장치 또는 프린트 배선에 적용하는 클럭 배선에 있어서, 클럭의 지연 시간 및 상승/하강 시간을 저감하기 위해, 클럭 배선이 접속되는 구동원과 동일 구동원에 접속되는 실드클럭 배선을 클럭 배선의 전체 길이 부분 또는 전체길이의 일부분에 대해서 인접해서 마련한다.
이러한 클럭 배선 및 클럭 배선을 갖는 반도체 집적 회로 장치를 이용하는 것에 의해, 클럭의 지연 시간 및 상승/하강 시간을 저감하고, 클럭 스큐를 저감시킬 수가 있다.

Description

클럭 배선 및 클럭 배선을 갖는 반도체 집적 회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 클럭 배선을 적용한 LSI를 도시한 평면도.
제2도는 본 발명의 클럭 계통도.
제3도는 본 발명의 클럭 배선 구조의 제1의 예를 도시한 사시도.
제4도는 본 발명의 클럭 배선 구조의 제2의 예를 도시한 사시도.

Claims (10)

  1. 클럭 배선, 실드 클럭 배선, 상기 클럭 배선이 접속되는 제1의 클럭 드라이버, 상기 실드 클럭 배선이 접속되는 제2의 클럭 드라이버와 상기 제1 및 제2의 클럭 드라이버에 클럭 신호를 공급하는 클럭 펄스발생 회로를 포함하며, 상기 클럭 배선은 상기 클럭 배선의 전체 길이 부분 또는 전체 길이의 일부분에 대해서 상기 실드 클럭 배선을 근방에 마련하고 있는 반도체 집적 회로 장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 제1의 클럭 드라이버는 전원 배선의 바로 아래 또는 근방에 배치되는 반도체 집적 회로 장치.
  3. 특허청구의 범위 제2항에 있어서, 상기 클럭 배선은 상기 클럭 배선의 상하의 한쪽 또는 양쪽에 상기 실드클럭 배선을 마련하는 반도체 집적 회로 장치.
  4. 특허청구의 범위 제3항에 있어서, 상기 클럭 배선은 상기 클럭 배선의 좌우의 한쪽 또는 양쪽에 상기 실드클럭 배선을 마련하는 반도체 집적 회로 장치.
  5. 특허청구의 범위 제4항에 있어서, 인접하는 다른 모양의 상기 실드 클럭 배선의 간격은 상기 클럭 배선과 상기 실드 클럭 배선의 간격보다도 넓게 되는 반도체 집적 회로 장치.
  6. 특허청구의 범위 제5항에 있어서, 인접하는 다른 모양의 상기 클럭 배선사이에는 상기 실드 클럭 배선을 설치하는 반도체 집적 회로 장치.
  7. 특허청구의 범위 제6항에 있어서, 상기 클럭 배선과 상기 실드 클럭 배선은 동일층에 형성되는 반도체 집적 회로 장치.
  8. 특허청구의 범위 제7항에 있어서, 상기 실드 클럭 배선의 종단은 수동 소자 또는 능동 소자가 접속되는 반도체 집적 회로 장치.
  9. 특허청구의 범위 제8항에 있어서, 상기 제2의 클럭 드라이버의 구동력은 상기 제1의 클럭 드라이버의 구동력보다도 큰 반도체 집적 회로 장치.
  10. 특허청구의 범위 제9항에 있어서, 상기 실드 클럭 배선에 입력하는 클럭 신호의 위상은 상기 클럭 배선에 입력하는 클럭 신호의 위상과 어긋나는 반도체 집적 회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920019924A 1991-11-14 1992-10-28 클럭 배선 및 클럭 배선을 갖는 반도체 집적 회로 장치 KR930011320A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-298900 1991-11-14
JP3298900A JPH05136125A (ja) 1991-11-14 1991-11-14 クロツク配線及びクロツク配線を有する半導体集積回路装置

Publications (1)

Publication Number Publication Date
KR930011320A true KR930011320A (ko) 1993-06-24

Family

ID=17865616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019924A KR930011320A (ko) 1991-11-14 1992-10-28 클럭 배선 및 클럭 배선을 갖는 반도체 집적 회로 장치

Country Status (3)

Country Link
US (1) US5309015A (ko)
JP (1) JPH05136125A (ko)
KR (1) KR930011320A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346056B1 (ko) * 1999-12-17 2002-07-24 한국조폐공사 형광 색사의 제조 방법

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0940851B1 (en) * 1992-07-31 2005-10-05 Hughes Electronics Corporation Integrated circuit security system and method with implanted interconnections
SE500523C2 (sv) * 1992-10-09 1994-07-11 Elsa Elektroniska Systems And Halvledarkomponent med minst en första och en andra komponentelektrod innefattande ett flertal på en halvledarbricka integrerade halvledarelement, som vart och ett innefattar minst en första och en andra elementelektrod på samma sida av halvledarbrickan, varid de första elementelektroderna är förbundna med den första komponentelektroden och de andra elementelektroderna är förbundna med den andra komponentelektroden.
US5442225A (en) * 1993-08-13 1995-08-15 Lsi Logic Corporation Integrated circuit having interconnects with ringing suppressing elements
JP3283984B2 (ja) * 1993-12-28 2002-05-20 株式会社東芝 半導体集積回路装置
JP3185540B2 (ja) * 1994-06-10 2001-07-11 松下電器産業株式会社 半導体集積回路
JP2679680B2 (ja) * 1995-04-24 1997-11-19 日本電気株式会社 半導体装置の製造方法
JP4027438B2 (ja) * 1995-05-25 2007-12-26 三菱電機株式会社 半導体装置
US5783846A (en) * 1995-09-22 1998-07-21 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
US5723883A (en) * 1995-11-14 1998-03-03 In-Chip Gate array cell architecture and routing scheme
JP2921463B2 (ja) * 1996-01-30 1999-07-19 日本電気株式会社 半導体集積回路チップ
US5994765A (en) * 1996-07-01 1999-11-30 Sun Microsystems, Inc. Clock distribution network with efficient shielding
JPH1041475A (ja) * 1996-07-23 1998-02-13 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JPH10284605A (ja) * 1997-04-08 1998-10-23 Mitsubishi Electric Corp 半導体集積回路およびセルベース方式によりレイアウト設計された半導体集積回路
JP3501620B2 (ja) * 1997-05-26 2004-03-02 株式会社 沖マイクロデザイン 半導体集積回路
US5973375A (en) * 1997-06-06 1999-10-26 Hughes Electronics Corporation Camouflaged circuit structure with step implants
US6091090A (en) * 1997-09-19 2000-07-18 In-Chip Systems, Inc. Power and signal routing technique for gate array design
US6242767B1 (en) * 1997-11-10 2001-06-05 Lightspeed Semiconductor Corp. Asic routing architecture
US5981987A (en) 1997-12-02 1999-11-09 Nurlogic Design, Inc. Power ground metallization routing in a semiconductor device
US6963510B1 (en) 1998-07-10 2005-11-08 Xilinx, Inc. Programmable capacitor and method of operating same
US6255675B1 (en) * 1998-07-10 2001-07-03 Xilinx, Inc. Programmable capacitor for an integrated circuit
EP0977263A3 (en) * 1998-07-31 2002-07-10 STMicroelectronics, Inc. Apparatus and method for reducing propagation delay in a conductor
US6133621A (en) * 1998-10-15 2000-10-17 Stmicroelectronics S.R.L. Integrated shielded electric connection
US6331733B1 (en) 1999-08-10 2001-12-18 Easic Corporation Semiconductor device
US6396368B1 (en) 1999-11-10 2002-05-28 Hrl Laboratories, Llc CMOS-compatible MEM switches and method of making
JP3727220B2 (ja) * 2000-04-03 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7217977B2 (en) * 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) * 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
JP2007335888A (ja) * 2000-12-18 2007-12-27 Renesas Technology Corp 半導体集積回路装置
TW577152B (en) 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
US6613611B1 (en) 2000-12-22 2003-09-02 Lightspeed Semiconductor Corporation ASIC routing architecture with variable number of custom masks
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6791191B2 (en) 2001-01-24 2004-09-14 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations
US6740942B2 (en) 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
US6774413B2 (en) * 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6885043B2 (en) * 2002-01-18 2005-04-26 Lightspeed Semiconductor Corporation ASIC routing architecture
DE10216873A1 (de) * 2002-04-17 2003-11-13 Infineon Technologies Ag Kontaktierbare integrierte Schaltung und Verfahren zur Herstellung einer solchen Schaltung
US6897535B2 (en) * 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
US6708314B2 (en) * 2002-05-24 2004-03-16 Sun Microsystems, Inc. Clock skew reduction using active shields
JP3767520B2 (ja) 2002-06-12 2006-04-19 日本電気株式会社 集積回路装置
US6828852B2 (en) * 2002-08-13 2004-12-07 Sun Microsystems, Inc. Active pulsed scheme for driving long interconnects
US7049667B2 (en) * 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6789245B2 (en) * 2002-10-08 2004-09-07 Sun Microsystems, Inc. Use of coupling capacitance to balance skew in a network
US6979606B2 (en) * 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
JP4846239B2 (ja) * 2002-12-13 2011-12-28 エイチアールエル ラボラトリーズ，エルエルシー ウェル注入を用いた集積回路の改変
US7161226B2 (en) * 2003-10-20 2007-01-09 Industrial Technology Research Institute Multi-layered complementary wire structure and manufacturing method thereof
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
JP4733059B2 (ja) * 2007-01-30 2011-07-27 富士通株式会社 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム
JP2013231977A (ja) * 2013-06-04 2013-11-14 Semiconductor Energy Lab Co Ltd 表示装置
US9349682B2 (en) 2014-02-27 2016-05-24 Mediatek Inc. Semiconductor chip and semiconductor chip package each having signal paths that balance clock skews
US9576101B2 (en) 2015-03-02 2017-02-21 Freescale Semiconductor, Inc. Configurable cell design using capacitive coupling for enhanced timing closure
US10939541B2 (en) 2017-03-31 2021-03-02 Huawei Technologies Co., Ltd. Shield structure for a low crosstalk single ended clock distribution circuit
US10503203B2 (en) * 2017-12-12 2019-12-10 Advanced Micro Devices, Inc. Low-power multi-phase clock distribution on silicon

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514749A (en) * 1983-01-18 1985-04-30 At&T Bell Laboratories VLSI Chip with ground shielding
JPS59144171A (ja) * 1983-02-07 1984-08-18 Hitachi Ltd 半導体集積回路装置
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
KR920005863B1 (ko) * 1988-08-12 1992-07-23 산요덴끼 가부시끼가이샤 반도체 집적회로
JPH03224261A (ja) * 1990-01-30 1991-10-03 Fujitsu Ltd 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346056B1 (ko) * 1999-12-17 2002-07-24 한국조폐공사 형광 색사의 제조 방법

Also Published As

Publication number Publication date
JPH05136125A (ja) 1993-06-01
US5309015A (en) 1994-05-03

Similar Documents

Publication Publication Date Title
KR930011320A (ko) 클럭 배선 및 클럭 배선을 갖는 반도체 집적 회로 장치
KR940019069A (ko) Lsi내 클럭분배회로(intra-lsi clock distribution circuit)
KR900013616A (ko) 집적회로의 배치배선방식
KR930022418A (ko) 액정 패널 모듈과 액정 드라이브 ic용 테이프 캐리어 팩키지
KR970019784A (ko) 프린트배선판과 플랫패널 디스플레이 구동회로용 프린트배선판 및 플랫패널 디스플레이장치
KR850005059A (ko) 스위칭 잡음을 감소시킨 lsi 게이트 어레이
KR930020513A (ko) 전계방출형 캐소드
KR960039338A (ko) 반도체 집적회로장치
KR960032705A (ko) 반도체 집적회로장치
KR880010641A (ko) 양면메모리 보드
KR960029965A (ko) 마이크로 컴퓨터
JP3026387B2 (ja) 半導体集積回路
KR900013622A (ko) 반도체 집적회로장치
KR970063275A (ko) 반도체집적회로 및 그것을 사용한 회로장치
JPH07105445B2 (ja) 集積回路の配線構造
DE69231117T2 (de) Flüssigkristallanzeige-Anordnung
KR840001778A (ko) 반도체 집적회로 장치(半導體 集積回路 裝置)
KR900017164A (ko) 반도체장치
KR970013737A (ko) 반도체 메모리장치의 데이타 출력 드라이버
KR920000044A (ko) 매트릭스형 표시판넬 유닛
KR970003927A (ko) 전자기 방사가 감소된 반도체 장치
EP0642162A3 (en) Integrated semiconductor circuit with clock shift suppressing signal wiring construction.
KR890007626A (ko) 기판의 전원배선구조
KR970060479A (ko) 반도체장치
KR920017246A (ko) 반도체 집적 회로 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid