KR930010996A - 트래킹 펄스 발생기를 구비한 전기회로 및 트래킹 프리챠지 펄스발생기를 구비한 ram - Google Patents

트래킹 펄스 발생기를 구비한 전기회로 및 트래킹 프리챠지 펄스발생기를 구비한 ram Download PDF

Info

Publication number
KR930010996A
KR930010996A KR1019920021833A KR920021833A KR930010996A KR 930010996 A KR930010996 A KR 930010996A KR 1019920021833 A KR1019920021833 A KR 1019920021833A KR 920021833 A KR920021833 A KR 920021833A KR 930010996 A KR930010996 A KR 930010996A
Authority
KR
South Korea
Prior art keywords
circuit
pulse generator
electrical
tracking
signal
Prior art date
Application number
KR1019920021833A
Other languages
English (en)
Other versions
KR970000362B1 (ko
Inventor
류우지 요네모또
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR930010996A publication Critical patent/KR930010996A/ko
Application granted granted Critical
Publication of KR970000362B1 publication Critical patent/KR970000362B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Abstract

본 발명에 의한 메모리는, 동기 펄스에 응답하여 부분선택신호에 일치해서 선택신호를 메모리셀들에 공급하는 적어도 하나의 디코더를 갖고 있다. 상기 디코더는, 동기펄스와 선택신호간에 가변시간 지연특성을 갖고 있다.
본 펄스발생기는, 상기 동기펄스에 응답해서, 부분선택회로를 메모리셀 그룹에 공급하는 모의회로를 갖고 있다. 상기 모의 회로는, 상기 동기펄스의 수신과, 적어도 하나의 디코더의 가변지연특성을 모의하는 부분선택신호간의 시간지연 특성을 제공한다.

Description

트래킹 펄스 발생기를 구비한 전기회로 및 트래킹 프리챠지 펄스발생기를 구비한 RAM
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 실시하고 또한 트래킹 프리챠지 펄스 발생기(tracking precharge pulse generator)를 사용하는 메모리 시스템을 나타내는 개통도, 제1A도는 어드레스를 제공하고 또한 클록펄스를 제공하기 위한 동기시스템과 비동기 시스템을 나타내는 것을 제외하고는 제1도와 동일한 개통도.

Claims (21)

  1. 지연특성을 갖으며, 이 지연특성의 함수로서 시간이 지연된 제1출력 신호를 제공하기 위한 개시신호에 응답성인 제1회로를 구비하며, 상기 개시신호의 발생후에 상기 제1출력신호와 소정의 시간 관계로 제2출력신호가 형성되는 전기 회로에 있어서, 트래킹 펄스발생기 회로를 더 구비하며, 상기 트래킹 펄스발생기회로는, 게이트와, 제2신호가 형성되는 상기 게이트의 출력측과 게이트의 입력측간에 결합된 귀환회로를 구비하며, 상기 게이트는 또한 상기 개시신호에 결합된 입력축을 갖으며 상기 게이트 및 귀환회로는, 상기 개시신호의 발생에 응답하여 제2출력신호를 발생시킴을 특징으로 하여, 상기 게이트 및 귀환회로는, 제1회로의 지연특성을 모의하여, 상기 제1회로의 지연특성의 함수로써, 상기 제2출력신호의 시간지연을 변경시키는 모의 지연회로를 구비하고 있는 것을 특징으로 하는 트래킹 펄스발생기를 구비한 전기회로.
  2. 제1항에 있어서, 상기 트래킹 펄스발생기와 제1회로가 각각, 공통 집적회로칩상에 형성돼 있는 것이 특징인 트래킹 펄스발생기를 구비한 전기회로.
  3. 제1항에 있어서, 상기 트래킹 펄스발생기 회로가 래치를 구비하고 있고, 상기 래치의 출력측이 상기 게이트의 입력측에 결합돼 있고, 그 입력측들은 상기 개시신호와 상기 귀환회로에 연결돼 있는 것이 특징인 트래킹 펄스발생기를 구비한 전기회로.
  4. 제1항에 있어서, 상기 게이트의 출력측의 전기적 로드와 상기 제1회로의 출력측의 전기적 로드를 구비하고 있고, 상기 게이트 출력측의 로드가, 상기 제1회로의 출력측의 로드를 모의하는 수단을 구비한 것이 특징인 트래킹 펄스발생기를 구비한 전기회로.
  5. 제1항에 있어서, 상기 제1회로상의 전기적 로드를 구비하며, 상기 모의 지연회로가, 상기 제1회로상의 로드를 모의하기 위해 상기 귀환회로상에 전기적 로드를 구비한 것이 특징인 트래킹 펄스발생기를 구비한 전기회로.
  6. 복수의 메모리 셀과, 동기 펄스에 응답하여, 상기 메모리 셀들에 프리챠지 신호를 공급하기 위한 트래킹 펄스발생기와, 개시상태에 응답하여, 상기 프리챠지신호와 일치해서 상기 메모리셀들에 선택신호를 공급함으로써, 동작을 위한 메모리 셀을 선택하는 적어도 하나의 디코더를 구비하고 있고, 상기 디코더는, 상기 개시상태의 시간과 변경가능한 상기 선택신호의 시간간의 시간지연 특성을 포함하고 있고, 상기 트래킹 펄스발생기는, 상기 동기 펄스의 수신에 응답하여 상기 프리챠지신호를 상기 메모리 셀들에 공급하는 모의 회로를 구비하고 있고, 상기 모의 회로는, 상기 동기 펄스의 발생시간과, 상기 적어도 하나의 디코더의 시간 지연 특성의 변화를 모의하는 프리챠지 신호의 시간간의 시간지연 특성을 제공함으로써, 상기 프리챠지 신호와 상기 선택신호가 소정의 시간관계로써 발생하도록 하는 것을 특징으로 하는 프리챠지 펄스발생기를 구비하는 RAM.
  7. 제6항에 있어서, 상기 트래킹 펄스발생기 적어도 하나의 디코더 및 메모리 셀들이 공통 집적회로 칩상에 설치돼 있는 것이 특징인 트래킹 프리챠지 펄스발생기를 구비한 RAM.
  8. 제7항에 있어서, 상기 집적회로 칩이 CM0S집적회로칩인 것이 특징인 트래킹 프리챠지 펄스발생기를 구비한 RAM.
  9. 제8항에 있어서, 상기 모의 회로가, 상기 적어도 하나의 디코더상의 로드의 변화에 따른, 상기 적어도 하나의 디코더의 시간 지연 특성의 변화를 실질상 모의하는 것이 특징인 프리챠지 펄스발생기를 구비한 RAM.
  10. 제6항에 있어서, 상기 모의 회로가, 상기 적어도 하나의 디코더의 제조 프로세스, 로드, 공급전압, 온도의 변화에 따라, 적어도 하나의 디코더의 시간지연 특성의 변화를 실질상 모의하는 것이 특징인 트래킹 프리챠지 펄스발생기를 구비한 RAM.
  11. 제7항에 있어서, 상기 디코더에 결합된 집적회로칩상의 로드 라인과, 상기 모의 회로에 결합된 동일 집적회로칩상에 설치되어, 상기 적어도 하나의 디코더상의 로드와 실질상 동일하게 상기 모의회로를 로드하는 로드라인을 구비한 것이 특징인 트래킹 프리챠지 펄스발생기를 구비한 RAM.
  12. 제7항에 있어서, 상기 적어도 하나의 디코더가, 적어도 하나의 프리디코더와, 상기 메모리내의 메모리셀들을 선택하기 위한 적어도 하나의 제2디코더와, 상기 동일 직접회로 칩 상에 설치되어 소정의 로드 특성을 상기 적어도 하나의 프리디코더에 공급하며, 상기 제2디코더 각각에 결합된 제1도체 및, 상기 동일 집적회로 칩상에 설치돼 있고 상기 제1도체와 동일한 로드특성을 상기 모의회로에 공급하는 제2도체를 구비하는 것이 특징인 트래킹 프리챠지 펄스발생기를 구비한 RAM.
  13. 제12항에 있어서, 상기 제1과 제2도체의 길이가 실질상 동일한 것이 특징인 트래킹 프리챠지 펄스발생기를 구비한 RAM.
  14. 개시신호 발생후에, 제2출력신호가, 제1출력신호와 소정시간 관계로써 형성되는 전기회로에 있어서, 지연특성을 갖으며, 상기 개시신호에 응답하여, 상기 지연특성의 함수로써 시간지연된 제1출력신호를 공급하는 제1회로와, 상기 제2출력신호 발생수단과 이 발생수단의 입력측에 제2출력신호를 귀환하는 수단을 구비한 트래킹 펄스발생기 회로를 구비하고 있고, 상기 발생수단이 또한, 상기 개시신호에 연결된 입력측을 갖고 있고, 상기 발생수단과 귀환수단이, 상기 제1회로의 지연특성을 모의하여, 상기 개시신호의 발생과 상기 제2출력신호간의 지연시간을 상기 제1회로의 지연특성의 함수로써 변경시키는 수단을 구비한 것이 특징인 트래킹 펄스발생기를 구비한 전기회로.
  15. 제14항에 있어서, 상기 발생수단의 출력측의 전기적 로드와 상기 제1회로의 출력측의 전기적 로드를 더 구비하며, 상기 발생수단 출력측의 로드가, 상기 제1회로의 출력측의 로드를 모의하는 것이 특징인 트래킹 펄스발생기를 구비한 전기회로.
  16. 제14항에 있어서, 상기 제1회로의 출력측의 전기적 로드를 더 구비하며, 상기 모의 수단이, 상기 제1회로상의 로드를 모의하기 위한, 상기 귀환 수단상의 전기적 로드를 구비한 것이 특징인 트래킹 펄스발생기를 구비한 전기회로.
  17. 제1항에 있어서, 상기 제1회로가 복수의 소자를 구비하고 있고, 각 소자가 지연특성을 갖고 있고, 상기 모의 지연회로가 제2복수의 모의 회로를 갖고 있고, 각 모의 소자가, 상기 제1회로의 대응하는 소자그룹의 지연특성을 모의하는 것이 특징인 트래킹 펄스발생기를 구비한 전기회로.
  18. 제17항에 있어서, 상기 각 소작, 출력측에 전기적 로드를 갖고 있고, 각 모의소자가 출력측상의 모의 전기적 로드를 갖고 있고, 각각의 모의 전기적 로드가, 상기 제1회로의 소자들의 출력측의 대응하는 전기적 로드 그룹의 전기적 로드를 모의하는 것이 특징인 트래킹 펄스발생기를 구비한 전기회로.
  19. 제1항에 있어서, 상기 모의 지연회로가 게이트를 구비하고 있는 것이 특징인 트래킹 펄스발생기를 구비한 전기회로.
  20. 제1항에 있어서, 상기 모의 지연회로가 귀환 회로를 구비하고 있는 것이 특징인 트래킹 펄스발생기를 구비한 전기회로.
  21. 제6항에 있어서, 상기 모의 회로가, 게이트와, 상기 게이트의 출력측과 게이트의 입력측간에 결합된 귀환회로를 구비하고 있고, 상기 게이트가 또한 동기 펄스에 연결된 제2입력측을 갖고 있고, 상기 게이트 및 귀환회로가, 상기 동기신호의 발생에 응답하여 프리챠지 신호를 공급하는 것이 특징인 트래킹 프리챠지 펄스발생기를 구비한 RAM.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920021833A 1991-11-20 1992-11-20 트래킹 펄스발생기를 구비한 전기회로 및 트래킹 프리챠지 펄스발생기를 구비한 ram KR970000362B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7/795,103 1991-11-20
US07/795,103 1991-11-20
US07/795,103 US5386150A (en) 1991-11-20 1991-11-20 Tracking pulse generator and RAM with tracking precharge pulse generator

Publications (2)

Publication Number Publication Date
KR930010996A true KR930010996A (ko) 1993-06-23
KR970000362B1 KR970000362B1 (ko) 1997-01-08

Family

ID=25164676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920021833A KR970000362B1 (ko) 1991-11-20 1992-11-20 트래킹 펄스발생기를 구비한 전기회로 및 트래킹 프리챠지 펄스발생기를 구비한 ram

Country Status (5)

Country Link
US (1) US5386150A (ko)
EP (1) EP0543269B1 (ko)
JP (1) JPH05210983A (ko)
KR (1) KR970000362B1 (ko)
DE (1) DE69224270T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3130705B2 (ja) * 1993-06-25 2001-01-31 株式会社東芝 半導体メモリ回路
EP0678869B1 (en) * 1994-02-18 1999-07-07 STMicroelectronics S.r.l. Method and circuit for timing the loading of non-volatile memory output data.
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
JP3180883B2 (ja) * 1995-04-24 2001-06-25 日本電気株式会社 半導体記憶装置
KR0167247B1 (ko) * 1995-07-15 1999-02-01 문정환 디램의 지연 특성 보상 회로
KR100549934B1 (ko) * 1998-11-07 2006-05-16 삼성전자주식회사 반도체 메모리 장치의 워드라인 디코딩 회로
DE10128757B4 (de) * 2001-06-13 2005-03-03 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Regeln der Betriebsspannung einer Digitalschaltung
JP4100985B2 (ja) * 2002-07-16 2008-06-11 Ｎｅｃエレクトロニクス株式会社 データ処理装置、半導体記憶装置及びクロック周波数検出方法
JP5376704B2 (ja) * 2003-12-12 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
FR2874734A1 (fr) * 2004-08-26 2006-03-03 St Microelectronics Sa Procede de lecture de cellules memoire programmables et effacables electriquement, a precharge anticipee de lignes de bit
US7260755B2 (en) * 2005-03-03 2007-08-21 International Business Machines Corporation Skewed inverter delay line for use in measuring critical paths in an integrated circuit
KR100712546B1 (ko) * 2006-01-12 2007-05-02 삼성전자주식회사 동기식 반도체 메모리 장치의 기입 데이터 마스크 신호발생 회로 및 기입 데이터 마스크 신호 발생 방법
US7286423B2 (en) * 2006-02-27 2007-10-23 Freescale Semiconductor, Inc. Bit line precharge in embedded memory
US7940545B2 (en) * 2008-06-24 2011-05-10 Freescale Semiconductor, Inc. Low power read scheme for read only memory (ROM)
US9196330B2 (en) 2012-01-17 2015-11-24 Qualcomm Incorporated Mimicking multi-voltage domain wordline decoding logic for a memory array
US8811109B2 (en) 2012-02-27 2014-08-19 Qualcomm Incorporated Memory pre-decoder circuits employing pulse latch(es) for reducing memory access times, and related systems and methods
US10127979B2 (en) 2016-03-11 2018-11-13 Western Digital Technologies, Inc. Memory cell located pulse generator
US10381408B2 (en) 2016-03-24 2019-08-13 Western Digital Technologies, Inc. Method to fabricate discrete vertical transistors

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1160892B (de) * 1959-10-06 1964-01-09 Ibm Schiebeeinheit
US3996481A (en) * 1974-11-19 1976-12-07 International Business Machines Corporation FET load gate compensator
US4135160A (en) * 1977-05-27 1979-01-16 Tektronix, Inc. Pulse width normalizer
JPH0831278B2 (ja) * 1981-03-09 1996-03-27 富士通株式会社 メモリ回路
US4583008A (en) * 1983-02-25 1986-04-15 Harris Corporation Retriggerable edge detector for edge-actuated internally clocked parts
US4558435A (en) * 1983-05-31 1985-12-10 Rca Corporation Memory system
JPH0713878B2 (ja) * 1985-06-20 1995-02-15 三菱電機株式会社 Ｃｍｏｓトランジスタ回路
US4794570A (en) * 1986-07-02 1988-12-27 Digital Equipment Corporation Self-timed programmable logic array with pre-charge circuit
JPS6325894A (ja) * 1986-07-18 1988-02-03 Hitachi Ltd 半導体記憶装置
US4769791A (en) * 1986-08-06 1988-09-06 Advanced Micro Devices, Inc. On-chip pulse-width control circuit for SRAM memories
JPH01171194A (ja) * 1987-12-25 1989-07-06 Nec Ic Microcomput Syst Ltd 半導体記憶装置
US4857868A (en) * 1988-03-30 1989-08-15 Rockwell International Corporation Data driven clock generator
US5208783A (en) * 1988-04-05 1993-05-04 Matsushita Electric Industrial Co., Ltd. Memory unit delay-compensating circuit
JPH01256093A (ja) * 1988-04-05 1989-10-12 Matsushita Electric Ind Co Ltd レジスタファイル
JP2525455B2 (ja) * 1988-05-30 1996-08-21 富士通株式会社 半導体メモリ装置
US5018111A (en) * 1988-12-27 1991-05-21 Intel Corporation Timing circuit for memory employing reset function
JPH0373495A (ja) * 1989-02-15 1991-03-28 Ricoh Co Ltd 半導体メモリ装置
JP2575899B2 (ja) * 1989-10-26 1997-01-29 株式会社東芝 プリチャージ式論理回路
US4973865A (en) * 1989-12-20 1990-11-27 Vlsi Technology, Inc. Auto-delay gain circuit
US5172010A (en) * 1991-06-07 1992-12-15 International Business Machines Corp. Clock chopper/stretcher for high end machines

Also Published As

Publication number Publication date
KR970000362B1 (ko) 1997-01-08
DE69224270T2 (de) 1998-05-14
US5386150A (en) 1995-01-31
JPH05210983A (ja) 1993-08-20
EP0543269B1 (en) 1998-01-28
EP0543269A2 (en) 1993-05-26
EP0543269A3 (en) 1993-10-27
DE69224270D1 (de) 1998-03-05

Similar Documents

Publication Publication Date Title
KR930010996A (ko) 트래킹 펄스 발생기를 구비한 전기회로 및 트래킹 프리챠지 펄스발생기를 구비한 ram
KR920006978A (ko) 순차 래치형 행 라인 리피터를 가진 반도체 메모리
KR950030155A (ko) 메모리셀어레이의 리플레쉬 제어회로
KR950034264A (ko) 지연 고정 루프를 사용한 메모리 기록 제어
KR960001772A (ko) 타이밍 신호 발생 회로
KR960032493A (ko) 집적 회로 메모리
JP3252678B2 (ja) 同期式半導体メモリ
US7936199B2 (en) Apparatus and method for external to internal clock generation
KR970076846A (ko) 지연 회로
EP0115140B1 (en) Decoder circuit
JP2001126481A (ja) 半導体集積回路
KR970029796A (ko) 구동시간 마진이 증가된 동기식 반도체 회로
KR890007430A (ko) 반도체 장치의 출력회로
KR940020425A (ko) 부트스트랩 디코더회로 및 그의 동작방법
KR950012706A (ko) 반도체 메모리 장치
KR970051107A (ko) 내부전원전압 공급장치
KR100259336B1 (ko) 반도체 소자의 오토 리프레쉬 제어회로
KR970029837A (ko) 승압회로를 갖는 기억장치 및 승압회로 제어방법
KR0167680B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR970051444A (ko) 반도체 메모리 장치의 리던던시 회로
KR970067328A (ko) 승압회로
KR920006970A (ko) 반도체 메모리를 위한 시리얼 선택회로
KR100422349B1 (ko) 클럭신호발생기
KR960005194B1 (ko) 반도체 장치
KR0154749B1 (ko) 외부 전원 전압감지기를 가지는 내부 승압 전원 회로를 구비하는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee