KR920018946A - 반도체 불휘발성 ram - Google Patents

반도체 불휘발성 ram Download PDF

Info

Publication number
KR920018946A
KR920018946A KR1019920005136A KR920005136A KR920018946A KR 920018946 A KR920018946 A KR 920018946A KR 1019920005136 A KR1019920005136 A KR 1019920005136A KR 920005136 A KR920005136 A KR 920005136A KR 920018946 A KR920018946 A KR 920018946A
Authority
KR
South Korea
Prior art keywords
transistor
floating gate
cell
diffusion layer
channel region
Prior art date
Application number
KR1019920005136A
Other languages
English (en)
Other versions
KR960012250B1 (ko
Inventor
기요후미 오치이
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR920018946A publication Critical patent/KR920018946A/ko
Application granted granted Critical
Publication of KR960012250B1 publication Critical patent/KR960012250B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

반도체 불휘발성 RAM
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예를 도시하는 측단면도,
제2조는 제1도의 등가 회로도.

Claims (3)

  1. 제1의 트랜지스터(T1) 및 이 제1의 트랜지스터에 접속되고, 정보를 기억하는 기억 영역(NP)을 가지는 다이나믹 RAM셀과, 일부가 상기 다이나믹 RAM셀의 기억 영역에 기억된 정보에 따라서 도통 제어되는 채널 영역(CH)을 가지고, 이영역을 개재하여 상기 제1의 트랜지스터에 접속되는 제2의 트랜지스터(T2)를 포함하는 E2PROM셀을 구비하는 것을 특징으로 하는 반도체 불휘발성 RAM.
  2. 제1항에 있어서, 상기 다이나믹 RAM셀의 기억 영역의 일부는 상기 E2PROM셀의 플로팅 게이트(FG)의 상층부에 벗어나 있고, 다른 부분(NP1)은 상기 다이나믹(RAM)셀의 기억 영역에 기억된 정보에 따라서 도통제어되는 채널 영역과 대응되고, 이 채널 영역은 상기 E2PROM셀의 플로팅 게이트에 대응하는 채널 영역과 자기 정합적으로 연속적으로 설치되는 것을 특징으로 하는 반도체 불휘발성 RAM.
  3. 제1확산층(10) 및 제2확산층(20)과 이들 확산층의 상호간의 설치된 채널 영역에 대응해서 설치된 게이트(SG)를 구비하고, 상기 제1확산층이 비트선(BL)에 접속되고 상기 게이트가 워드선(WL)에 접속된 제1의 트랜지스터(T1), 및 이 제1의 트랜지스터의 상기 제2의 확산층에 접속되고 정보를 기억하는 기억 노드(NP)를 구비하는 다이나믹 RAM셀과, 상기 제1트랜지스터의 제2확산층 및 제3확산층(30)과, 이 제3확산층에 터널 산화막(TO)을 개재하여 설치된 플로팅 게이트(FG)와, 이 플로팅-게이트의 상방에 상기 기억 노드와 함께 다이나믹 RAM셀의 커패시터를 구성하는 제어 게이트(CG)를 구비하고, 상기 기억 노드의 일부는 상기 제어 게이트와 플로팅 게이트의 상호간에서 플로팅 게이트의 상층부에 연출되고, 상기 기억 노드의 일부는 상기 제어 게이트와 플로팅 게이트와 의 상호간에서 플로팅 게이트의 상층부에 연출되고, 상기 기억 노드의 다른 부분(NP1)은 상기 플로팅 게이트와 함께 제2, 제3의 확산층의 상호간에 위치하는 채널영역(CH)과 대응되는 제2의 트랜지스터(T2)를 갖는 E2PROM셀을 구비한 것을 특징으로 하는 반도체 불휘발성 RAM.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920005136A 1991-03-30 1992-03-28 반도체 비휘발성 ram KR960012250B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-093654 1991-03-30
JP3093654A JP2500871B2 (ja) 1991-03-30 1991-03-30 半導体不揮発性ｒａｍ

Publications (2)

Publication Number Publication Date
KR920018946A true KR920018946A (ko) 1992-10-22
KR960012250B1 KR960012250B1 (ko) 1996-09-18

Family

ID=14088372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005136A KR960012250B1 (ko) 1991-03-30 1992-03-28 반도체 비휘발성 ram

Country Status (3)

Country Link
US (1) US5557566A (ko)
JP (1) JP2500871B2 (ko)
KR (1) KR960012250B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883855A (ja) * 1994-09-13 1996-03-26 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
US5482881A (en) * 1995-03-14 1996-01-09 Advanced Micro Devices, Inc. Method of making flash EEPROM memory with reduced column leakage current
KR0142603B1 (ko) * 1995-03-14 1998-07-01 김주용 플래쉬 이이피롬 셀 및 그 제조방법
KR0147352B1 (ko) * 1995-05-17 1998-08-01 김주용 다이나믹 램의 셀 및 그 제조방법
KR0179175B1 (ko) * 1995-10-05 1999-03-20 문정환 반도체 메모리 장치 및 제조방법
US5856691A (en) * 1996-02-23 1999-01-05 Nippon Steel Corporation Element-to-element interconnection in semiconductor device
KR100205309B1 (ko) 1996-07-23 1999-07-01 구본준 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법
US6642574B2 (en) 1997-10-07 2003-11-04 Hitachi, Ltd. Semiconductor memory device and manufacturing method thereof
JP4363679B2 (ja) * 1997-06-27 2009-11-11 聯華電子股▲ふん▼有限公司 半導体装置の製造方法
US6420753B1 (en) 1997-06-30 2002-07-16 Winbond Memory Laboratory Electrically selectable and alterable memory cells
US6232633B1 (en) 1998-06-08 2001-05-15 International Business Machines Corporation NVRAM cell using sharp tip for tunnel erase
DE19950362C1 (de) * 1999-10-19 2001-06-07 Infineon Technologies Ag DRAM-Zellenanordnung, Verfahren zu deren Betrieb und Verfahren zu deren Herstellung
JP4096687B2 (ja) * 2002-10-09 2008-06-04 株式会社デンソー Ｅｅｐｒｏｍおよびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998220A (en) * 1988-05-03 1991-03-05 Waferscale Integration, Inc. EEPROM with improved erase structure
JPH02222571A (ja) * 1989-02-23 1990-09-05 Sharp Corp 半導体記憶装置
JPH0748553B2 (ja) * 1989-03-14 1995-05-24 シャープ株式会社 半導体装置
JPH03214778A (ja) * 1990-01-19 1991-09-19 Sharp Corp 半導体記憶装置の動作方法

Also Published As

Publication number Publication date
JPH04303964A (ja) 1992-10-27
US5557566A (en) 1996-09-17
JP2500871B2 (ja) 1996-05-29
KR960012250B1 (ko) 1996-09-18

Similar Documents

Publication Publication Date Title
KR920018946A (ko) 반도체 불휘발성 ram
KR880009380A (ko) 불휘발성 반도체메모리
US6009011A (en) Non-volatile memory and method for operating the same
KR880002181A (ko) 반도체 기억장치
KR930022372A (ko) 반도체 기억장치
KR950002049A (ko) 반도체 기억장치
KR0127684B1 (en) Method of making a semiconductor device
EP0597124A4 (en) SOLID STATE SEMICONDUCTOR MEMORY, SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF.
KR900002320A (ko) 반도체메모리셀 및 반도체메모리
KR950030375A (ko) 플로팅 게이트로부터의 캐리어의 주입 및 추출을 위한 프로그래밍 영역을 가진 불 휘발성 반도체 메모리
US3852800A (en) One transistor dynamic memory cell
US4760556A (en) Nonvolatile semiconductor memory device
KR20020007369A (ko) 반도체 기억장치
KR870009396A (ko) 불휘발성 반도체 기억장치
KR880009379A (ko) 불휘발성 반도체메모리
KR900015163A (ko) 불휘발성 반도체 메모리
KR910005459A (ko) 반도체메모리장치 및 그 제조방법
KR910020911A (ko) 반도체기억장치
KR890008846A (ko) 불휘발성 다이나믹반도체기억장치
EP0444602A2 (en) Decoder circuit
US20010038109A1 (en) Resistive ferroelectric memory cell
KR900003886A (ko) 반도체 메모리 장치
KR937000950A (ko) 비 휘발성 반도체 메모리 셀 필드가 있는 반도체 메모리
KR100340880B1 (ko) 이중막 실리콘 소자를 이용한 반도체 메모리 장치
KR910020912A (ko) 반도체기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070828

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee