KR910020912A - 반도체기억장치 - Google Patents

반도체기억장치 Download PDF

Info

Publication number
KR910020912A
KR910020912A KR1019910008313A KR910008313A KR910020912A KR 910020912 A KR910020912 A KR 910020912A KR 1019910008313 A KR1019910008313 A KR 1019910008313A KR 910008313 A KR910008313 A KR 910008313A KR 910020912 A KR910020912 A KR 910020912A
Authority
KR
South Korea
Prior art keywords
plate electrode
storage node
memory device
semiconductor memory
selection transistor
Prior art date
Application number
KR1019910008313A
Other languages
English (en)
Other versions
KR960006880B1 (ko
Inventor
기요후미 오치이
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR910020912A publication Critical patent/KR910020912A/ko
Application granted granted Critical
Publication of KR960006880B1 publication Critical patent/KR960006880B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 나타낸 등가회로도, 제2도는 제1도의 셀구조를 나타낸 평면도, 제3도는 제2도의 3-3선에 따른 단면도, 제5도는 제1도에 도시된 펄스발생회로의 일례를 나타낸 회로구성도.

Claims (10)

  1. 선택트랜지스터(Q1)와, 이 선택트랜지스터(Q1)의 일단에 접속되는 기억노오드(SN) 및 이 기억노오드(SN)에 절연물을 매개하여 설치된 플레이트전극(PL)을 갖추고서, 상기 플레이트전극(PL)중 상기 기억노오드(SN)와 대응되는 부분에 기억노오드(SN)에 기억된 정보에 따라 반전층이 형성되는 캐패시터(SC), 상기 플레이트전극(PL)에 펄스신호를 공급하는 펄스발생수단(11)을 구비하여 구성된 것을 특징으로 하는 반도체기억장치.
  2. 제1항에 있어서, 상기 캐패시터(SC)는 상기 기억노오드(SN)가 게이트전극으로서 작용하고 상기 플레이트전극(PL)중 기억노오드(SN)와 대응되는 부분이 채널영역으로서 작용하는 박막트랜지스터구조로 되어 것을 특징으로 하는 반도체기억장치.
  3. 제1항 또는 제2항에 있어서, 상기 기억노오드(SN) 및 플레이트전극(PL)은 폴리실리콘 혹은 아몰퍼스 실리콘으로 구성되고, 또한 그 저불순물농도영역이 상기 채널영역으로 되어 있는 것을 특징으로 하는 반도체기억장치.
  4. 제1항에 있어서, 상기 펄스발생수단(11)은 기억정보의 독출시에 상기 플레이트전극(PL)을 승압시키는 펄스신호를 출력하는 것을 특징으로 하는 반도체기억장치.
  5. 제1항에 있어서, 상기 펄스발생수단(11)은 기억정보의 독출시에 선택트랜지스터(Q1)의 선택 이전에 상기 플레이트전극(PL)을 승압시키고, 선택트랜지스터(Q1)의 선택이 해제되기 이전에 상기 플레이트전극(PL)을 강압시킴으로써, 독출시에 "1"기억레벨을 승압시키며, 독출후에 기억정보를 기억노오드(SN)에 재기록시키는 펄스신호를 출력하는 것을 특징으로 하는 반도체기억장치.
  6. 선택트랜지스터(Q1)와, 이 선택트랜지스터(Q1)의 일단에 접속되는 기억노오드(SN) 및 이 기억노오드(SN)에 절연물을 매개하여 설치된 플레이트전극(PL)을 갖추고서, 상기 기억노오드(SN)가 게이트전극으로 작용하고 상기 플레이트전극(PL)중 기억노오드(SN)에 대응되는 부분이 채널영역으로 작용하는 박막트랜지스터구조의 캐패시터(SC), 정보의 독출시에 상기 플레이트전극(PL)을 하이레벨로 만드는 펄스발생수단(11)을 구비하여 구성된 것을 특징으로 하는 반도체기억장치.
  7. MOS형의 선택트랜지스터(Q1)와, 이 선택트랜지스터(Q1)의 한쪽 확산층상에 형성되며 기억노오드를 구성하는 제1반도체층(13), 이 제1반도체층(13)상에 절연막을 매개하여 설치되고 상기 제1반도체층(13)과 대응되는 부분이 저불순물농도의 채널영역(CH)으로 되며 그 이외의 부분은 고불순물농도의 플레이트전극(PL)으로 되고 기억정보의 독출시에 하이레벨로 되는 제2반도체층(14)을 구비하여 구성된 것을 특징으로 하는 반도체기억장치.
  8. 제7항에 있어서, 상기 제1, 제2반도체층(13, 14)이 폴리실리콘으로 구성되어 있는 것을 특징으로 하는 반도체기억장치.
  9. 제7항에 있어서, 상기 제2반도체층(14)이 아몰퍼스 실리콤으로 구성되어 있는 것을 특징으로 하는 반도체기억장치.
  10. 제7항에 있어서, 상기 제1, 제2반도체층(13, 14)이 단결정실리콘으로 구성되어 있는 것을 특징으로 하는 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910008313A 1990-05-24 1991-05-23 반도체 기억장치 KR960006880B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP13493890 1990-05-24
JP2-134938 1990-05-24
JP1990-134938 1990-05-24

Publications (2)

Publication Number Publication Date
KR910020912A true KR910020912A (ko) 1991-12-20
KR960006880B1 KR960006880B1 (ko) 1996-05-23

Family

ID=15140067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008313A KR960006880B1 (ko) 1990-05-24 1991-05-23 반도체 기억장치

Country Status (2)

Country Link
US (2) US5563434A (ko)
KR (1) KR960006880B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006880B1 (ko) * 1990-05-24 1996-05-23 가부시키가이샤 도시바 반도체 기억장치
TW442837B (en) * 1998-12-03 2001-06-23 Infineon Technologies Ag Integrated circuit-arrangement and its production method
US6271557B1 (en) * 1999-10-05 2001-08-07 Infineon Technologies Ag Center node for deep trench capacitors
KR20010064437A (ko) * 1999-12-29 2001-07-09 박종섭 반도체 메모리장치 및 그 제조 방법
US7116593B2 (en) * 2002-02-01 2006-10-03 Hitachi, Ltd. Storage device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3202028A1 (de) * 1982-01-22 1983-07-28 Siemens AG, 1000 Berlin und 8000 München Integrieter dynamischer schreib-lese-speicher
EP0164829B1 (en) * 1984-04-19 1988-09-28 Nippon Telegraph And Telephone Corporation Semiconductor memory device and method of manufacturing the same
JP2559360B2 (ja) * 1984-11-28 1996-12-04 株式会社日立製作所 半導体メモリ装置
JPH0731908B2 (ja) * 1985-10-09 1995-04-10 株式会社東芝 半導体記憶装置
FR2594589A1 (fr) * 1986-02-18 1987-08-21 Eurotechnique Sa Memoire dynamique a ecriture monocycle d'un champ d'etats logiques
US4855801A (en) * 1986-08-22 1989-08-08 Siemens Aktiengesellschaft Transistor varactor for dynamics semiconductor storage means
JP2737984B2 (ja) * 1988-02-17 1998-04-08 富士通株式会社 半導体装置
EP0329569B1 (en) * 1988-02-17 1995-07-05 Fujitsu Limited Semiconductor device with a thin insulating film
US5214304A (en) * 1988-02-17 1993-05-25 Fujitsu Limited Semiconductor device
JPH0266967A (ja) * 1988-08-31 1990-03-07 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリのセル構造
US5070385A (en) * 1989-10-20 1991-12-03 Radiant Technologies Ferroelectric non-volatile variable resistive element
KR960006880B1 (ko) * 1990-05-24 1996-05-23 가부시키가이샤 도시바 반도체 기억장치

Also Published As

Publication number Publication date
KR960006880B1 (ko) 1996-05-23
US5796137A (en) 1998-08-18
US5563434A (en) 1996-10-08

Similar Documents

Publication Publication Date Title
EP1336970A2 (en) Memory cell and wordline driver for embedded dram in asic process
KR850005160A (ko) 적층형 반도체 기억장치
KR900010794A (ko) 불휘발성 반도체 메모리
KR940017213A (ko) 반도체 기억장치
KR880002181A (ko) 반도체 기억장치
KR850004855A (ko) 반도체 메모리 장치
KR910020911A (ko) 반도체기억장치
KR870010549A (ko) 반도체 기억장치
KR910020912A (ko) 반도체기억장치
KR920018946A (ko) 반도체 불휘발성 ram
JPS5683060A (en) Semiconductor memory storage device
KR880006698A (ko) 씨모오스 반도체 메모리장치의 입출력 회로
KR890002889A (ko) 휘발성 메모리셀을 구비한 불휘발성 랜덤 억세스 메모리장치
KR900005463A (ko) 반도체 기억장치 및 그 제조방법
KR900015336A (ko) 비휘발성 메모리셀 및 그 수록방법
JPS5950102B2 (ja) 半導体メモリ装置
KR920005298A (ko) 박막 메모리셀
JPS5519820A (en) Semiconductor device
DE3788107D1 (de) Speicherzellenanordnung für dynamische Halbleiterspeicher.
CA1135853A (en) Self-refreshed capacitor memory cell
KR937000950A (ko) 비 휘발성 반도체 메모리 셀 필드가 있는 반도체 메모리
KR920001718A (ko) 반도체기억장치 및 그 제조방법
KR850001610A (ko) 반도체 메모리
KR890004435A (ko) 다이나믹 메모리 셀을 갖는 집적회로
KR910020897A (ko) 불휘발성 반도체메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee