KR890004435A - 다이나믹 메모리 셀을 갖는 집적회로 - Google Patents

다이나믹 메모리 셀을 갖는 집적회로 Download PDF

Info

Publication number
KR890004435A
KR890004435A KR1019880011028A KR880011028A KR890004435A KR 890004435 A KR890004435 A KR 890004435A KR 1019880011028 A KR1019880011028 A KR 1019880011028A KR 880011028 A KR880011028 A KR 880011028A KR 890004435 A KR890004435 A KR 890004435A
Authority
KR
South Korea
Prior art keywords
integrated circuit
transistor
cell
conductor
drain
Prior art date
Application number
KR1019880011028A
Other languages
English (en)
Other versions
KR910009452B1 (ko
Inventor
토마스 랭커스터 로렌
Original Assignee
엘리 와이스
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리 와이스, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 엘리 와이스
Publication of KR890004435A publication Critical patent/KR890004435A/ko
Application granted granted Critical
Publication of KR910009452B1 publication Critical patent/KR910009452B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

다이나믹 메모리 셀을 갖는 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 2-트랜지스터 메모리 셀.
제2도는 본 발명에 의한 메모리 셀 실시예에 대한 단면도.

Claims (4)

  1. 최소한 하나의 메모셀과, 이 메모리 셀에 억세스 전압을 공급하는 제1전도체(12)와, 상기 셀에 정보의 기록과 판독을 하는 제2전도체(13)을 갖는 집적회로에 있어서, 상기 셀은 드레인 전력 공급 전압수단에 접속되고, 소오스는 고정 저항(R)에 의해 게이트 전극과 접속된 저장 트렌지스터와(T), 상기 저장 트랜지스터에 접속된 드레인과, 상기 제1전도체에 접속된 게이트와 상기 제2전도체에 접속된 소오스를 갖는 억세스 트랜지스터(T1)를 구비하는 것을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 상기 저장 트랜지스터의 소오스와, 상기 억세스 트랜지스터의 드레인은 동일 반도체 구역인 것을 특징으로 하는 집접회로.
  3. 제1항에 있어서, 상기 기억 트랜지스터의 드레인은 상기 집적회로가 형성된 반도체 기판내에 설치된 수직 측벽 수단에 의해 상기 전력공급과 접속된 것을 특징으로 하는 집적회로.
  4. 제1항에 있어서, 상기 고정저항은 반도체 기판상에 깔린 부착물질을 포함한 것을 특징으로 하는 집직회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880011028A 1987-08-31 1988-08-30 다이나믹 메모리 셀을 갖는 집적 회로 KR910009452B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9100587A 1987-08-31 1987-08-31
US091,005 1987-08-31

Publications (2)

Publication Number Publication Date
KR890004435A true KR890004435A (ko) 1989-04-22
KR910009452B1 KR910009452B1 (ko) 1991-11-16

Family

ID=22225313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880011028A KR910009452B1 (ko) 1987-08-31 1988-08-30 다이나믹 메모리 셀을 갖는 집적 회로

Country Status (6)

Country Link
EP (1) EP0306198B1 (ko)
JP (1) JPS6472554A (ko)
KR (1) KR910009452B1 (ko)
CA (1) CA1322250C (ko)
DE (1) DE3882305T2 (ko)
ES (1) ES2041803T3 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308783A (en) * 1992-12-16 1994-05-03 Siemens Aktiengesellschaft Process for the manufacture of a high density cell array of gain memory cells
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
IT201800004982A1 (it) * 2018-05-02 2019-11-02 Francesco Vilardo DRAM memory one bit all in one united in a single device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070653A (en) * 1976-06-29 1978-01-24 Texas Instruments Incorporated Random access memory cell with ion implanted resistor element
US4139785A (en) * 1977-05-31 1979-02-13 Texas Instruments Incorporated Static memory cell with inverted field effect transistor
US4168536A (en) * 1977-06-30 1979-09-18 International Business Machines Corporation Capacitor memory with an amplified cell signal

Also Published As

Publication number Publication date
JPS6472554A (en) 1989-03-17
EP0306198A2 (en) 1989-03-08
ES2041803T3 (es) 1993-12-01
DE3882305T2 (de) 1993-10-21
KR910009452B1 (ko) 1991-11-16
EP0306198B1 (en) 1993-07-14
DE3882305D1 (de) 1993-08-19
CA1322250C (en) 1993-09-14
EP0306198A3 (en) 1990-10-17

Similar Documents

Publication Publication Date Title
KR880002181A (ko) 반도체 기억장치
KR900010794A (ko) 불휘발성 반도체 메모리
KR880009380A (ko) 불휘발성 반도체메모리
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR840006873A (ko) 반도체 메모리
KR880002269A (ko) 다층 도전층을 갖는 스테이틱 랜덤 엑세스 메모리
KR850005160A (ko) 적층형 반도체 기억장치
ATE259545T1 (de) Halbleiter-schaltsstromvorrichtung mit betriebsverstärker und verfahren zur herstellung
KR950002049A (ko) 반도체 기억장치
KR930020698A (ko) 라이트 및 리드용 트랜지스터를 갖는 반도체 메모리 및 그의 제조방법과 그의 사용방법
KR960032485A (ko) 강유전체 기억장치
KR970008203A (ko) 불휘발성 반도체 기억 장치
KR930024162A (ko) 반도체 기억 장치
KR870005393A (ko) 반도체 메모리
KR850000798A (ko) 반도체 집적회로 장치
KR960036075A (ko) 반도체 장치
KR920007199A (ko) 반도체기억장치
KR880009379A (ko) 불휘발성 반도체메모리
KR900015163A (ko) 불휘발성 반도체 메모리
KR840005887A (ko) 반도체 메모리 장치
KR890004435A (ko) 다이나믹 메모리 셀을 갖는 집적회로
KR900003886A (ko) 반도체 메모리 장치
KR880011808A (ko) 불휘발성 반도체기억장치
DE3788107D1 (de) Speicherzellenanordnung für dynamische Halbleiterspeicher.
KR850001610A (ko) 반도체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991029

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee