KR920005170A - 전력 상승동안 금지된 테스트 모드의 진입을 가지는 반도체 메모리 - Google Patents

전력 상승동안 금지된 테스트 모드의 진입을 가지는 반도체 메모리 Download PDF

Info

Publication number
KR920005170A
KR920005170A KR1019910014247A KR910014247A KR920005170A KR 920005170 A KR920005170 A KR 920005170A KR 1019910014247 A KR1019910014247 A KR 1019910014247A KR 910014247 A KR910014247 A KR 910014247A KR 920005170 A KR920005170 A KR 920005170A
Authority
KR
South Korea
Prior art keywords
circuit
output
signal
latch
mode
Prior art date
Application number
KR1019910014247A
Other languages
English (en)
Other versions
KR100205449B1 (ko
Inventor
챨스 멕쿠루우 데비드
알렌 쿠커 토마스
Original Assignee
인코포레이티드
에스지에스-콤슨 마이크로일렉트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인코포레이티드, 에스지에스-콤슨 마이크로일렉트로닉스 filed Critical 인코포레이티드
Publication of KR920005170A publication Critical patent/KR920005170A/ko
Application granted granted Critical
Publication of KR100205449B1 publication Critical patent/KR100205449B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

전력 상승동안 금지된 테스트 모드의 진입을 가지는 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 포함하는 메모리 소자의 블럭도.
제2도는 제1도의 메모리 소자내의 테스트 모드동작 회로를 나타낸 블록도.
제2a도 및 제2b도는 제1도의 테스트 모드 동작 회로의 다른 실시예를 나타낸 블럭도.

Claims (15)

  1. 제상 동작 모드와 특별 동작 모드를 가진 집적 회로로서, 상기한 집적 회로를 바이어스시키기 위한 전원을 수신하기 위한 전원 단자와, 상기한 특별 동작 모드의 선택을 나타내는 모드 시동 신호를 수신하기 위한 단자와, 상기한 전원 단자에 결합되어 상기한 전원 전압을 검출하며, 제1상태에서는 "상기한 전원 전압이 한계 레벨보다 작음"을 나타내는 신호를 그 출력에 제공하는 전력-온 리세트 회로와, 상기한 모드 시동신호 수신 단자에 결합되는 하나의 입력과, 상기한 전력-온 리세트 회로의 출력에 결합되는 다른 하나의 입력을 가지며, 상기한 모드 시동 신호에 응답하여 상기한 특별 동작 모드의 동작 신호를 그 출력에 발생시키고, 상기한 전력-온 리세트 회로의 출력상의 상기한 제1상태의 신호에 응답해서는 상기한 모드 시동 신호에 따른 상기한 동작 신호를 발생시키지 않도록 된 동작회로로 구성됨을 특징으로 하는 집적 회로.
  2. 제1항에 있어서, 상기한 전력-온 리세트 회로는 또한 제2상태에서는 "상기한 전원 전압이 상기한 한계 레벨보다 큼"을 나타내는 신호를 그 출력에 제공하도록 된 것을 특징으로 하는 집적 회로.
  3. 제2항에 있어서, 상기한 동작 회로는 상기한 전력-온 리세트 회로로 부터 상기한 제2상태의 신호가 수신됨에 따라 상기한 모드 시동 신호에 응답하여 상기한 동작 신호를 발생시키도록 된 것을 특징으로 하는 집적 회로.
  4. 제1항에 있어서, 상기한 동작 회로는 상기한 제1상태의 신호를 제공하는 상기 전력-온 리세트 회로에 응답하여 리세트되도록 상기한 전력-온 리세트 회로의 출력에 결합되는 리세트 입력을 구비함과 동시에 상기한 모드 시동 신호수신 단자에 결합되는 입력을 래치 회로를 포함하여 이루어지며, 상기한 래치 회로의 출력은 상기한 동작 회로의 출력에 결합되는 것을 특징으로 하는 집적 회로.
  5. 제4항에 있어서, 상기한 동작 회로는 상기한 모드 시동 신호 수단 단자에 결합되는 입력과 상기한 래치 회로의 입력에 결합되는 출력을 가진 과전압 검출 회로를 부가적으로 포함하며, 상기한 모드 시동 신호를 그 수신단자에 있어서의 과전압 출현인 것을 특징으로 하는 집적 회로.
  6. 제5항에 있어서, 상기한 전력-온 리세트 회로의 출력은 또한 상기한 과전압검출 회로에 결합되며, 상기한 과전압 검출 회로는 상기한 제1상태의 신호를 나타내는 상기한 전력-온 리세트 회로에 응답하여 과전압 출현을 검출하는 것에 의해 동작 불능되는 것을 특징으로 하는 집적 회로.
  7. 제4항에 있어서, 상기한 동작 회로는 상기한 모드 시동 신호 수신 단자에 결합되는 입력과, 상기한 래치회로의 입력에 결합되는 출력을 가진 평가 논리부를 부가적으로 포함하며, 상기한 모드 시동 신호는 그 수신 단자에 있어서의 논리 상태로 이루어짐을 특징으로 하는 집적 회로.
  8. 제4항에 있어서, 상기 집적 회로는 하나의 코드를 수신하기 위한 제2단자를 부가적으로 포함하며, 상기한 동작 회로는 상기한 모드 시동 신호 수신 단자에 결합되는 입력과, 출력을 가진 과전압 검출 회로와, 상기한 제2단자에 결합되는 제1입력, 상기한 과전압 검출 회로의 출력에 결합되는 제2입력, 상기한 래치 회로의 입력에 결합되는 출력을 가진 평가 논리부를 포함하여 이루어지고, 상기한 모드 시동 신호는 상기한 모드 시동신호 수신 단자에서의 과전압 출현시점에 상기한 제2단자에 가해지는 선택 코드인 것을 특징으로 하는 집적 회로.
  9. 제4항에 있어서, 상기한 래치 회로는 그의 출력이 상기한 동작 신호와는 다른 상태로 되는 조건하에서, 전력 상승되는 것을 특징으로 하는 집적 회로.
  10. 제1항에 있어서, 상기한 동작 회로는 복수의 래치 회로를 포함하며, 상기한 복수 래치 회로중의 제1래치 회로는 상기한 모드 시동 신호 수신단자에 결합되는 입력과, 상기한 복수 래치 회로중의 다른 래치 회로의 입력에 결합되는 출력을 구비하며, 상기한 복수 래치 회로중의 최종 래치 회로는 상기한 동작 회로의 출력에 결합되는 출력을 구비하고, 상기한 복수 래치 회로는 각각 상기한 전력-온 리세트 출력에 결합되는 리세트 입력을 구비한 것을 특징으로 하는 집적 회로.
  11. 정상 동작 모드 및 특별 동작 모드를 가진 집적 회로에서 특별동작 모드의 동작을 제어하는 방법으로서, 전원 전압이 한계 전압 이상인지 아니면 이하인지를 판정하기 위하여 전원 전압을 모니터하는 단계와, 특별 모드 시동 신호를 수신하는 단계와, 상기한 전원 전압이 상기한 한계 전압보다 크면, 상기한 특별 동작 모드가 동작되도록, 상기한 집적 회로의 일부분에 결합될 특별 모드 동작 신호를 상기한 특별 모드 시동 신호에 응답하여 발생하는 단계와, 상기한 전원 전압이 상기한 한계 전압보다 작으면, 상기한 특별 모드 시동신호에 응답한 상기한 특별 동작 신호의 발생을 금지시키는 단계로 구성됨을 특징으로 하는 특별 동작 모드의 동작을 제어하는 방법.
  12. 제11항에 있어서, 상기한 금지 단계는 전원 전압이 상기한 한계 전압보다 작다는 것을 검출하는 것을 응답하여 래치를 리세트시키는 과정으로 이루어지며, 상기한 특별 모드 동작 신호의 발생 단계는 상기한 래치를 클럭킹하여 상기한 래치의출력으로부터 특별 모드 동작 신호를 구동하는 과정으로 이루어진 것을 특징으로 하는 특별 동작 모드의 동작을 제어하는 방법.
  13. 제12항에 있어서, 상기 제어 방법은 상기한 전원의 전력 상승시에는 상기한 래치를 "그의 출력으로부터 상기한 특별 모드 동작 신호가 구동되지 않는"상태로 설정시키는 단계를 부가적으로 포함하는 것을 특징으로 하는 특별 동작 모드의 동작을 제어하는 방법.
  14. 제11항에 있어서, 상기한 특별 모드 시동 신호의 수단 단계는 그 관련 단자에 있어서의 과전압 조건을 검출하는 과정을 포함하는 것을 특징으로 하는 특별 동작 모드의 동작을 제어하는 방법.
  15. 제14항에 있어서, 상기 제어 방법은 "상기한 전원 전압이 상기한 한계 전압보다 작음"을 검출하는 것에 응답하여 상기한 관련 단자에서의 과전압 조건의 검출 과정을 금지시키는 단계를 포함하는 것을 특징으로 하는 특별 동작 모드의 동작을 제어하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910014247A 1990-08-17 1991-08-16 전력 상승동안 금지된 테스트 모드의 진입을 가지는 반도체 메모리 KR100205449B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US57014890A 1990-08-17 1990-08-17
US7/570,148 1990-08-17

Publications (2)

Publication Number Publication Date
KR920005170A true KR920005170A (ko) 1992-03-28
KR100205449B1 KR100205449B1 (ko) 1999-07-01

Family

ID=24278453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910014247A KR100205449B1 (ko) 1990-08-17 1991-08-16 전력 상승동안 금지된 테스트 모드의 진입을 가지는 반도체 메모리

Country Status (5)

Country Link
US (2) US5408435A (ko)
EP (1) EP0475588B1 (ko)
JP (1) JP3012710B2 (ko)
KR (1) KR100205449B1 (ko)
DE (1) DE69120483T2 (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781753A (en) * 1989-02-24 1998-07-14 Advanced Micro Devices, Inc. Semi-autonomous RISC pipelines for overlapped execution of RISC-like instructions within the multiple superscalar execution units of a processor having distributed pipeline control for speculative and out-of-order execution of complex instructions
US5299203A (en) 1990-08-17 1994-03-29 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with a flag for indicating test mode
US5072138A (en) 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with sequential clocked access codes for test mode entry
US5473571A (en) * 1993-09-30 1995-12-05 Nippon Telegraph And Telephone Corporation Data hold circuit
JP3526898B2 (ja) * 1993-12-28 2004-05-17 株式会社ルネサステクノロジ 半導体記憶装置
US5526311A (en) * 1993-12-30 1996-06-11 Intel Corporation Method and circuitry for enabling and permanently disabling test mode access in a flash memory device
JP3380978B2 (ja) * 1994-12-15 2003-02-24 三菱電機株式会社 半導体装置
KR0120606B1 (ko) * 1994-12-31 1997-10-30 김주용 반도체 기억소자의 자동모드 선택 회로
US5557579A (en) * 1995-06-26 1996-09-17 Micron Technology, Inc. Power-up circuit responsive to supply voltage transients with signal delay
US5627478A (en) * 1995-07-06 1997-05-06 Micron Technology, Inc. Apparatus for disabling and re-enabling access to IC test functions
US5657293A (en) * 1995-08-23 1997-08-12 Micron Technology, Inc. Integrated circuit memory with back end mode disable
US5659508A (en) * 1995-12-06 1997-08-19 International Business Machine Corporation Special mode enable transparent to normal mode operation
KR0179793B1 (ko) * 1995-12-28 1999-04-15 문정환 반도체 메모리의 센스 앰프 출력 제어 회로
US5848018A (en) * 1996-01-19 1998-12-08 Stmicroelectronics, Inc. Memory-row selector having a test function
US5619466A (en) * 1996-01-19 1997-04-08 Sgs-Thomson Microelectronics, Inc. Low-power read circuit and method for controlling a sense amplifier
US6144594A (en) * 1996-01-19 2000-11-07 Stmicroelectronics, Inc. Test mode activation and data override
US5691950A (en) * 1996-01-19 1997-11-25 Sgs-Thomson Microelectronics, Inc. Device and method for isolating bit lines from a data line
US5802004A (en) * 1996-01-19 1998-09-01 Sgs-Thomson Microelectronics, Inc. Clocked sense amplifier with wordline tracking
US5745432A (en) * 1996-01-19 1998-04-28 Sgs-Thomson Microelectronics, Inc. Write driver having a test function
US5845059A (en) * 1996-01-19 1998-12-01 Stmicroelectronics, Inc. Data-input device for generating test signals on bit and bit-complement lines
US5883838A (en) * 1996-01-19 1999-03-16 Stmicroelectronics, Inc. Device and method for driving a conductive path with a signal
US5793775A (en) * 1996-01-26 1998-08-11 Micron Quantum Devices, Inc. Low voltage test mode operation enable scheme with hardware safeguard
FR2751461B1 (fr) * 1996-07-22 1998-11-06 Sgs Thomson Microelectronics Dispositif de controle de finalite de test
US5820519A (en) * 1996-08-09 1998-10-13 Slenker; Stephen Bed exercise machine
FR2754100B1 (fr) * 1996-09-30 1998-11-20 Sgs Thomson Microelectronics Memoire a acces serie avec securisation de l'ecriture
IT1286037B1 (it) * 1996-10-25 1998-07-07 Sgs Thomson Microelectronics Circuito per la abilitazione selettiva di una pluralita' di alternative circuitali di un circuito integrato
US6059450A (en) * 1996-12-21 2000-05-09 Stmicroelectronics, Inc. Edge transition detection circuitry for use with test mode operation of an integrated circuit memory device
US5883844A (en) * 1997-05-23 1999-03-16 Stmicroelectronics, Inc. Method of stress testing integrated circuit having memory and integrated circuit having stress tester for memory thereof
US5944845A (en) * 1997-06-26 1999-08-31 Micron Technology, Inc. Circuit and method to prevent inadvertent test mode entry
US5881013A (en) * 1997-06-27 1999-03-09 Siemens Aktiengesellschaft Apparatus for controlling circuit response during power-up
US5848010A (en) * 1997-07-14 1998-12-08 Micron Technology, Inc. Circuit and method for antifuse stress test
US5995424A (en) * 1997-07-16 1999-11-30 Tanisys Technology, Inc. Synchronous memory test system
US6009026A (en) * 1997-07-28 1999-12-28 International Business Machines Corporation Compressed input/output test mode
US6496027B1 (en) * 1997-08-21 2002-12-17 Micron Technology, Inc. System for testing integrated circuit devices
JP3204384B2 (ja) * 1997-12-10 2001-09-04 エヌイーシーマイクロシステム株式会社 半導体記憶回路
JP3292145B2 (ja) 1998-06-26 2002-06-17 日本電気株式会社 半導体記憶装置
JP3802239B2 (ja) * 1998-08-17 2006-07-26 株式会社東芝 半導体集積回路
KR100283906B1 (ko) * 1998-10-31 2001-03-02 김영환 반도체 메모리의 초기 안정화 신호 발생 회로
US6060919A (en) * 1998-12-04 2000-05-09 Ramtron International Corporation CMOS preferred state power-up latch
US6211710B1 (en) * 1998-12-30 2001-04-03 Texas Instruments India Limited Circuit for generating a power-up configuration pulse
US6651196B1 (en) 1999-02-16 2003-11-18 Fujitsu Limited Semiconductor device having test mode entry circuit
KR100309465B1 (ko) 1999-03-29 2001-10-29 김영환 에스램 셀 전원 인가회로
JP2001243797A (ja) * 2000-02-29 2001-09-07 Fujitsu Ltd 半導体装置及びその試験方法
JP2001256711A (ja) 2000-03-14 2001-09-21 Alps Electric Co Ltd Ｆｄｄ装置用ｉｃのテストモード切換方法およびテストモード切換装置、ｆｄｄ装置
JP3645791B2 (ja) * 2000-05-29 2005-05-11 エルピーダメモリ株式会社 同期型半導体記憶装置
KR100347068B1 (ko) * 2000-07-20 2002-08-03 삼성전자 주식회사 다른 테스트 모드들에서 동작 가능한 반도체 집적 회로메모리 장치
US6522589B1 (en) 2000-09-27 2003-02-18 Kabushiki Kaisha Toshiba Semiconductor apparatus and mode setting method for semiconductor apparatus
US6944784B2 (en) * 2001-06-29 2005-09-13 Intel Corporation Flip-flop having multiple clock sources and method therefore
KR100528164B1 (ko) * 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
US7860172B2 (en) * 2004-05-13 2010-12-28 International Business Machines Corporation Self clock generation structure for low power local clock buffering decoder
US7213188B2 (en) * 2004-08-31 2007-05-01 Micron Technology, Inc. Accessing test modes using command sequences
US7584384B2 (en) * 2004-09-07 2009-09-01 Russell Robert J Method and apparatus for enabling and disabling a test mode of operation of an electronic memory device without additional interconnects or commands
US7557604B2 (en) * 2005-05-03 2009-07-07 Oki Semiconductor Co., Ltd. Input circuit for mode setting
EP1798626A1 (fr) * 2005-12-13 2007-06-20 Stmicroelectronics Sa Circuit de régulation de tension, notamment pour pompe de charge
US7450452B2 (en) * 2006-06-23 2008-11-11 Texas Instruments Incorporated Method to identify or screen VMIN drift on memory cells during burn-in or operation
US7945827B1 (en) * 2006-12-28 2011-05-17 Marvell International Technology Ltd. Method and device for scan chain management of dies reused in a multi-chip package
KR100851994B1 (ko) 2007-02-12 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치 및 이를 이용한 반도체 집적 회로
US7893716B1 (en) * 2007-05-11 2011-02-22 Altera Corporation Hotsocket detection circuitry
US7937631B2 (en) * 2007-08-28 2011-05-03 Qimonda Ag Method for self-test and self-repair in a multi-chip package environment
JP5195393B2 (ja) * 2008-12-19 2013-05-08 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリの製造方法および半導体メモリの試験方法
US9506979B2 (en) 2014-04-02 2016-11-29 Freescale Semiconductor, Inc. Test mode entry interlock
WO2016060617A1 (en) * 2014-10-15 2016-04-21 Agency For Science, Technology And Research Flip-flop circuit, method of controlling a flip-flop circuit and memory device
US11144104B2 (en) * 2020-02-14 2021-10-12 Silicon Laboratories Inc. Mode selection circuit for low-cost integrated circuits such as microcontrollers
CN112986797A (zh) * 2021-02-08 2021-06-18 昂宝电子（上海）有限公司 芯片测试电路及方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104734A (en) * 1977-06-30 1978-08-01 Fairchild Camera And Instrument Corporation Low voltage data retention bias circuitry for volatile memories
US4148099A (en) * 1978-04-11 1979-04-03 Ncr Corporation Memory device having a minimum number of pins
DE2944149C2 (de) * 1979-11-02 1985-02-21 Philips Patentverwaltung Gmbh, 2000 Hamburg Integrierte Schaltungsanordnung in MOS-Technik
WO1982004345A1 (en) * 1981-05-27 1982-12-09 Aswell Cecil James Power supply control for integrated circuit
US4507761A (en) * 1982-04-20 1985-03-26 Mostek Corporation Functional command for semiconductor memory
JPS5940393A (ja) * 1982-08-31 1984-03-06 Nec Corp メモリ回路
JPS5990275A (ja) * 1982-11-12 1984-05-24 Toshiba Corp カセツト式記憶装置
JPS59185097A (ja) * 1983-04-04 1984-10-20 Oki Electric Ind Co Ltd 自己診断機能付メモリ装置
GB2138230B (en) * 1983-04-12 1986-12-03 Sony Corp Dynamic random access memory arrangements
US4794559A (en) * 1984-07-05 1988-12-27 American Telephone And Telegraph Company, At&T Bell Laboratories Content addressable semiconductor memory arrays
US4654849B1 (en) * 1984-08-31 1999-06-22 Texas Instruments Inc High speed concurrent testing of dynamic read/write memory array
US4777626A (en) * 1984-12-22 1988-10-11 Tokyo Electric Co., Ltd. Memory device having backup power supply
US4755964A (en) * 1985-04-19 1988-07-05 American Telephone And Telegraph Company Memory control circuit permitting microcomputer system to utilize static and dynamic rams
JPS61247984A (ja) * 1985-04-26 1986-11-05 Toshiba Corp テスト回路
JPS61292755A (ja) * 1985-06-20 1986-12-23 Fujitsu Ltd 半導体集積回路
GB8518859D0 (en) * 1985-07-25 1985-08-29 Int Computers Ltd Digital integrated circuits
JPS62170094A (ja) * 1986-01-21 1987-07-27 Mitsubishi Electric Corp 半導体記憶回路
JPS6337269A (ja) * 1986-08-01 1988-02-17 Fujitsu Ltd モ−ド選定回路
US5001670A (en) * 1987-02-06 1991-03-19 Tektronix, Inc. Nonvolatile memory protection
JP2603206B2 (ja) * 1987-03-16 1997-04-23 シーメンス、アクチエンゲゼルシヤフト 多段集積デコーダ装置
US4812675A (en) * 1987-04-15 1989-03-14 Exel Microelectronics Incorporated Security element circuit for programmable logic array
JPS6427094A (en) * 1987-07-23 1989-01-30 Mitsubishi Electric Corp Mos-type semiconductor memory
JP2521774B2 (ja) * 1987-10-02 1996-08-07 株式会社日立製作所 メモリ内蔵型論理ｌｓｉ及びそのｌｓｉの試験方法
JPH01100793A (ja) * 1987-10-13 1989-04-19 Nec Corp Ｃｍｏｓ型半導体メモリ回路
JPH081760B2 (ja) * 1987-11-17 1996-01-10 三菱電機株式会社 半導体記憶装置
FR2623652A1 (fr) * 1987-11-20 1989-05-26 Philips Nv Unite de memoire statique a plusieurs modes de test et ordinateur muni de telles unites
KR900008554B1 (ko) * 1988-04-23 1990-11-24 삼성전자 주식회사 메모리 동작모드 선택회로
US4987325A (en) * 1988-07-13 1991-01-22 Samsung Electronics Co., Ltd. Mode selecting circuit for semiconductor memory device
KR910005615B1 (ko) * 1988-07-18 1991-07-31 삼성전자 주식회사 프로그래머블 순차코오드 인식회로
JPH0697429B2 (ja) * 1988-11-21 1994-11-30 日本モトローラ株式会社 低電圧阻止制御装置
KR910006241B1 (ko) * 1988-12-14 1991-08-17 삼성전자 주식회사 복수 테스트모드 선택회로
US4942319A (en) * 1989-01-19 1990-07-17 National Semiconductor Corp. Multiple page programmable logic architecture
US5019772A (en) * 1989-05-23 1991-05-28 International Business Machines Corporation Test selection techniques
US5036495A (en) * 1989-12-28 1991-07-30 International Business Machines Corp. Multiple mode-set for IC chip
US5016219A (en) * 1990-02-12 1991-05-14 Vlsi Technology, Inc. Computer memory write protection circuit
US4975883A (en) * 1990-03-29 1990-12-04 Intel Corporation Method and apparatus for preventing the erasure and programming of a nonvolatile memory
US5130645A (en) * 1990-08-13 1992-07-14 Vlsi Technology, Inc. Integrated circuit built-in self-test structure
US5072138A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with sequential clocked access codes for test mode entry

Also Published As

Publication number Publication date
US5706232A (en) 1998-01-06
JPH05274898A (ja) 1993-10-22
DE69120483D1 (de) 1996-08-01
KR100205449B1 (ko) 1999-07-01
JP3012710B2 (ja) 2000-02-28
US5408435A (en) 1995-04-18
EP0475588A1 (en) 1992-03-18
EP0475588B1 (en) 1996-06-26
DE69120483T2 (de) 1996-11-14

Similar Documents

Publication Publication Date Title
KR920005170A (ko) 전력 상승동안 금지된 테스트 모드의 진입을 가지는 반도체 메모리
US6367024B1 (en) Low power power-on reset circuitry having dual states
KR970707445A (ko) 전압 검지 회로, 파워 온.오프 리세트 회로 및 반도체 장치(Voltage Detection Circuit, Power-ON/OFF Reset Circuit, and Semiconductor Device)
KR920005172A (ko) 테스트 모드 진입을 위한 클럭된 호출 코드를 가지는 반도체 메모리
US4142118A (en) Integrated circuit with power supply voltage level detection
KR920005165A (ko) 테스트 모드 진입을 제어하기위한 개선된 전력-온리세트 회로
DE69133365D1 (de) Halbleiterspeicher mit sequenzgetakteten Zugriffscodes zum Eintritt in den Prüfmodus
KR920005173A (ko) 칩 동작상에 자동 테스트 모드의 이탈을 가진 반도체 메모리
KR20000000932A (ko) 기준전압 발생기의 스타트 업 회로
KR950015379A (ko) 반도체 메모리장치의 안정된 파워-온을 위한 스타트-엎회로
CN100419911C (zh) 半导体存储器件的激活电路
KR970706634A (ko) 파워 온 리셋 회로(power-on reset circuit)
KR920005169A (ko) 테스트 모드를 지시하기 위한 플래그를 가지는 반도체 메모리
US5440178A (en) Static test mode noise filter
KR960002358A (ko) 프로그램 전압이 상승하는 시간이 짧은 반도체 기억장치
US20100164559A1 (en) Power-on circuit
TW367411B (en) Signal generator
US5949797A (en) Microcontroller test circuit
KR0164802B1 (ko) 범 인 테스트 모드 구동회로
AU2005201146B2 (en) Test terminal negation circuit
KR930024018A (ko) 반도체 장치
KR960030399A (ko) 반도체 장치 및 이 반도체 장치의 클럭 신호 제어 방법
KR960035622A (ko) 전하 펌프 회로
KR970051265A (ko) 반도체 메모리 장치의 초기화 회로
JPH09120319A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040323

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee