KR910013729A - 최대 또는 최소 레벨회로 - Google Patents

최대 또는 최소 레벨회로 Download PDF

Info

Publication number
KR910013729A
KR910013729A KR1019900019513A KR900019513A KR910013729A KR 910013729 A KR910013729 A KR 910013729A KR 1019900019513 A KR1019900019513 A KR 1019900019513A KR 900019513 A KR900019513 A KR 900019513A KR 910013729 A KR910013729 A KR 910013729A
Authority
KR
South Korea
Prior art keywords
transistor
base
differential
circuit
maximum
Prior art date
Application number
KR1019900019513A
Other languages
English (en)
Other versions
KR930010384B1 (ko
Inventor
도시카츠 후지
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR910013729A publication Critical patent/KR910013729A/ko
Application granted granted Critical
Publication of KR930010384B1 publication Critical patent/KR930010384B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/30—Measuring the maximum or the minimum value of current or voltage reached in a time interval

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Amplifiers (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.

Description

최대 또는 최소 레벨회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 수단에 의거한 최대 또는 최소 레벨 회로의 일실시예를 나타내는 회로도,
제2도 및 제3도는 본 발명에 의하여 얻어지는 출력신호를 설명하는 파형도.

Claims (10)

  1. 에미터가 서로 접속되고, 공통 전류원(TE11)이 에미터 접합점에 접속된 한쌍의 차동 트랜지스터(T22, T23)를 갖고 있는 차동 증폭 회로를 구비하여 2입력 신호의 최대 또는 최소 레벨을 검출하기 위한 최대 또는 최소 레벨 회로에 있어서, 상기 차동 트랜지스터(T22, T23)의 베이스에 입력 신호를 가하다록 상기 차동 증폭 회로에 결합된 한쌍의 에미터 폴로워트랜지스터(T26, T27) 및 상기 에미터 폴로워트랜지스터(T26, T27)와 각각 직렬로 결합된 한쌍의 바이어스 발생회로를 구비하는데, 상기 각각의 바이어스 발생회로는 고정 바이어스원(VB2)에 접속된 베이스를 가지고 있는 바이어스 트랜지스터(T24/T25)를 구비하며, 상기 바이어스 트랜지스터(T24/ T25)에는 전류원(IE12/IE13)이 직렬 접속되며, 상기 한쌍의 바이어스 발생회로는 차동 트랜지스터(T22, T23)의 콜렉터에 교차 접속되는 것을 특징으로 하는 최대 또는 최소 레벨 회로.
  2. 제1항에 있어서, 상기 각각의 바이어스 발생회로에 있어서, 전류원은 저항을 포함하는 것을 특징으로 하는 최대 또는 최소 레벨 회로.
  3. 제1항에 있어서, 상기 차동 트랜지스터, 에미터 폴로워 트랜지스터 및 바이어스 발생 트랜지스터에느느 바이폴라 트랜지스터가 사용되는 것을 특징으로 하는 최대 또는 최소 레벨 회로.
  4. 제1항에 있어서, 상기 차동트랜지스터, 에미터 폴로워 트랜지스터 및 바이어스 발생 트랜지스터에는 전계효과 트랜지스터가 사용되는 것을 특징으로 하는 최대 도는 최소 레벨 회로.
  5. 2입력 신호의 최대 또는 최소 레벨을 검출하기 위한 최대 또는 최소 레벨 회로에 있어서, 상기 신호중 하나에 베이스가 접속된 제1차동 트랜지스터(T31)와 에미터가 서로 접속된 제2차동 트랜지스터(T32)를 구비하며, 제1기준 전위원(GND)와 상기 제1 및 제2 트랜지스터(T31, T32)의 에미터 접합점 사이에 제1전류원(IE21)이 접속되게한 제1차동 회로; 제2기준 전위원(Vcc)과 제1차동 증폭 회로의 제1 및 제2트랜지스터(T31, T32)의 콜렉터 사이에 접속된 제1능동 부하회로(T33, T34); 상기 입력신호중 다른 하나에 베이스가 접속된 제3차동 트랜지스터(T36) 및 에미터가 서로 접속된 제2차동 트랜지스터(T32)의 베이스에 베이스가 접속된 제4차동 트랜지스터(T37)를 구비하며, 제2전류원(IE22)이 제1기준 전위원(GND)와 제3 및 제4 차동 트랜지스터(T36, T37)의 에미터 접합점에 접속되게한 제2차동 증폭회로; 상기 제2기준 전위원(Vcc)와 상기 차동 증폭 회로의 제3 및 제4트랜지스터(T36, T37)의 콜렉터 사이에 접속된 제2능동 부하회로(T38, T39); 제1기준 전위원(GND)과 상기 제2 및 제4차동 트랜지스커(T32, T37)의 베이스 접합점 사이에 접속된 제3전류원(IE23); 상기 제2차동 트랜지스터(T32)의 콜렉터-베이스로와 병렬로 접속된 베이스-에미터로와 사기 제2기준 전위원(Vcc)에 접속된 콜렉터를 가진 제1귀환 트랜지스터(T35) 및 상기 제4차동 트랜지스터(T37)의 콜렉터-베이스로와 병렬로 접속된 베이스-에미터로와, 제2기준 전위원(Vcc)에 접속된 콜렉터를 가진 제2귀환 트랜지스터(T40)를 구비하는 것을 특징으로 하는 최대 또는 최소 레벨 회로.
  6. 제5항에 있어서, 각각의 제1 및 제2능동 부하회로는 전류미러 회로를 가지는 것을 특징으로 하는 최대 또는 최소 레벨 회로.
  7. 제5항에 있어서, 각각의 제1 및 제2능동 부하 회로는 베이스가 고정 바이어스원(VB4)에 접속된 바이어스 트랜지스터(T45/T46)를 구비하는 것을 특징으로 하는 최대 또는 최소 레벨 회로.
  8. 제5항에 있어서, 베이스가 제1귀환트랜지스터(T35)의 베이스에 접속되며, 베이스-에미터로가 제4차동 트랜지스터(T37)의 콜렉터와 제2기준 전위원(Vcc)사이에 접속된 제1교차 귀환 트랜지스터(T42) 및, 베이스가 제2귀환 트랜지스터(T32)의 베이스에 접속되며, 콜렉터-에미터로가 제2기준 전위원(Vcc)과 제2차동 트랜지스터(T32)의 콜렉터 사이에 접속된 제2교차 귀환 트랜지스터(T44)를 구비하는 것을 특징으로 하는 최대 또는 최소 레벨 회로.
  9. 제8항에 있어서, 각각의 제1 및 제2능동 부하 회로는 전류 미러 회로를 구비하는 것을 특징으로 하는 최대 또는 최소 레벨 회로.
  10. 제8항에 있어서, 각각의 제1 및 제2능동 부하 회로는 베이스가 고정 바이어스원(VB4)에 접속된 바이어스 트랜지스터(T45/T46)를 구비하는 것을 특징으로 하는 최대 또는 최소 레벨 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900019513A 1989-12-01 1990-11-30 최대 또는 최소 레벨회로 KR930010384B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-313146 1989-12-01
JP89-313146 1989-12-01
JP1313146A JPH03173289A (ja) 1989-12-01 1989-12-01 最大値／最小値回路

Publications (2)

Publication Number Publication Date
KR910013729A true KR910013729A (ko) 1991-08-08
KR930010384B1 KR930010384B1 (ko) 1993-10-23

Family

ID=18037659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019513A KR930010384B1 (ko) 1989-12-01 1990-11-30 최대 또는 최소 레벨회로

Country Status (4)

Country Link
US (1) US5159211A (ko)
EP (1) EP0430707A3 (ko)
JP (1) JPH03173289A (ko)
KR (1) KR930010384B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468684B1 (ko) * 1997-08-28 2005-03-16 삼성전자주식회사 저전력출력회로

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4201947C2 (de) * 1992-01-24 1993-10-28 Texas Instruments Deutschland Integrierte Transistorschaltung mit Reststromkompensation
US5341038A (en) * 1992-01-27 1994-08-23 Cherry Semiconductor Corporation Error detector circuit for indication of low supply voltage
US5304864A (en) * 1992-08-07 1994-04-19 Rockwell International Corporation Analog maximum/minimum selector circuit
US5463345A (en) * 1993-01-07 1995-10-31 Nec Corporation Circuit for converting unipolar input to bipolar output
JP2625347B2 (ja) * 1993-04-20 1997-07-02 日本電気株式会社 ディジタル受信器の自動オフセット制御回路
DE69320326T2 (de) * 1993-05-07 1998-12-24 Sgs-Thomson Microelectronics S.R.L., Agrate Brianza, Mailand/Milano Mit niedriger Versorgungsspannung arbeitender, eine Hysteresis aufweisender Komparator
JP3086768B2 (ja) * 1993-06-30 2000-09-11 株式会社東芝 磁気記録再生装置用増幅回路
WO1996010753A1 (en) * 1994-09-30 1996-04-11 Philips Electronics N.V. Extreme level circuit
FR2728744B1 (fr) * 1994-12-21 1997-03-14 Sgs Thomson Microelectronics Circuit de fourniture de tension extremum
JP3076258B2 (ja) * 1997-01-30 2000-08-14 日本電気アイシーマイコンシステム株式会社 入力初段回路
US6856199B2 (en) 2000-10-10 2005-02-15 California Institute Of Technology Reconfigurable distributed active transformers
WO2002031967A2 (en) 2000-10-10 2002-04-18 California Institute Of Technology Distributed circular geometry power amplifier architecture
US20030139812A1 (en) * 2001-11-09 2003-07-24 Javier Garcia Spinal implant
TWI326967B (en) 2002-03-11 2010-07-01 California Inst Of Techn Differential amplifier
US7049858B2 (en) * 2003-09-18 2006-05-23 Micrel, Inc. Reducing transient current caused by capacitance during high speed switching
US8299819B2 (en) 2005-05-04 2012-10-30 St-Ericsson Sa Peak or zero current comparator
US8019292B2 (en) * 2007-07-11 2011-09-13 Axiom Microdevices, Inc. Power amplifier amplitude modulator system and method
US7710197B2 (en) 2007-07-11 2010-05-04 Axiom Microdevices, Inc. Low offset envelope detector and method of use
FR3097387B1 (fr) * 2019-06-11 2021-05-28 St Microelectronics Rousset Procédé de polarisation d’une paire différentielle de transistors, et circuit intégré correspondant

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925719A (en) * 1972-04-05 1975-12-09 Teldix Gmbh Circuit for selecting an extreme value
JPS52152147A (en) * 1976-06-14 1977-12-17 Torio Kk Monostable multivibrator
EP0040275B1 (en) * 1980-05-20 1985-03-20 Motorola, Inc. Comparison circuit adaptable for utilization in a television receiver or the like
US4387309A (en) * 1981-07-06 1983-06-07 Motorola, Inc. Input stage for N-channel junction field effect transistor operational amplifier
JPS5890818A (ja) * 1981-11-26 1983-05-30 Sony Corp 論理演算回路
NL190885C (nl) * 1983-03-31 1994-10-03 Philips Nv Verzwakkerschakeling.
JPH0656394B2 (ja) * 1983-06-03 1994-07-27 株式会社日立製作所 信号選択回路
JPS6276871A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 画質補正回路
JPS6359595A (ja) * 1986-08-30 1988-03-15 株式会社東芝 携帯可能媒体における実装方法
US4714896A (en) * 1986-10-15 1987-12-22 Tektronix, Inc. Precision differential amplifier having fast overdrive recovery
US4760286A (en) * 1987-07-20 1988-07-26 Motorola, Inc. Comparator with input offset current elimination
JP2574859B2 (ja) * 1988-03-16 1997-01-22 株式会社日立製作所 Ｆｅｔ論理回路
JPH02142214A (ja) * 1988-11-24 1990-05-31 Nippon Motoroola Kk オフセット電圧を補償したラッチングコンパレータ
JP2856744B2 (ja) * 1988-12-02 1999-02-10 株式会社東芝 ピーク検出回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468684B1 (ko) * 1997-08-28 2005-03-16 삼성전자주식회사 저전력출력회로

Also Published As

Publication number Publication date
JPH03173289A (ja) 1991-07-26
US5159211A (en) 1992-10-27
EP0430707A2 (en) 1991-06-05
KR930010384B1 (ko) 1993-10-23
EP0430707A3 (en) 1992-04-22

Similar Documents

Publication Publication Date Title
KR910013729A (ko) 최대 또는 최소 레벨회로
KR960027256A (ko) 증폭기
KR870009543A (ko) 차동 증폭 회로
KR910005571A (ko) 고속 cmos 차동인터페이스 회로
KR900013509A (ko) 온도보상회로
KR850002710A (ko) 에미터플로위형 싱글 엔디드 푸쉬풀회로
KR880001102A (ko) Btl 증폭회로
KR880011996A (ko) 차동증폭기
KR860007777A (ko) 증폭기 장치 및 푸시풀 증폭기
KR870001504A (ko) 전류미터회로
KR900002543A (ko) 고주파 증폭기용 입력회로
KR940017113A (ko) 차동증폭회로
KR900004096A (ko) 증폭회로
KR920005459A (ko) 증폭 회로
KR890016750A (ko) 차동 증폭기
KR850008253A (ko) 차동 증폭기
KR910021007A (ko) 증폭기
KR910015123A (ko) Ecl논리회로
KR960036029A (ko) 반도체 집적회로
KR910003929A (ko) Fsk 데이타 파형 정형 회로
KR940020691A (ko) 집적 회로 증폭기(integrated circuit amplifiers)
KR900013706A (ko) 차동 증폭기
KR910007288A (ko) 전압비교회로
KR950010346A (ko) 증폭기 회로 및 차동 증폭기
KR920005460A (ko) 증폭회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee