KR910001769A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR910001769A
KR910001769A KR1019900008353A KR900008353A KR910001769A KR 910001769 A KR910001769 A KR 910001769A KR 1019900008353 A KR1019900008353 A KR 1019900008353A KR 900008353 A KR900008353 A KR 900008353A KR 910001769 A KR910001769 A KR 910001769A
Authority
KR
South Korea
Prior art keywords
semiconductor memory
memory device
selecting
selection
data
Prior art date
Application number
KR1019900008353A
Other languages
English (en)
Other versions
KR970004996B1 (ko
Inventor
도오루 가와노
마사오 나까노
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR910001769A publication Critical patent/KR910001769A/ko
Application granted granted Critical
Publication of KR970004996B1 publication Critical patent/KR970004996B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리 설명도.

Claims (29)

  1. 복수의 워드선(WLOO~WLOj)과 비트선(BLOO~BLOn)과 메모리셀(CELOO~CELOm)을 가지는 메모리 셀어래이(MAO~MAn)를 가지는 반도체기억장치에 있어서, 복수의 워드선을 동시에 활성화하는 행선택수단과 복수의 열선택선을 동시에 독립으로 활성화하고 복수의 비트선(BLO~BLOm)을 동시에 선택하는 열선택수단(SDYO,SDY1)과, 선택된 메모리셀중에서 서로 다른 비트선과 워드선의 조합에 의해 선택되어 있는 메모리셀을 선택하는 데이타실렉터를 구비하는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 행선택수단은 공통의 어드레스를 받는 복수의 행디코더와 상기 열선택수단은 공통의 열 어드레스를 받는 복수의 열디코더 구비한 것을 특징으로 하는 반도체 기억장치.
  3. 제1항에 있어서, 상기 열선택선을 제1의 배선층에서 형성하고, 행선택선을 제2의 배선층에서 형성한 것을 특징으로 하는 반도체기억장치.
  4. 제1항에 있어서, 상기 열선택수단에 의해 선택된 n개의 메모리셀 내용을 래치수단을 가지고 상기 데이터실렉터는 상기 래치수단의 출력에 접속된 n개의 메모리셀 내용을 n보다도 작은 m개로 선택하는 것을 특징으로 하는 반도체 기억장치.
  5. 제1항에 있어서, 상기 데이터 실렉터 회로에 의해 선택된 메모리셀의 데이타중의 오차를 정정하는 에러정정 회로를 가지는 것을 특징으로 하는 반도체 기억장치.
  6. 제4항에 있어서, 상기 m개의 판독하는 데이터를 n/m회시 분할로 상기 n개씩 판독하는 것을 특징으로하는 반도체 기억장치.
  7. 제4항에 있어서, 상기 데이타 실렉터의 내용은 어드레스신호의 일부를 디코더한 신호에 의해 시프티드와 다이어고널방식에 대응하는 위치에 있는 트랜지스터 온오프를 제어함으로써 데이타 선택을 행하는 것을 특징으로 하는 반도체 기억장치.
  8. 제7항에 있어서 상기 시트티드다이어고널방식은 메모리셀어래이의 일부를 구성하는 4X4의 부분어래이의 16비트의 메모리셀에서 4비트씩 출력하는 것을 특징으로 하는 반도체 기억장치.
  9. 제4항에 있어서, 상기 데이터셀렉터의 선택의 제어장치를 행하는 어드레스 신호는 외부어드레스를 변환하여 생성된 것을 특징으로 하는 반도체 기억장치.
  10. 제2항에 있어서, 행방향에 1쌍으로 설치된 메모리셀어래이의 각쌍에 있어서 그들의 중간에 행디코더를 각각 게재시켜서 행디코더를 공용화하는 것을 특징으로 하는 반도체 기억장치.
  11. 제4항에 있어서, 상기 데이터실렉터는 N비트의 데이터에서 n보다 작은 m1비트를 선택하는 제1데이타실렉터와 그의 m1비트보다도 더욱 작은 M2비트로 선택하는 제2데이터 셀렉터를 구비하는 것을 특징으로 하는 반도체 기억장치.
  12. 제4항에 있어서, 상기 데이터 래치수단과 데이터실렉터 수단과의 사이에 1블록이 N개의 데이터래치로부터 이루는 복수개의 사이에는 데이타래치에서 1개의 데이타래치블록을 선택하는 블록실렉터 수단을 포함하는 것을 특징으로 하는 반도체 기억장치.
  13. 제4항에 있어서, 상기 데이타실렉터에서는 복수비트 동시출력하는 복수개의 코먼데이타바스가 접속되고 이 코먼데이타바스에는 1개의 코먼데이타바스를 선택하는 1비트출력 데이타 실렉터가 접속되어서 이루는것을 특징으로 하는 반도체 기억장치.
  14. 제1항에 있어서, 농장메모리셀을 선택하는 농장 열선택수단을 포함하는 것을 특징으로 하는 반도체 기억장치.
  15. 제14항에 있어서, 외부어드레스와 칩내부에 기억되어있는 농장어드레스를 비교하여 일치한 경우는 농장용 메로리셀을 선택하는 농장열 선택수단을 활성화하고, 통상메모리셀을 선택하는 열선택수단을 비활성으로 하는 수단을 구비한 것을 특징으로하는 반도체 기억장치.
  16. 제15항에 있어서, 외부 어드레스칩 내부에 기억되어있는 농장어드레스를 비교하고 일치한 경우는 외부어드레스에 대응하는 서브 선택선의 스위치를 오프로 하는 수단을 구비한 것을 특징으로 하는 반도체 기억장치.
  17. 제1항에 있어서, 상기 반도체 기억장치는 입/출력의 비트구성이 다비트구성이고, 입/출력의 비트수이상의 개수의 열선택선을 동시에 선택하는 열선택수단을 구비하고 동시에 데이타가 입력 또는 출력되는 복수의 메모리셀(CELOO~CELOm)이 각각 다른 행선택수단에 속하는 것을 특징으로 하는 반도체 기억장치.
  18. 제1항에 있어서, 행선택수단은 농장용메모리셀을 선택하기 위해 농장행선택회로를 함유하는 것을 특징으로 하는 반도체 기억장치.
  19. 제18항에 있어서, 외부어드레서와 칩내부에 기억되어있는 농장어드레스를 비교하고 일치한 경우 농장용메모리셀을 선택하는 농장행선택선을 활성화하고, 통상메모리셀을 선택하는 행선택회로를 비활성으로하는 것을 특징으로하는 반도체 기억장치.
  20. 제18항에 있어서, 외부어드레스와 칩내부에 기억되어있는 농장 어드레스를 비교하고 일치한 경우는 외부어드레스에 대응하는 서브 선택의 스위치를 오프로 하는 수단을 구비한 것을 특징으로 하는 반도체기억장치.
  21. 복수의 워드선(WLOO~WLOj)과 비트선(BLOO~BLOm)과 메모리셀(CELOO~CELOm)을 가지는 메모리셀어래이를 복수(MAO~MAn)가지는 반도체기억장치에 있어서, 상기 각 메모리셀어레이(MAO)내에 있어서 선택되는 동일워드선(WLOO)상의 메모리셀(CELOO~CELOm)을 통하여 연결되는 비트선(BLOO~BLOm)중 메인열선택선을 활성화하고 그의 메인선택선에서 스위치를 통하여 접속되는 복수의 서브 선택선을 동시에 독립적으로 활성화하고 복수의 비트선을(BLOO~BLOM) 동시에 선택하는 열선택수단(SDYO, SDY1)을 구비한 것을 특징으로 하는 반도체 기억장치.
  22. 제21항에 있어서, 상기 열선택선이 스위츠를 통하여 접속되는 서브열선택선인 것을 특징으로 하는 반도체기억장치.
  23. 제22항에 있어서, 외부어드레스와 칩내부에 기억되어있는 농장 어드레스를 비교하고 일치한 경우는 외부어드레스에 대응하는 서브선택선의 스위츠를 오프로하는 수단을 구비한 것을 특징으로하는 반도체 기억장치.
  24. 복수의 워드선(WLOO~WLOj)과, 비트선(BLOO~BLOm)과, 메모리셀(CELOO~CELOm)을 가지는 메로리셀어래이를 복수(MAO~MAn)까지는 반도체기억장치에 있어서, 상기 각 메모리셀 어래이(MAO)내에 있어서 선택되는 동일워드선(WLOO)상의 메모리셀(CELOO~CELOm)을 통하여 연결되는 비트선(BLOO~BLOm)중 메인열선택선을 활성화함과 동시에 메인선택선에서 휴즈를 통하여 접속되는 복수의 서브열선택선을 동시에 독립으로 활성화하고, 복수의 비트선을(BLOO~BLOm) 동시에 선택하는 열선택수단(SDYO, SDYO)을 구비한 것을 특징으로 하는 반도체 기억장치.
  25. 제25항에 있어서, 불량셀을 선택하는 서브열선택선을 휴즈를 절단하여 잘라버리는 것을 특징으로하는 반도체 기억장치.
  26. 복수의 워드선(WLOO~WLOj)과, 비트선(BLOO~BLOm)과, 메모리셀(CELOO~CELOm)을 가지는 메로셀어래이를 복수(MAO~MAn)가지는 반도체기억장치에 있어서, 상기 각 메모리셀어래이(MAO) 내에 있어서, 선택되는 동일워드선(WLOO)상의 메모리셀(CELOO~CELOm)을 통하여 연결되는 비트선(BLOO~BLOm)중 열선택선을 독립으로 활성화하고 복수의 비트선(BLOO~BLOm)을 동시에 선택하는 열선택구동회로를 복수구비한 것을 특징으로 하는 반도체 기억장치.
  27. 제26항에 있어서, 독립으로 활성화된 열선택선을 복수의 메모리셀이 접속된 비트선의 데이타를 소오스드레인사이를 통하여 버스에 전달한는 트랜스퍼수단의 게이트에 접속하는 것을 특징으로 하는 반도체 기억장치.
  28. 복수의 워드선과 복수의 비트선, 베모리셀을 가지는 반도체메모리 장치에 있어서, 복수의 상기 워드선을 활성화함으로써 상기 워드선에 접속된 메모리셀의 내용을 상기 비트선에 전달하는 경우에, 복수의 열선택선을 동시 또한 독립으로 활성화하는 수단과 상기 열선택수단에 의해 n개의 메모리셀 내용을 래치하는 래치수단과 상기 래치수단의 출력에 접속되어 n개의 메모리셀 내용을 n보다도 작은 m개로 선택하는 데이타실렉터수단을 가지고 상기 m개의 메모리셀은 서로 다른 워드선과 비트선의 조합으로 선택된 것을 특징으로 하는 반도체 기억장치.
  29. 병렬 입/출력하는 비트수(P)보다도 많은 수의 메모리셀을 동시 선택하는 수단과 그들중에서 서로 다른 행선, 열선으로 선택되어 있는 P개의 셀을 데이타버스를 접속하는 수단으로 이루어지는 것을 특징으로 하는 반도체 기억장치..
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900008353A 1989-06-06 1990-06-07 비트 고장을 정정할 수 있는 반도체 기억 장치 KR970004996B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-143413 1989-06-06
JP14341389 1989-06-06

Publications (2)

Publication Number Publication Date
KR910001769A true KR910001769A (ko) 1991-01-31
KR970004996B1 KR970004996B1 (ko) 1997-04-10

Family

ID=15338191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900008353A KR970004996B1 (ko) 1989-06-06 1990-06-07 비트 고장을 정정할 수 있는 반도체 기억 장치

Country Status (5)

Country Link
US (1) US5502675A (ko)
EP (1) EP0401792B1 (ko)
JP (1) JPH0814985B2 (ko)
KR (1) KR970004996B1 (ko)
DE (1) DE69024851T2 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970004460B1 (ko) * 1992-06-30 1997-03-27 니뽄 덴끼 가부시끼가이샤 반도체 메모리 회로
JPH06195973A (ja) * 1992-10-12 1994-07-15 Nec Corp ダイナミックｒａｍ
JP3048498B2 (ja) * 1994-04-13 2000-06-05 株式会社東芝 半導体記憶装置
JP3135795B2 (ja) 1994-09-22 2001-02-19 東芝マイクロエレクトロニクス株式会社 ダイナミック型メモリ
US5812478A (en) * 1995-01-05 1998-09-22 Kabushiki Kaisha Toshiba Semiconductor memory having improved data bus arrangement
JP3267462B2 (ja) * 1995-01-05 2002-03-18 株式会社東芝 半導体記憶装置
US5943693A (en) * 1995-03-29 1999-08-24 Intel Corporation Algorithmic array mapping to decrease defect sensitivity of memory devices
JPH0973778A (ja) * 1995-09-01 1997-03-18 Texas Instr Japan Ltd アドレスアクセスパスのコントロール回路
JPH09161476A (ja) 1995-10-04 1997-06-20 Toshiba Corp 半導体メモリ及びそのテスト回路、並びにデ−タ転送システム
TW348266B (en) 1996-03-11 1998-12-21 Toshiba Co Ltd Semiconductor memory device
JP3477018B2 (ja) * 1996-03-11 2003-12-10 株式会社東芝 半導体記憶装置
US6072719A (en) * 1996-04-19 2000-06-06 Kabushiki Kaisha Toshiba Semiconductor memory device
US5815456A (en) * 1996-06-19 1998-09-29 Cirrus Logic, Inc. Multibank -- multiport memories and systems and methods using the same
JPH1050958A (ja) * 1996-08-05 1998-02-20 Toshiba Corp 半導体記憶装置、半導体記憶装置のレイアウト方法、半導体記憶装置の動作方法および半導体記憶装置の回路配置パターン
US5781483A (en) * 1996-12-31 1998-07-14 Micron Technology, Inc. Device and method for repairing a memory array by storing each bit in multiple memory cells in the array
US5822268A (en) * 1997-09-11 1998-10-13 International Business Machines Corporation Hierarchical column select line architecture for multi-bank DRAMs
JP3229267B2 (ja) * 1997-09-11 2001-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション マルチバンクｄｒａｍ用の階層カラム選択ライン・アーキテクチャ
US6034914A (en) * 1997-10-30 2000-03-07 Kabushiki Kaisha Toahiba Semiconductor memory device having column redundancy function
US5896331A (en) * 1997-12-23 1999-04-20 Lsi Logic Corporation Reprogrammable addressing process for embedded DRAM
US5901095A (en) * 1997-12-23 1999-05-04 Lsi Logic Corporation Reprogrammable address selector for an embedded DRAM
US5907511A (en) * 1997-12-23 1999-05-25 Lsi Logic Corporation Electrically selectable redundant components for an embedded DRAM
KR19990061991A (ko) * 1997-12-31 1999-07-26 김영환 다수개의 리던던시 입출력 라인들을 구비하는 반도체 장치
US6246630B1 (en) 1998-02-02 2001-06-12 International Business Machines Corporation Intra-unit column address increment system for memory
US6038634A (en) * 1998-02-02 2000-03-14 International Business Machines Corporation Intra-unit block addressing system for memory
US6002275A (en) * 1998-02-02 1999-12-14 International Business Machines Corporation Single ended read write drive for memory
US6118726A (en) * 1998-02-02 2000-09-12 International Business Machines Corporation Shared row decoder
US6064588A (en) * 1998-03-30 2000-05-16 Lsi Logic Corporation Embedded dram with noise-protected differential capacitor memory cells
US5999440A (en) * 1998-03-30 1999-12-07 Lsi Logic Corporation Embedded DRAM with noise-protecting substrate isolation well
US6049505A (en) * 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
US6005824A (en) * 1998-06-30 1999-12-21 Lsi Logic Corporation Inherently compensated clocking circuit for dynamic random access memory
US5978304A (en) * 1998-06-30 1999-11-02 Lsi Logic Corporation Hierarchical, adaptable-configuration dynamic random access memory
US6115300A (en) * 1998-11-03 2000-09-05 Silicon Access Technology, Inc. Column redundancy based on column slices
JP2000182390A (ja) 1998-12-11 2000-06-30 Mitsubishi Electric Corp 半導体記憶装置
KR100351048B1 (ko) * 1999-04-27 2002-09-09 삼성전자 주식회사 데이터 입출력 라인의 부하를 최소화하는 칼럼 선택 회로, 이를 구비하는 반도체 메모리 장치
US6477082B2 (en) * 2000-12-29 2002-11-05 Micron Technology, Inc. Burst access memory with zero wait states
US6549476B2 (en) 2001-04-09 2003-04-15 Micron Technology, Inc. Device and method for using complementary bits in a memory array
JP5119563B2 (ja) * 2001-08-03 2013-01-16 日本電気株式会社 不良メモリセル救済回路を有する半導体記憶装置
US6941493B2 (en) * 2002-02-27 2005-09-06 Sun Microsystems, Inc. Memory subsystem including an error detection mechanism for address and control signals
US20030163769A1 (en) * 2002-02-27 2003-08-28 Sun Microsystems, Inc. Memory module including an error detection mechanism for address and control signals
US6973613B2 (en) * 2002-06-28 2005-12-06 Sun Microsystems, Inc. Error detection/correction code which detects and corrects component failure and which provides single bit error correction subsequent to component failure
US6976194B2 (en) * 2002-06-28 2005-12-13 Sun Microsystems, Inc. Memory/Transmission medium failure handling controller and method
US6996766B2 (en) * 2002-06-28 2006-02-07 Sun Microsystems, Inc. Error detection/correction code which detects and corrects a first failing component and optionally a second failing component
JP4425532B2 (ja) 2002-08-29 2010-03-03 富士通マイクロエレクトロニクス株式会社 半導体メモリ
US6996686B2 (en) * 2002-12-23 2006-02-07 Sun Microsystems, Inc. Memory subsystem including memory modules having multiple banks
US7779285B2 (en) * 2003-02-18 2010-08-17 Oracle America, Inc. Memory system including independent isolated power for each memory module
US7530008B2 (en) 2003-08-08 2009-05-05 Sun Microsystems, Inc. Scalable-chip-correct ECC scheme
US7188296B1 (en) 2003-10-30 2007-03-06 Sun Microsystems, Inc. ECC for component failures using Galois fields
US20060182187A1 (en) * 2005-02-11 2006-08-17 Likovich Robert B Jr Automatic reconfiguration of an I/O bus to correct for an error bit
US8279704B2 (en) 2006-07-31 2012-10-02 Sandisk 3D Llc Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same
WO2008016950A2 (en) * 2006-07-31 2008-02-07 Sandisk 3D Llc Method and apparatus for memory array incorporating two data busses for memory array block selection
US7499366B2 (en) 2006-07-31 2009-03-03 Sandisk 3D Llc Method for using dual data-dependent busses for coupling read/write circuits to a memory array
JP5018074B2 (ja) 2006-12-22 2012-09-05 富士通セミコンダクター株式会社 メモリ装置，メモリコントローラ及びメモリシステム
US20080309532A1 (en) * 2007-06-12 2008-12-18 Silicon Optronics, Inc. Solid-state imaging device and method of manufacturing thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006467A (en) * 1975-11-14 1977-02-01 Honeywell Information Systems, Inc. Error-correctible bit-organized RAM system
JPS5298433A (en) * 1976-02-16 1977-08-18 Hitachi Ltd Semiconductor memory
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
US4943967A (en) * 1982-02-15 1990-07-24 Hitachi, Ltd. Semiconductor memory with an improved dummy cell arrangement and with a built-in error correction code circuit
JPS58139399A (ja) * 1982-02-15 1983-08-18 Hitachi Ltd 半導体記憶装置
US4483001A (en) * 1982-06-16 1984-11-13 International Business Machines Corporation Online realignment of memory faults
JPS5975494A (ja) * 1982-10-25 1984-04-28 Hitachi Ltd 半導体記憶装置
JPS60179859A (ja) * 1984-02-27 1985-09-13 Nippon Telegr & Teleph Corp <Ntt> 半導体記憶装置
JPS6180597A (ja) * 1984-09-26 1986-04-24 Hitachi Ltd 半導体記憶装置
US4692923A (en) * 1984-09-28 1987-09-08 Ncr Corporation Fault tolerant memory
JPS61105800A (ja) * 1984-10-29 1986-05-23 Nec Corp 半導体メモリ
JPH0652632B2 (ja) * 1985-01-23 1994-07-06 株式会社日立製作所 ダイナミツク型ｒａｍ
JPS6247900A (ja) * 1985-08-27 1987-03-02 Toshiba Corp メモリ装置
US4747080A (en) * 1985-11-12 1988-05-24 Nippon Telegraph & Telephone Corporation Semiconductor memory having self correction function
JPS62134899A (ja) * 1985-12-06 1987-06-17 Mitsubishi Electric Corp 半導体記憶装置
JPH0612613B2 (ja) * 1986-03-18 1994-02-16 富士通株式会社 半導体記憶装置
JPS62250600A (ja) * 1986-04-22 1987-10-31 Sharp Corp 半導体集積回路装置
JPS63239675A (ja) * 1986-11-27 1988-10-05 Toshiba Corp 半導体記憶装置
JPS63140493A (ja) * 1986-12-01 1988-06-13 Mitsubishi Electric Corp 半導体記憶装置
JPS63204600A (ja) * 1987-02-18 1988-08-24 Mitsubishi Electric Corp 半導体記憶装置
JP2629697B2 (ja) * 1987-03-27 1997-07-09 日本電気株式会社 半導体記憶装置
JPS63304496A (ja) * 1987-06-03 1988-12-12 Mitsubishi Electric Corp 半導体記憶装置
JPS6457495A (en) * 1987-08-28 1989-03-03 Hitachi Ltd Semiconductor memory device
JPH0752583B2 (ja) * 1987-11-30 1995-06-05 株式会社東芝 半導体メモリ

Also Published As

Publication number Publication date
JPH0386992A (ja) 1991-04-11
DE69024851D1 (de) 1996-02-29
EP0401792B1 (en) 1996-01-17
EP0401792A2 (en) 1990-12-12
DE69024851T2 (de) 1996-09-05
KR970004996B1 (ko) 1997-04-10
EP0401792A3 (en) 1992-02-26
JPH0814985B2 (ja) 1996-02-14
US5502675A (en) 1996-03-26

Similar Documents

Publication Publication Date Title
KR910001769A (ko) 반도체 기억장치
US6611466B2 (en) Semiconductor memory device capable of adjusting the number of banks and method for adjusting the number of banks
JP2501993B2 (ja) 半導体記憶装置
KR870007520A (ko) 여유회로부를 갖춘 반도체 메모리장치
EP0399535A2 (en) Memory circuit having a redundant memory cell array for replacing faulty cells
JPS59500117A (ja) 冗長回路を利用した半導体メモリ
US5088066A (en) Redundancy decoding circuit using n-channel transistors
US5272672A (en) Semiconductor memory device having redundant circuit
KR880014577A (ko) 리던던트 저장공간을 갖고 있는 메모리
US7006393B2 (en) Method and apparatus for semiconductor device repair with reduced number of programmable elements
US4972380A (en) Decoding circuit for functional block
JP3501893B2 (ja) 半導体記憶装置
US20040105289A1 (en) Method and apparatus for replacing defective rows in a semiconductor memory array
JPS6328129A (ja) 書込み可能な論理アレ−と同論理アレ−をプログラムする方法
KR19990023677A (ko) 용장 회로를 구비한 반도체 기억 장치
JP2956634B2 (ja) 半導体記憶装置の冗長アドレス選択方式および半導体記憶装置
JPH07153295A (ja) 冗長ラインデコーダマスタイネーブル回路及び方法
US4754434A (en) Switching plane redundancy
CA2004436A1 (en) Test chip for use in semiconductor fault analysis
JP2002050191A (ja) 半導体記憶装置
KR960005625A (ko) 테스트타임이 단축되는 반도체메모리장치 및 이를 위한 컬럼선택트랜지스터 제어방법
US7378879B1 (en) Decoding systems and methods
KR930003164A (ko) 반도체메모리 리던던시 장치
JPH0393097A (ja) 半導体記憶装置
KR100341155B1 (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070906

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee