KR890702251A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법

Info

Publication number
KR890702251A
KR890702251A KR1019890701034A KR890701034A KR890702251A KR 890702251 A KR890702251 A KR 890702251A KR 1019890701034 A KR1019890701034 A KR 1019890701034A KR 890701034 A KR890701034 A KR 890701034A KR 890702251 A KR890702251 A KR 890702251A
Authority
KR
South Korea
Prior art keywords
conductivity type
shell
semiconductor substrate
type
ion
Prior art date
Application number
KR1019890701034A
Other languages
English (en)
Other versions
KR950015013B1 (ko
Inventor
신지 오다나까
Original Assignee
후지이 사다오
마쯔시다 덴끼 산교 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지이 사다오, 마쯔시다 덴끼 산교 가부시끼 가이샤 filed Critical 후지이 사다오
Publication of KR890702251A publication Critical patent/KR890702251A/ko
Application granted granted Critical
Publication of KR950015013B1 publication Critical patent/KR950015013B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

내용 없음

Description

반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본원 발명의 실시예 1에 있는 반도체 장치의 제조 단면도, 제 2 도는 동 위치의 제조 공정의 개략 단면도, 제 3 도는 본원 반도체 장치의 개시 샘플의 SISM 장치에 의한 기판 깊이 방향의 실측 주입 불순물 분포.

Claims (21)

  1. 반도체 장치에 있어서, 제 1 도전형의 반도체 기판과, 상기 반도체 기판에 선택적으로 형성된 제 2 도전형의 쉘과, 제 2 도전형의 쉘 아래의 깊은 영역에 형성되고, 상기 반도체 기판에서도 고농도인 제 1 도전형의 매입층과, 상기 제 2 도전형의 쉘을 평면적으로 둘러쌓은 매입층보다도 얕은 영역으로 형성된 제 1 도전형의 쉘, 제 1 도전형의 쉘과 상기 매입층이 제 2 도전형의 쉘 단부 표면 근방에 형성되는 절연 분리층 아래의 상기 반도체 기판 내로 기판 농도보다도 고농도인 제 1 도전형 불순물로서 연속 형성되고 있으며, 제 2 도전형의 쉘에는 제 1 도전형의 트랜지스터를, 제 1 도전형의 쉘에는 제 2 도전형의 트랜지스터를 형성하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 일부가 반도체 기판 표면보다 돌출한 절연 분리층을 가지고, 상기 절연 분리층 아래의 제 1 도전형 쉘 및 제 2 도전형의 쉘 불순물 프로파일은 각각 상기 절연 분리층 아래 이외에 설치된 각 쉘의 불순물 프로파일보다도 얕게 형성된 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 제 1 도전형의 쉘의 불순물 프로파일의 가장 높은 농도층이 반도체 기판내부 하층부에 위치하고, 마찬가지로 제 2 도전형의 쉘 불순물 프로파일에 대한 가장 높은 농도층이 반도체 기판 내부 하층부에 위치하며, 제1도전형의 쉘 및 제 2 도전형의 쉘에 형성되는 트랜지스터는 각각 높은 농도층보다도 얕은 영역에 형성된 것을 특징으로 하는 반도체 장치.
  4. 반도체 장치에 있어서, 제 1 도전형의 반도체 기판은, 상기 반도체 기판에 선택적으로 형성된 제 2 도전형의 쉘과, 제 2 도전형의 쉘 아래의 깊은 영역에 형성되고, 상기 반도체 기판에서도 고농도인 제 1 도전형의 매입층과, 상기 제 2 도전형의 쉘을 평면적으로 둘러쌓은 매입층보다도 얕은 영역으로 형성된 제 1 도전형의 쉘이, 제 1 도전형의 쉘과 상기 매입층이 제 2 도전형의 쉘 단부 표면 근방에 형성되는 절연 분리층 아래의 반도체 기판 내에 기판 농도보다도 고농도인 제 1 도전형 불순물로서 연속 형성되고 있으며, 제 2 도전형의 쉘에는 제 1 도전형의 트랜지스터를 상기 제 1 도전형의 매입층의 최대 농도가 제 1 도전형의 쉘의 최대 농도보다도 높게 형성되며, 상기 제 2 도전형의 쉘에는 제 1 도전형의 트랜지스터를, 제 1 도전형의 쉘에는 제 2 도전형의 트랜지스터를 형성하는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서, 일부가 반도체 기판 표면보다 돌출한 절연 분리층을 가지고, 상기 절연 분리층 아래의 제 1 도전형 쉘 및 제 2 도전형의 쉘의 불순물 프로파일은, 각각 상기 절연 분리층 아래 이외에 설치된 각 쉘의 불순물 프로파일보다도 얕게 형성된 것을 특징으로 하는 반도체 장치.
  6. 제 4 항 또는 제 5 항에 있어서, 제 1 도전형의 쉘 불순물 프로파일의 가장 높은 농도층이, 반도체 기판내부 하층부에 위치하고, 마찬가지로 제 2 도전형의 쉘의 불순물 프로파일의 가장 높은 농도층이, 반도체 기판 내부 하층부에 위치하며, 제 1 도전형의 쉘 및 상기 제 2 도전형의 쉘에 형성되는 트랜지스터는 각각 상기 높은 농도층보다도 얕은 영역에 형성된 것을 특징으로 하는 반도체 장치.
  7. 반도체 장치의 제조 방법에 있어서, 반도체 기판과, 상기 반도체 기판에 선택적으로 포토레지스트 패턴을 형성하는 패턴 공정과, 포토레지스트 패턴을 사용하여 제 1 도전형의 이온 종류의 주입 없이 상기 포토레지스트 패턴으로 덮지 않은 상기 반도체 기판 내의 하층부 및 포토레지스트 패턴으로 덮는 반도체 기판 내의 상층부에 제 1 도전형의 영역을 동시에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서, 포토레지스트 단부가 테이퍼를 가지게 되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 8 항에 있어서, 이온 주입의 가속 전압이 100KeV에서 4.0MeV로서, 제 1 도전형의 이온 종류를 주입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 반도체 장치의 제조 방법에 있어서, 이온 주입에 대하는 스토핑 파워가 다른 제 1 막과 제 2 막과, 제 1 막을 반도체 기판상 전면에, 상기 제 2 막을 반도체 기판상에 선택적으로 형성하는 주입 패턴 형성 공정과 이후 제 1 도전형의 이온 종류의 주입 및 제 2 도전형의 이온 종류의 주입을 행한 후에 제 1 막과 제 2 막을 완전히 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 제 1 도전형의 이온 종류의 주입에 의하여 제 2 막으로서 덮여진 반도체 기판 내의 상층부 및 상기 이외 반도체 기판 내의 하층 깊이부에 제 1 도전형 영역이 형성되고, 제 2 도전형의 이온 종류의 주입에 의하여 제 2 의 막으로서 덮여있지 않은 반도체 기판 내의 상층부만으로 제 2 도전형 영역이 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제10항 또는 제 11 항에 있어서, 제 1 도전형의 이온 종류의 가속 전압은 100KeV에서 4.0MeV, 제 2 도전형의 이온 종류의 가속 전압은 240KeV에서 7.2MeV로서 이온 주입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 반도체 장치의 제조 방법에 있어서, 제 1 도전형의 반도체 기판과, 상기 반도체 기판에 선택적으로 포토레지스트 패턴을 형성하는 패턴 공정과 상기 포토레지스트 패턴을 사용하여 제 1 도전형의 이온 종류 및 제 2 도전형의 이온 종류를 각각 주입하고, 포토레지스트 패턴으로 덮여져 있지 않은 반도체 기판 내의 상층부에는 제 2 도전형의 영역을 형성하고, 상기 제 1 도전형의 이온 종류의 주입에 의하여 제 2 도전형의 영역의 하층부 및 포토레지스트 패턴으로 덮여진 반도체 기판 내의 상층부에 제 1 도전형의 영역을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 13 항에 있어서, 제 1 도전형의 이온 종류의 가속 전압은 100KeV에서 4.0MeV, 제 2 도전형의 이온 종류의 가속 전압은 240KeV에서 7.2MeV로서 이온 주입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 반도체 장치의 제조 방법에 있어서, 제 1 도전형의 반도체 기판은, 반도체 기판에 선택적으로 기록분리층을 형성하는 분리 공정과, 상기 절연 분리층의 일부를 포함하여 반도체 기판에 선택적으로 포토레지스트 패턴을 형성하는 패턴 공정과, 상기 포토레지스트 패턴을 사용하여 제 1 도전형의 이온 종류 및 제 2 도전형의 이온 종류를 각각 주입하고, 상기 포토레지스트 패턴으로 덮여져 있지 않은 반도체 기판 내의 상층부에는 제 2 도전형의 영역을 형성하고, 제 1 도전형의 이온 종류의 주입에 의하여 제 2 도전형의 영역의 하층부 및 포토레지스트 패턴으로 덮여진 반도체 기판 내의 상층부에 제 1 도전형의 영역을 형성하고, 상기 절연 분리층의 일부 아래의 하층부 및 상층부에 형성되는 제 1 도전형의 영역이 반도체 기판의 기판 농도보다도 높은 농도로서 연속적으로 형성되는 이온 주입 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 15 항에 있어서, 절연 분리 공정은, 주로 반도체 기판의 열산화에 의하여 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 15 항에 있어서, 절연 분리 공정은 주로 절연물의 퇴적에 의하여 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 15 항, 제 16 항 또는 제 17 항에 있어서, 제 1 도전형의 이온 종류의 가속 전압은 100KeV에서 4.0MeV, 제 2 도전형의 이온 종류의 가속 전압은 240KeV에서 7.2MeV로서 이온 주입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 반도체 장치의 제조 방법에 있어서, 제 1 도전형의 반도체 기판은, 반도체 기판에 선택적으로 포토레지스트 패턴을 형성하는 패턴 공정과, 상기 포토레지스트 패턴을 사용하여 제 1 도전형의 이온 종류 및 제 2 도전형의 이온 종류를 각각 주입하고, 상기 포토레지스트 패턴으로 덮여져 있지 않은 반도체 기판 내의 상층부에는 제 2 도전형의 영역을 형성하고, 제 1 도전형의 이온 종류의 주입에 의하여 제 2 도전형의 영역 하층부 및 상기 포토레지스트 패턴으로 덮여진 반도체 기판 내의 상층부에 제 1 도전형의 영역을 형성하고, 상기 포토레지스트 패턴 단부의 아래의 하층부 및 상층부에 형성되는 제 1 도전형의 영역이 반도체 기판의 기판 농도보다도 높은 농도로서 연속적으로 형성되는 이온 주입 공정과, 포토레지스트 패턴을 제거하는 레지스트 제거 공정과, 이온 주입 공정으로서 반도체 기판 상층부에 형성되는 제 1 도전형의 영역과 제 2 도전형의 영역의 경계부를 거의 중심으로 한 절연 분리층을 선택적으로 형성하는 절연 분리 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 19 항에 있어서, 절연 분리 공정은, 주로 절연물의 퇴적에 의하여 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제 19 항 또는 제 20 항에 있어서, 제 1 도전형의 이온 종류의 가속 전압은 100KeV에서 4.0MeV, 제 2 도전형의 이온 종류의 가속 전압은 240KeV에서 7.2MeV로서 이온 주입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890701034A 1987-10-08 1988-10-06 반도체 장치 및 그 제조 방법 KR950015013B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP25420387 1987-10-08
JP254203 1987-10-08
JP8871488 1988-04-11
JP88714 1988-04-11
PCT/JP1988/001017 WO1989003591A1 (en) 1987-10-08 1988-10-06 Semiconducteur device and method of producing the same

Publications (2)

Publication Number Publication Date
KR890702251A true KR890702251A (ko) 1989-12-23
KR950015013B1 KR950015013B1 (ko) 1995-12-21

Family

ID=26430065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890701034A KR950015013B1 (ko) 1987-10-08 1988-10-06 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US5160996A (ko)
EP (2) EP0794575A3 (ko)
KR (1) KR950015013B1 (ko)
DE (1) DE3856150T2 (ko)
WO (1) WO1989003591A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5702973A (en) * 1990-04-05 1997-12-30 Seh America, Inc. Method for forming epitaxial semiconductor wafer for CMOS integrated circuits
JPH05226592A (ja) * 1992-02-15 1993-09-03 Sony Corp 半導体装置の製造方法
US5365082A (en) * 1992-09-30 1994-11-15 Texas Instruments Incorporated MOSFET cell array
JP2978345B2 (ja) * 1992-11-26 1999-11-15 三菱電機株式会社 半導体装置の製造方法
JPH06334032A (ja) * 1993-03-23 1994-12-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO1994025988A1 (en) * 1993-04-28 1994-11-10 Seh America, Inc. Epitaxial semiconductor wafer for cmos integrated circuits
KR0144959B1 (ko) * 1994-05-17 1998-07-01 김광호 반도체장치 및 제조방법
US5501993A (en) * 1994-11-22 1996-03-26 Genus, Inc. Method of constructing CMOS vertically modulated wells (VMW) by clustered MeV BILLI (buried implanted layer for lateral isolation) implantation
US5573963A (en) * 1995-05-03 1996-11-12 Vanguard International Semiconductor Corporation Method of forming self-aligned twin tub CMOS devices
JP3400891B2 (ja) * 1995-05-29 2003-04-28 三菱電機株式会社 半導体記憶装置およびその製造方法
US5573962A (en) * 1995-12-15 1996-11-12 Vanguard International Semiconductor Corporation Low cycle time CMOS process
US5731619A (en) * 1996-05-22 1998-03-24 International Business Machines Corporation CMOS structure with FETS having isolated wells with merged depletions and methods of making same
CN1126150C (zh) 1996-06-24 2003-10-29 松下电器产业株式会社 制造半导体器件的方法
KR100203306B1 (ko) * 1996-06-29 1999-06-15 김영환 반도체 소자의 제조방법
US5858828A (en) 1997-02-18 1999-01-12 Symbios, Inc. Use of MEV implantation to form vertically modulated N+ buried layer in an NPN bipolar transistor
US5821589A (en) * 1997-03-19 1998-10-13 Genus, Inc. Method for cmos latch-up improvement by mev billi (buried implanted layer for laternal isolation) plus buried layer implantation
US6225662B1 (en) * 1998-07-28 2001-05-01 Philips Semiconductors, Inc. Semiconductor structure with heavily doped buried breakdown region
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
US8154078B2 (en) * 2010-02-17 2012-04-10 Vanguard International Semiconductor Corporation Semiconductor structure and fabrication method thereof
DE102013018789A1 (de) 2012-11-29 2014-06-05 Infineon Technologies Ag Steuern lichterzeugter Ladungsträger

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925120A (en) * 1969-10-27 1975-12-09 Hitachi Ltd A method for manufacturing a semiconductor device having a buried epitaxial layer
JPS55153367A (en) * 1979-05-18 1980-11-29 Toshiba Corp Semiconductor device
US4315781A (en) * 1980-04-23 1982-02-16 Hughes Aircraft Company Method of controlling MOSFET threshold voltage with self-aligned channel stop
JPS5791553A (en) * 1980-11-29 1982-06-07 Toshiba Corp Semiconductor device
JPS57132353A (en) * 1981-02-09 1982-08-16 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit
JPS5814538A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
JPS58218160A (ja) * 1982-06-11 1983-12-19 Mitsubishi Electric Corp 半導体集積回路
US4797724A (en) * 1982-06-30 1989-01-10 Honeywell Inc. Reducing bipolar parasitic effects in IGFET devices
JPS6010771A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置
JPS6074468A (ja) * 1983-09-29 1985-04-26 Fujitsu Ltd 半導体装置
JPS60117654A (ja) * 1983-11-30 1985-06-25 Toshiba Corp 相補型半導体装置
JPS6110268A (ja) * 1984-06-26 1986-01-17 Nec Corp 相補型ｍｏｓ半導体装置の製造方法
DE3583575D1 (de) * 1984-10-17 1991-08-29 Hitachi Ltd Komplementaere halbleiteranordnung.
JPS61129861A (ja) * 1984-11-28 1986-06-17 Toshiba Corp 半導体装置
JPH0793282B2 (ja) * 1985-04-15 1995-10-09 株式会社日立製作所 半導体装置の製造方法
JPS61242064A (ja) * 1985-04-19 1986-10-28 Toshiba Corp 相補型半導体装置の製造方法
NL8501992A (nl) * 1985-07-11 1987-02-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4760433A (en) * 1986-01-31 1988-07-26 Harris Corporation ESD protection transistors
US4729006A (en) * 1986-03-17 1988-03-01 International Business Machines Corporation Sidewall spacers for CMOS circuit stress relief/isolation and method for making
JPS63244876A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 相補型ｍｉｓ半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0336977B1 (en) 1998-03-18
DE3856150T2 (de) 1998-08-06
DE3856150D1 (de) 1998-04-23
WO1989003591A1 (en) 1989-04-20
EP0336977A1 (en) 1989-10-18
EP0794575A3 (en) 1998-04-01
US5160996A (en) 1992-11-03
KR950015013B1 (ko) 1995-12-21
EP0794575A2 (en) 1997-09-10
EP0336977A4 (en) 1991-10-23

Similar Documents

Publication Publication Date Title
KR890702251A (ko) 반도체 장치 및 그 제조방법
KR860700370A (ko) 집적 회로소자 및 그 제조방법
US4683637A (en) Forming depthwise isolation by selective oxygen/nitrogen deep implant and reaction annealing
KR870000763A (ko) 반도체 장치 및 그 제조방법
KR890015391A (ko) Mos 트랜지스터의 자기 정합 소스/드레인 컨택트의 형성방법
KR970067933A (ko) 절연 게이트형 반도체 장치 및 그 제조방법
KR980700687A (ko) 클러스트화 MeV BILLI 주입에 의한 CMOS 수직 변조 웰의 구성 방법(Buried Implanted Layer for Lateral Isolation) 주입에 의한 CMOS 수직 변조 웰의 구성 방법
KR930003325A (ko) 반도체 장치 및 그 제조방법
TW368746B (en) Semiconductor device and method for manufacturing the same
KR970008651A (ko) 절연게이트형반도체장치 및 그 제조방법
KR910020895A (ko) 고밀도집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법
KR890004441A (ko) 화합물 반도체장치 및 그 제조방법
KR930001484A (ko) Dmos 트랜지스터를 제조하기 위한 방법
KR960015811A (ko) 표면 채널 피모스소자의 쇼트채널 성능을 향상시키기 위하여 인을 사용하는 활성영역 주입방법
KR960026624A (ko) 반도체 장치에 있어서 소자 분리 영역의 형성방법
KR920022380A (ko) 반도체장치의 소자분리방법
KR850700182A (ko) 금속 산화물 반도체 장치의 제조 방법
KR860008617A (ko) 자기정합된 바이폴라 트랜지스터의 제조방법
KR930011297A (ko) 반도체 장치 및 그 제조방법
CA1244143A (en) HIGH PERFORMANCE CAPACITORS FOR DYNAMIC RAM CELLS
KR890001196A (ko) 반도체 및 그 제조방법
KR20020043279A (ko) 반도체 소자의 분리영역 제조방법
KR880009423A (ko) 반도체 장치 및 그 제조 공정
JP3161767B2 (ja) 半導体素子の製造方法
KR970018708A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061218

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee