KR20240008348A - 정렬 장치 및 외부전극의 형성 방법 - Google Patents

Abstract

설정된 복수개의 유지 위치 각각에 복수개의 워크를 적확하게 유지할 수 있고, 충분한 충진률을 얻을 수 있는 정렬 장치를 제공한다.
평판부(21)와, 평판부(21)의 표면(21a)을 복수개의 워크로서의 칩(1)이 공급되는 정렬 영역(22)으로서 구획하는 측벽부(25)를 포함하고, 진동이 부여되는 팰릿(20)과, 정렬 영역(22)에 설정되며 복수개의 칩(1)의 정렬 상태를 유지하는 복수개의 유지 위치로서의 오목부(23)와, 팰릿(20)의 측벽부(25)의 일부가 개방됨으로써 마련되고, 측벽부(25)의 외측으로부터 정렬 영역(22)에 복수개의 칩(1)을 공급 가능하게 하는 공급구(26)와, 평판부(21) 및 측벽부(25) 중 적어도 한쪽에 배치되며 공급구(26)로부터 정렬 영역(22)에 공급된 복수개의 칩(1) 각각을 복수개의 오목부(23) 각각으로 이동시키면서 오목부(23)에 유지하는 이동 유지부로서의 제1 자석(40)을 포함한다.

Description

정렬 장치 및 외부전극의 형성 방법

본 발명은 칩 부품 등의 복수개의 워크를 정렬하는 정렬 장치, 및 그들 워크에 외부전극을 형성하는 방법에 관한 것이다.

종래, 반도체 디바이스나 적층 세라믹 콘덴서 등의 칩 형상 전자부품에서는 제조 과정의 복수개의 부품이나, 제조 후의 복수개의 부품을 정렬 장치를 이용하여 개별 상태로부터 일정한 방향을 향해 정렬시키는 경우가 있다. 예를 들면, 특허문헌 1에는 상방으로 개구되는 복수개의 오목부를 유지 위치로 하여 그들 오목부에 워크를 하나씩 수용함으로써, 복수개의 워크를 정렬시키는 진동 삽입 지그(jig)가 그 종류의 정렬 장치로서 개시되어 있다.

일본 공개특허공보 특개2004-75519호

상기 진동 삽입 지그와 같은 종래의 정렬 장치에서는 전체 오목부에 워크가 수용되는 상태가 얻어지기 어려워, 오목부에 대한 충진률이 낮은 것이 있었다. 또한, 오목부 내에서 워크가 확실히 유지되기 어려워, 그 결과 오목부 내에서의 자세가 불안정해지거나 진동에 의해 오목부로부터 튀어나오는 문제가 발생하는 것도 있었다.

따라서 본 발명의 주된 목적은 설정된 복수개의 유지 위치 각각에 복수개의 워크를 적확하게 유지할 수 있고, 결과적으로 충분한 충진률을 얻을 수 있는 정렬 장치를 제공하는 것에 있다.

본 발명에 따른 정렬 장치는 표면 및 이면을 가지는 평판부와, 상기 평판부의 상기 표면 측에 기립하여 마련되고, 그 내측의 상기 표면을 복수개의 워크가 공급되는 정렬 영역으로서 구획하는 측벽부를 포함하며, 진동이 부여되는 팰릿과, 상기 정렬 영역에 설정되고, 상기 정렬 영역에 공급된 복수개의 워크 각각이 위치 지어져서 그들 복수개의 워크의 정렬 상태를 유지하는 복수개의 유지 위치와, 상기 팰릿의 상기 측벽부의 일부가 개방됨으로써 마련되고, 상기 측벽부의 외측으로부터 상기 정렬 영역에 복수개의 워크를 공급 가능하게 하는 공급구와, 상기 평판부에 대하여 배치되며, 상기 공급구로부터 상기 정렬 영역에 공급된 복수개의 워크 각각을 상기 복수개의 유지 위치 각각으로 이동시키면서 상기 유지 위치에 유지하는 이동 유지부를 포함한다.

본 발명에 따르면, 설정된 복수개의 유지 위치 각각에 복수개의 워크를 적확하게 유지할 수 있고, 충분한 충진률을 얻을 수 있는 정렬 장치를 제공할 수 있다.

도 1은 제1 실시형태에 따른 정렬 장치 및 상기 정렬 장치에 접속되는 리니어 피더를 개략적으로 나타내는 평면도이다.
도 2는 제1 실시형태에 따른 워크로서의 칩을 나타내는 사시도이다.
도 3은 제1 실시형태에 따른 정렬 장치가 포함하는 팰릿을 나타내는 사시도이다.
도 4는 제1 실시형태에 따른 정렬 장치가 포함하는 팰릿의 평면도이다.
도 5는 도 4의 V-V선에 대응하는 단면도를 포함하는 정렬 장치의 구성을 모식적으로 나타내는 도면이다.
도 6은 제1 실시형태에 따른 팰릿의 오목부에 칩이 수용된 상태를 나타내는 확대 단면도이다.
도 7은 도 6의 VII 화살표 방향으로부터 본 도면이다.
도 8은 실시형태에 따른 외부전극의 형성 방법을 공정순으로 나타내는 플로우 차트이다.
도 9는 실시형태에 따른 외부전극의 형성 방법의 공정에 따른 칩의 움직임을 (a)~(i) 순서로 나타내는 천이도이다.
도 10은 제2 실시형태에 따른 정렬 장치의 평면도이다.
도 11은 제2 실시형태에 따른 정렬 장치의 단면도이다.
도 12는 제3 실시형태에 따른 정렬 장치의 단면도이다.
도 13은 제4 실시형태에 따른 정렬 장치의 단면도이다.
도 14는 제5 실시형태에 따른 정렬 장치의 단면도이다.
도 15는 제6 실시형태에 따른 정렬 장치를 나타내는 평면도이다.
도 16은 제7 실시형태에 따른 정렬 장치의 단면도이다.
도 17은 제7 실시형태에 따른 정렬 장치의 변형예의 단면도이다.
도 18은 제8 실시형태에 따른 정렬 장치의 평면도이다.
도 19는 제8 실시형태에 따른 정렬 장치의 단면도이다.
도 20은 제8 실시형태의 변형예에 따른 정렬 장치의 평면도이다.

이하, 본 발명의 실시형태에 대해 설명한다.

[정렬 장치]

도 1은 제1 실시형태에 따른 정렬 장치(10)와, 정렬 장치(10)에 접속되는 리니어 피더(100)를 나타내는 평면도이다. 정렬 장치(10)에 리니어 피더(100)로부터 복수개의 칩(1)이 공급된다. 칩(1)은 워크의 일례이다.

도 2에 나타내는 바와 같이, 실시형태에 따른 칩(1)은 길이방향(L), 길이방향(L)에 직교하는 폭방향(W), 길이방향(L) 및 폭방향(W)에 직교하는 두께방향(T)을 각각 가지는 직방체 형상의 미소(微小) 전자부품이다. 칩(1)은 길이방향의 양단 각각에 제1 단면(端面)(1a) 및 제2 단면(2a)을 각각 가진다. 또한, 여기서는 제1 단면(1a) 측의 길이방향의 일단부(一端部)를 제1 단면 측 단부(1b)라 하고, 제2 단면(2a) 측의 길이방향의 타단부(他端部)를 제2 단면 측 단부(2b)라 한다.

칩(1)은 두께방향(T)에서 서로 대향하는 한 쌍의 주면(主面)(1c)과, 폭방향(W)에서 서로 대향하는 한 쌍의 측면(1d)을 가진다.

실시형태의 칩(1)은 제1 단면 측 단부(1b) 및 제2 단면 측 단부(2b) 각각에 외부전극이 형성되기 전의 적층 세라믹 콘덴서에서의 적층체 소자이다. 상기 적층체 소자는 내부전극층과 유전체 세라믹층이 교대로 적층된 다층 구조체이다. 실시형태의 칩(1)으로는 내부전극층이 Ni 등을 포함함으로써 자성을 가지는 적층체 소자가 적용된다.

실시형태의 정렬 장치(10)는 리니어 피더(100)로부터 공급되는 복수개의 칩(1)을 길이방향을 동일한 방향으로 고르게 한 상태로 하면서 행렬 형상으로 나란히 정렬시키는 장치이다.

도 3은 정렬 장치(10)가 포함하는 팰릿(20)의 사시도이다. 도 4는 팰릿(20)의 평면도이다. 도 5는 도 4의 V-V선에 대응하는 단면도를 포함하는 정렬 장치(10)의 구성을 모식적으로 나타내는 도면이다.

도 5에 나타내는 바와 같이, 정렬 장치(10)는 팰릿(20)과 복수개의 제1 자석(40)과 촬상부(50)를 포함한다. 제1 자석(40)은 이동 유지부의 일례이다.

팰릿(20)은 팰릿 본체(29)와 베이스(30)를 가진다.

팰릿 본체(29)는 평판부(21)와, 평판부(21)의 둘레 가장자리에 마련된 측벽부(25)를 포함한다. 평판부(21)는 표면(21a) 및 이면(2lb)을 가지는 직사각형 형상의 판상 부재이다. 팰릿 본체(29)는 표면(21a)을 상방으로 향해 그 표면(21a)이 대략 수평 상태가 되도록 설치된다. 측벽부(25)는 평판부(21)의 표면(21a) 측으로 기립해 있고, 평판부(21)를 둘러싸고 있다. 측벽부(25)에 둘러싸인 평판부(21)의 표면(21a)이 복수개의 칩(1)이 공급되는 정렬 영역(22)으로서 구획되어 있다. 한편, 평판부(21)와 측벽부(25)는 별체이어도 되고, 일체이어도 된다. 또한, 측벽부(25)는 평판부(21)의 둘레 가장자리가 아닌 둘레 가장자리보다 내측에 배치되어도 된다.

도 4에 나타내는 바와 같이, 실시형태의 팰릿(20)은 평면에서 봤을 때 장방형상이다. 팰릿(20)의 일방측(도 4에서 하측)의 짧은 변 부분의 중앙에는 정렬 영역(22)에 복수개의 칩(1)을 공급 가능하게 하는 공급구(26)가 마련되어 있다. 공급구(26)는 측벽부(25)의 둘레방향의 일부가 컷아웃되어 개방됨으로써 마련되어 있다. 도 1에 나타내는 리니어 피더(100)의 말단은 공급구(26)에 배치된다. 칩(1)은 리니어 피더(100)로부터 공급구(26)를 지나 정렬 영역(22)에 공급된다. 공급구(26)는 측벽부(25)의 외측으로부터 정렬 영역(22)에 복수개의 칩(1)이 공급되는 입구이다.

정렬 영역(22)에는 복수개의 유지 위치(70)가 설정되어 있다. 유지 위치(70)는 칩(1)이 유지되는 위치이다. 도 4에서는 유지 위치(70)로서, 칩(1)을 세로로 놓은 경우를 상정한 폭방향(W) 및 높이방향(T)을 따른 절단면(WT 절단면)에 대응한 형상으로서 나타내고 있다. 제1 실시형태에서는 그들 복수개의 유지 위치(70) 각각에 오목부(23)가 마련되어 있다.

도 4에 나타내는 바와 같이, 정렬 영역(22)에서 가장 바깥 둘레 측에 배치된 복수개의 오목부(23)와 측벽부(25) 사이에는 오목부(23)가 배치되지 않는 잉여부(24)가 마련되어 있다.

도 6 및 도 7에 나타내는 바와 같이, 오목부(23)는 원통 형상의 내벽면(23a)과 바닥면(23b)에 둘러싸인 구덩이이며, 표면(21a)에 개구되는 개구부(23c)를 가진다. 내벽면(23a)의 축선방향은 표면(21a)에 대략 직교하고 있다. 도 4에 나타내는 바와 같이, 실시형태의 복수개의 오목부(23)는 20개의 오목부(23)가 4행×5열의 행렬 형상으로 배치되어 있다. 인접하는 오목부(23)의 간격은 대체로 동일하고, 복수개의 칩(1)은 균등 배치되어 있다. 한편, 오목부(23)의 개수나 배치 상태는 일례이며, 이에 한정되지 않는다.

오목부(23)의 직경은 칩(1)의 제1 단면(1a) 및 제2 단면(2a)의 대각선의 길이보다도 다소 크다. 오목부(23)의 깊이는 칩(1)의 길이(길이방향(L)의 치수)보다 다소 짧다. 하나의 칩(1)이, 길이방향이 상하 방향을 따른 세로 삽입의 자세로 오목부(23) 내에 수용 가능하게 되어 있다. 칩(1)은 제1 단면 측 단부(1b) 또는 제2 단면 측 단부(2b)로부터 개구부(23c)를 지나 내벽면(23a)을 따라 오목부(23)로 파고 들어가, 세로 삽입의 자세로 수용된다. 도 7에 나타내는 바와 같이, 칩(1)은 길이방향으로 연장되는 4개의 모서리부(1e)가 내벽면(23a)에 근접 혹은 접촉됨으로써 세로 삽입의 자세가 유지된다. 오목부(23)의 깊이가 칩(1)의 길이보다도 다소 짧기 때문에, 도 6에 나타내는 바와 같이, 칩(1)의 길이방향 단부가 개구부(23c)로부터 표면(21a)보다도 상방으로 소정의 길이로 돌출된다.

공급구(26)로부터 정렬 영역(22)에 공급된 칩(1)은 팰릿(20)에서의 공급구(26) 측의 단부인 전측 단부(20a)로부터 공급구(26)와 반대 측인 내측 단부(20b)를 향해 이동하고, 이동 도중에 오목부(23)로 수용되어 간다.

베이스(30)는 평면에서 봤을 때, 팰릿 본체(29)와 동등한 치수를 가지는 판상 부재이다. 베이스(30)의 윗면(30a)에 팰릿 본체(29)가 배치된다. 팰릿 본체(29)는 베이스(30)에 탈착 가능하게 고정되는 것이 바람직하다.

도 5에 나타내는 바와 같이, 베이스(30)의 윗면(30a)에는 팰릿(20)의 복수개의 유지 위치(70) 각각에 배치된 각 오목부(23)에 대응하여, 복수개의 자석 수용부(31)가 마련되어 있다. 자석 수용부(31)는 윗면(30a)으로 개구하는 구덩이이며, 각 오목부(23)의 바로 아래에 각각 배치되어 있다. 복수개의 자석 수용부(31) 각각에는 제1 자석(40)이 감합(嵌合)되어서 수용되어 있다. 제1 자석(40)은 복수개의 오목부(23) 각각에 대응하여, 팰릿 본체(29)의 평판부(21) 이면(2lb) 측에 복수개 배치되어 있다. 제1 실시형태의 제1 자석(40)은 통전의 ON/OFF로 자력이 ON/OFF되는 전자석이다. 복수개의 제1 자석(40)은 개별로 통전의 ON/OFF가 이루어지는 것이 바람직하다.

도 1에 나타내는 리니어 피더(100)는 정렬 장치(10)를 향해 대략 수평으로 연장되도록 설치된다. 리니어 피더(100)의 말단은 정렬 장치(10)의 공급구(26)에 배치된다. 복수개의 칩(1)은 리니어 피더(100) 상에 공급되며, 리니어 피더(100)가 소정의 조건에서 진동함으로써 정렬 장치(10)를 향해 연속적으로 반송된다. 칩(1)은 하나씩, 혹은 복수개가 합쳐진 상태로 후속 칩(1)에 밀리면서 반송되고, 공급구(26)로부터 흩어진 상태로 정렬 장치(10)에 공급된다. 정렬 장치(10)에서는 도시하지 않은 진동원에 의해 팰릿(20)에 진동이 부여된다. 진동하는 팰릿(20)에 의해 칩(1)이 전측 단부(20a)로부터 내측 단부(20b)로 이동한다. 직방체 형상의 칩(1)은 주면(1c) 또는 측면(1d)이 표면(21a)에 접촉하는 가로 자세로 이동되기 쉽다.

팰릿(20)에는 직접 진동은 부여되지 않고, 팰릿(20)에 연결된 리니어 피더(100)의 진동이 팰릿(20)에 전달되어 팰릿(20)이 진동하며, 이로써 팰릿(20) 내에서 칩(1)이 이동하도록 해도 된다. 즉, 팰릿(20)의 공급구(26)에 접속되는 리니어 피더(100)의 진동이 팰릿(20)에 전달되어, 팰릿(20)에 리니어 피더(100)와 공통된 진동이 부여되어도 된다. 이로써, 팰릿(20)와 리니어 피더(100)의 진동원을 공유화할 수 있으므로, 구성의 간소화가 도모된다.

제1 실시형태에서는 도 5에 나타내는 바와 같이, 팰릿(20)의 상방에 촬상부(50)가 배치된다. 촬상부(50)는 정렬 영역(22)의 전체를 촬상할 수 있는 카메라이다. 촬상부(50)에 의한 촬상은 모니터(51)에 표시된다. 모니터(51)를 관찰함으로써 오목부(23)에 대한 칩(1)의 수용 상황을 파악할 수 있다.

이상의 구성을 포함하는 제1 실시형태의 정렬 장치(10)에 따르면, 리니어 피더(100)로부터 흩어진 상태로 정렬 영역(22)에 공급된 복수개의 칩(1)은 통전되어 자력이 ON이 된 제1 자석(40)의 흡인력에 의해 각 오목부(23)로 이동하고, 세로 삽입의 자세로 오목부(23)에 하나씩 수용되어 간다. 상술 한 바와 같이, 칩(1)은 Ni 등을 포함하는 내부전극층이 적층된 적층 세라믹 콘덴서의 적층체 소자이기 때문에 자성을 가진다. 이 때문에, 칩(1)을 제1 자석(40)에 흡인할 수 있다.

전체 오목부(23)에 칩(1)이 하나씩 수용되면, 오목부(23)에 대응한 4행×5열의 상태로 복수개의 칩(1)이 정렬된다. 모니터(51)를 보면서 오목부(23)에 대한 칩(1)의 수용 상황을 파악하고, 칩(1)이 수용된 오목부(23)에 대응하는 제1 자석(40), 즉 그 오목부(23) 바로 아래의 제1 자석(40)에 대한 통전은 OFF로 하며, 칩(1)이 수용될 때까지는 그 오목부(23)에 대응하는 제1 자석(40)으로 통전되도록 해도 된다.

제1 실시형태에 따른 정렬 장치(10)에 따르면, 피더(100)로부터 팰릿(20)의 정렬 영역(22)에 공급된 복수개의 칩(1) 각각은 팰릿(20)의 진동에 의해 전측 단부(20a)로부터 내측 단부(20b)로 이동해 가고, 이동 도중에 제1 자석(40)에 의해 흡인되어서 오목부(23)에 하나씩 수용되며, 오목부(23) 내에 유지된다. 이로써, 설정된 복수개의 유지 위치(70) 각각에 마련된 각 오목부(23)에 복수개의 칩(1) 각각을 적확하게 유지시킬 수 있다. 칩(1)은 제1 자석(40)으로 흡인되어서 오목부(23)에 수용된 상태가 유지되므로, 팰릿(20)이 진동하고 있어도 오목부(23)로부터 튀어 나오는 사태가 억제된다. 따라서 복수개의 오목부(23) 전체에 칩(1)이 충진되기 쉽기 때문에, 충분한 충진률을 얻을 수 있다.

[외부전극 형성 방법]

이어서, 제1 실시형태의 정렬 장치(10)를 이용하여 복수개의 칩(1)의 제1 단면 측 단부(1b) 및 제2 단면 측 단부(2b) 각각에 외부전극을 형성하는 방법의 일례를 도 8 및 도 9를 참조하여 설명한다.

도 8은 실시형태에 따른 외부전극의 형성 방법을 공정순으로 나타내는 플로우 차트이다. 도 9는 그 공정에 따른 칩(1)의 움직임을 (a)~(i) 순서로 나타내는 천이도이다. 한편, 설명의 사정상 도 9(a)~(i)에서는 하나의 칩(1)을 대표하여 나타내고 있으며, 실제로는 복수개의 오목부(23)에 수용된 모든 칩(1)이 동일하게 일괄적으로 처리된다.

처음으로, 정렬 장치(10)의 팰릿(20)에 진동을 부여한다(단계(S101)). 다음으로, 리니어 피더(100)에 의해 정렬 장치(10)를 향해 복수개의 칩(1)을 반송하고, 공급구(26)로부터 복수개의 칩(1)을 팰릿(20)의 정렬 영역(22)에 공급한다(단계(S102)). 복수개의 칩(1) 각각은 제1 자석(40)에 의해 흡인되어서 복수개의 오목부(23)로 이동하고, 도 9(a)에 나타내는 바와 같이, 길이방향 일단부로부터 오목부(23) 내에 세로 삽입의 자세로 수용되어 유지된다(단계(S103)). 여기서는 결과적으로 오목부(23) 내에 들어가 바닥면(23b)에 접촉하는 측의 단부를 제1 단면 측 단부(1b)로 하고, 오목부(23)의 개구부(23c)로부터 평판부(21)의 표면(21a) 측으로 돌출되어 표면(21a)으로부터 이간되는 측의 단부를 제2 단면 측 단부(2b)로 한다. 즉, 단계(S103)에서는 칩(1)의 제1 단면 측 단부(1b)가 오목부(23) 내에 유지되면서 제2 단면 측 단부(2b)가 팰릿(20)의 표면(21a)으로부터 이간되는 상태로 유지된다.

다음으로 도 9(b)에 나타내는 바와 같이, 복수개의 오목부(23)에 유지되어 있는 복수개의 칩(1)의 제2 단면 측 단부(2b) 각각을, 제2 유지 시트(220)에 일괄적으로 유지한다(단계(S104)). 제2 유지 시트(220)는 기재(基材)(221)와, 기재(221)의 편면(片面)에 형성된 점착층(222)을 포함한다. 제2 유지 시트(220)의 점착층(222)에 각 칩(1)의 제2 단면(2a)을 세게 누르고, 이로써 제2 단면 측 단부(2b)를 제2 유지 시트(220)에 점착 유지시킨다.

다음으로 도 9(c)에 나타내는 바와 같이, 제2 유지 시트(220)에 유지한 복수개의 칩(1)을 오목부(23)로부터 일괄적으로 이반(離反)시킨다(단계(S105)). 다음으로, 제2 유지 시트(220)에 유지한 복수개의 칩(1)에서 노출되어 있는 제1 단면 측 단부(1b)에 외부전극으로서의 제1 외부전극(5A)을 일괄적으로 형성한다(단계(S106)). 단계(S106)는 도 9(d)에 나타내는 바와 같이, 제2 유지 시트(220)에 유지한 복수개의 칩(1)의 제1 단면 측 단부(1b)를 플레이트(230) 상에 유지한 도전성 페이스트(231) 안에 침지하고, 이어서 도 9(e)에 나타내는 바와 같이, 제2 유지 시트(220)와 함께 복수개의 칩(1)을 일괄적으로 도전성 페이스트(231)로부터 이반시킨다. 이로써, 복수개의 칩(1)의 제1 단면 측 단부(1b)에 도전성 페이스트(231)가 부착된다. 도전성 페이스트(231)를 건조시킴으로써, 제1 단면 측 단부(1b)에 제1 외부전극(5A)이 형성된다.

다음으로 도 9(f)에 나타내는 바와 같이, 제2 유지 시트(220)에 유지한 복수개의 칩(1)의, 제1 외부전극(5A)이 형성된 제1 단면 측 단부(1b) 각각을 제1 유지 시트(210)에 유지한다(단계(S107)). 제1 유지 시트(210)는 기재(211)와, 기재(211)의 편면에 형성된 점착층(212)을 포함한다. 제1 유지 시트(210)의 점착층(212)에 각 칩(1)의 제1 외부전극(5A)을 세게 누르고, 이로써 제1 단면 측 단부(1b) 각각을 제1 유지 시트(210)에 점착 유지한다.

다음으로, 제2 유지 시트(220)에 유지한 복수개의 칩(1)의, 제2 단면 측 단부(2b)를 제2 유지 시트(220)로부터 박리하여 이반시킨다(단계(S108)). 즉, 도 9(g)에 나타내는 바와 같이, 각 칩(1)의 제2 단면(2a)을 제2 유지 시트(220)로부터 이반시킨다. 예를 들면, 제1 유지 시트(210)의 점착층(212)보다도 제2 유지 시트(220)의 점착층(222)의 점착력이 약한 것으로 해두면, 칩(1)을 제1 유지 시트(210)에 유지한 채 제2 유지 시트(220)를 칩(1)으로부터 박리시키기 쉽다.

다음으로, 제1 유지 시트(210)에 유지한 복수개의 칩(1)의 제2 유지 시트(220)로부터 이반시킨 제2 단면 측 단부(2b)에, 외부전극으로서의 제2 외부전극(5B)을 일괄적으로 형성한다(단계(S109)). 단계(S109)는 도 9(h)에 나타내는 바와 같이, 제1 유지 시트(210)를 반전시켜 칩(1)의 제2 단면(2a)을 하측으로 배치한다. 이어서, 도 9(d)와 동일한 요령으로 복수개의 칩(1)의 제2 단면 측 단부(2b)를 도전성 페이스트(231) 안에 침지시킨 후, 도전성 페이스트(231)로부터 끌어올림으로써 복수개의 칩(1)의 제2 단면 측 단부(2b)에 도전성 페이스트(231)를 부착시킨다. 도전성 페이스트(231)를 건조시킴으로써 도 9(i)에 나타내는 바와 같이, 제2 단면 측 단부(2b)에 제2 외부전극(5B)이 형성된다.

한편, 외부전극(5A) 및 외부전극(5B)은 상기와 같이 도전성 페이스트(231)에 의한 1층 구조이어도 되고, 추가로 표면에 도금층을 형성하는 등을 한 복층 구조로 해도 된다.

상술한 외부전극의 형성 방법에 따르면, 정렬 장치(10)에 정렬시킨 복수개의 칩(1)을 제1 유지 시트(210) 및 제2 유지 시트(220)에 유지하면서, 그들 복수개의 칩(1)에 일괄적으로 제1 외부전극(5A) 및 제2 외부전극(5B)을 각각 형성한다. 따라서, 제1 외부전극(5A) 및 제2 외부전극(5B)을 효율적으로 형성할 수 있다.

이상 설명한 실시형태에 따르면, 이하의 효과가 발휘된다.

실시형태에 따른 정렬 장치(10)는 표면(21a) 및 이면(2lb)을 가지는 평판부(21)와, 평판부(21)의 표면(21a) 측에 기립하여 마련되고, 그 내측의 표면(21a)을 복수개의 워크인 칩(1)이 공급되는 정렬 영역(22)으로서 구획하는 측벽부(25)를 포함하며, 진동이 부여되는 팰릿(20)과, 정렬 영역(22)에 설정되고, 상기 정렬 영역(22)에 공급된 복수개의 칩(1) 각각이 위치 지어져서 그들 복수개의 칩(1)의 정렬 상태를 유지하는 복수개의 유지 위치(70)와, 팰릿(20)의 측벽부(25)의 일부가 개방됨으로써 마련되고, 측벽부(25)의 외측으로부터 정렬 영역(22)에 복수개의 칩(1)을 공급 가능하게 하는 공급구(26)와, 평판부(21)에 대하여 배치되며, 공급구(26)로부터 정렬 영역(22)에 공급된 복수개의 칩(1) 각각을 복수개의 유지 위치(70) 각각으로 이동시키면서 상기 유지 위치(70)에 유지하는 이동 유지부로서의 제1 자석(40)을 포함한다.

이로써, 설정된 복수개의 유지 위치(70)에 복수개의 칩(1)을 적확하게 유지하여 정렬시킬 수 있고, 충분한 충진률을 얻을 수 있다.

팰릿(20)의 측벽부(25)에 공급구(26)를 가지기 때문에, 수평 이동 혹은 그에 가까운 상태로 공급구(26)로부터 팰릿(20) 내에 칩(1)을 공급할 수 있다. 이로써, 칩(1)에 충격이 가해져 칩(1)을 손상시키는 사태가 일어나기 어렵다.

실시형태에 따른 정렬 장치(10)에서는 복수개의 유지 위치(70) 각각에 하나의 칩(1)이 수용되는 오목부(23)를 가진다.

오목부(23)에 수용된 칩(1)은 팰릿(20) 표면(21a)의 면방향으로의 이동이 규제되어 이동하기 어렵기 때문에, 유지 위치(70)에 칩(1)이 확실하게 유지됨과 함께 높은 정밀도로 유지 위치(70)에 칩(1)을 위치 결정하여 정렬시킬 수 있다.

실시형태에 따른 정렬 장치(10)에서는 이동 유지부는 자력의 흡인력에 의해 칩(1)을 유지 위치(70)로 이동시키면서 그 유지 위치(70)에 유지시키는 제1 자석(40)이다.

이로써, 설정된 복수개의 유지 위치(70)에 복수개의 칩(1)을 자력에 의해 적확하게 유지시킬 수 있다. 칩(1)은 제1 자석(40)으로 흡인되어 유지 위치(70)의 오목부(23)에 수용된 상태가 유지되므로, 팰릿(20)이 진동하고 있어도 오목부(23)로부터 튀어 나오는 사태가 억제된다. 따라서 복수개의 오목부(23) 전체에 칩(1)이 충진되면서 유지되기 때문에 충분한 충진률을 얻을 수 있다.

실시형태에 따른 정렬 장치(10)에서는 제1 자석(40)은 복수개의 유지 위치(70) 각각에 대응하여, 팰릿(20)의 평판부(21) 이면(2lb) 측에 복수개 배치되어 있다.

모든 유지 위치(70)에 제1 자석(40)이 각각 배치되기 때문에, 그들 제1 자석(40)에 의해 각 유지 위치(70)에 칩(1)이 확실하게 유지되고 충분한 충진률을 얻을 수 있다.

실시형태에 따른 정렬 장치(10)에서는 팰릿(20)의 공급구(26)에 접속되고 진동함으로써 팰릿(20)의 정렬 영역(22)에 칩(1)을 반송하는 리니어 피더(100)를 포함하며, 팰릿(20)에는 리니어 피더(100)의 진동이 전달되어 리니어 피더(100)와 공통된 진동이 부여되는 것이 바람직하다.

이로써, 팰릿(20)과 리니어 피더(100)의 진동원을 공유화할 수 있으므로, 구성의 간소화가 도모된다.

실시형태에 따른 외부전극의 형성 방법은 상기 정렬 장치(10)를 이용하여 복수개의 칩(1) 각각이 포함하는 제1 단면 측 단부(1b) 및 제2 단면 측 단부(2b) 각각에 외부전극을 형성하는 방법으로서, 팰릿(20)에 진동을 부여하는 단계(S101)와, 공급구(26)로부터 복수개의 칩(1)을 정렬 영역(22)에 공급하는 단계(S102)와, 이동 유지부인 제1 자석(40)에 의해 정렬 영역(22)에 공급된 복수개의 칩(1) 각각을 복수개의 유지 위치(70)에 이동시켜, 그들 칩(1)의 제1 단면 측 단부(1b)를 유지 위치(70)에 유지하면서 제2 단면 측 단부(2b)를 평판부(21)의 표면(21a)으로부터 이간되는 상태로 유지하는 단계(S103)와, 복수개의 유지 위치(70) 각각에 유지된 복수개의 칩(1)의 제2 단면 측 단부(2b) 각각을 제2 유지 시트(220)에 일괄적으로 유지하는 단계(S104)와, 제2 유지 시트(220)에 유지한 복수개의 칩(1)을 유지 위치(70)로부터 일괄적으로 이반시키는 단계(S105)와, 제2 유지 시트(220)에 유지한 복수개의 칩(1)의 제1 단면 측 단부(1b)에 외부전극으로서의 제1 외부전극(5A)를 일괄적으로 형성하는 단계(S106)와, 제2 유지 시트(220)에 유지한 복수개의 칩(1)의, 제1 외부전극(5A)이 형성된 제1 단면 측 단부(1b) 각각을 제1 유지 시트(210)에 유지하는 단계(S107)와, 제2 유지 시트(220)에 유지한 복수개의 칩(1), 제2 단면 측 단부(2b)를 제2 유지 시트(220)로부터 이반시키는 단계(S108)와, 제1 유지 시트(210)에 유지한 복수개의 칩(1), 제2 유지 시트(220)로부터 이반시킨 제2 단면 측 단부(2b)에 외부전극으로서의 제2 외부전극(5B)을 일괄적으로 형성하는 단계(S109)를 포함한다.

이로써, 복수개의 칩(1)에 제1 외부전극(5A) 및 제2 외부전극(5B)을 효율적으로 형성할 수 있음과 함께, 수율의 저감을 억제할 수 있다.

[정렬 장치의 다른 실시형태]

다음으로, 정렬 장치의 다른 실시형태로서 제2 실시형태~제8 실시형태를 설명한다. 한편, 설명함에 있어 참조하는 도면에서는 상술한 제1 실시형태와 동일한 구성 요소 혹은 동일한 기능을 가지는 구성 요소에 대해서는 동일한 부호를 붙여 설명을 생략 혹은 간략화한다.

(제2 실시형태)

도 10은 제2 실시형태에 따른 정렬 장치(10)의 평면도이다. 도 11은 제2 실시형태에 따른 정렬 장치(10)의 단면도이다. 제2 실시형태의 정렬 장치(10)에서는 이동 보조부로서, 복수개의 제2 자석(42) 및 복수개의 공기 분출부(44)를 포함하고 있다.

정렬 영역(22)에 공급된 복수개의 칩(1) 중에는 오목부(23)를 통과하여 주위의 잉여부(24)로 이동하고, 잉여부(24)에 체류하는 것이 생기는 경우가 있다. 복수개의 제2 자석(42) 및 복수개의 공기 분출부(44)는 잉여부(24)로 이동한 칩(1)을 오목부(23)를 향해 보조적으로 이동시키고, 오목부(23)에 대한 칩(1)의 수용을 촉진시키는 기능을 가진다.

제2 자석(42)은 팰릿(20)의 전측 단부(20a) 및 내측 단부(20b)에 4개씩이 배치되어 있다. 이들 제2 자석(42)은 측벽부(25)의 상방에 측벽부(25)를 따라 배치되어 있다. 제2 자석(42)은 측벽부(25)에 직접 또는 근방에 배치되는 것이 바람직하다. 제2 자석(42)은 팰릿(20)의 폭방향(도 10에서 좌우방향)으로 늘어서는 각 오목부(23)에 대응하는 위치에 나란히 배치되어 있다. 제2 자석(42)은 전자석이며, 칩(1)에 대하여 반발하는 자극이 내측 즉 정렬 영역(22) 측을 향하도록 자극이 조정된다.

도 10에 나타내는 바와 같이, 잉여부(24) 중 전측 단부(20a) 측의 잉여부(24a)에 칩(1)이 체류하는 경우, 상기 칩(1) 근방에 위치하는 제2 자석(42)의 자력의 반발력에 의해, 화살표(M1)와 같이 칩(1)을 정렬 영역(22)의 내측으로 이동시킬 수 있다. 또한, 잉여부(24) 중 내측 단부(20b) 측의 잉여부(24b)에 칩(1)이 체류하는 경우, 상기 칩(1) 근방에 위치하는 제2 자석(42)의 자력의 반발력에 의해, 화살표(M2)와 같이 칩(1)을 정렬 영역(22)의 내측으로 이동시킬 수 있다. 정렬 영역(22)의 내측으로 이동한 칩(1)은 오목부(23)에 수용되기 쉬워진다.

공기 분출부(44)는 팰릿(20)의 양측 측부(20c) 및 측부(20d)에 하나씩 배치되어 있다. 각 공기 분출부(44)는 측벽부(25)의 상방에 배치되어 있다. 공기 분출부(44)는 측벽부(25)에 직접 또는 근방에 배치되는 것이 바람직하다. 공기 분출부(44)는 측벽부(25)를 따라 연장되는 통 형상 부재이며, 그 내부 공간에 압축 공기가 공급된다. 공기 분출부(44)는 정렬 영역(22)을 향해 공기를 분출하는 다수개의 분출구(도시하지 않음)를 가지고 있다. 그들 다수개의 분출구는 공기 분출부(44)의 연장방향의 일단으로부터 타단에 걸쳐 늘어서서 배치되어 있다.

도 10에 나타내는 바와 같이, 잉여부(24) 중 한쪽(도 10에서 좌측) 측부(20c) 측의 잉여부(24c)에 칩(1)이 체류하는 경우, 측부(20c) 측의 공기 분출부(44)로부터 분출되는 공기의 흐름에 밀려 화살표(R1)와 같이 칩(1)을 정렬 영역(22)의 내측으로 이동시킬 수 있다. 또한, 잉여부(24) 중 다른 쪽(도 10에서 우측) 측부(20d) 측의 잉여부(24d)에 칩(1)이 체류하는 경우, 측부(20d) 측의 공기 분출부(44)로부터 분출되는 공기의 흐름에 밀려 화살표(R2)와 같이 칩(1)을 정렬 영역(22)의 내측으로 이동시킬 수 있다. 정렬 영역(22)의 내측으로 이동한 칩(1)은 오목부(23)에 수용되기 쉬워진다.

제2 실시형태의 정렬 장치(10)에서는 팰릿(20)의 측벽부(25) 혹은 측벽부(25) 근방에 배치되고, 정렬 영역(22)에 공급된 칩(1)을 오목부(23)에 보조적으로 이동시키는 이동 보조부를 포함하고 있다.

구체적인 이동 보조부로는 자력의 반발력에 의해 칩(1)을 오목부(23)에 이동시키는 제2 자석(42)이나, 공기를 분출함으로써 칩(1)을 오목부(23)에 이동시키는 공기 분출부(44)가 채용된다.

이로써, 정렬 영역(22)의 주위 부분인 잉여부(24)에 체류하는 칩(1)을 오목부(23) 쪽으로 이동시킬 수 있고, 충진률을 한층 더 향상시킬 수 있다.

한편, 제2 자석(42) 및 공기 분출부(44)가 배치되는 위치는 임의이고, 예를 들면 도 10과는 반대가 되도록 제2 자석(42) 및 공기 분출부(44)를 전환하여 배치해도 된다.

또한, 복수개의 제2 자석(42)을 일체로 해도 된다. 또한, 공기 분출부(44)를 복수개로 분할하고, 그들을 나란히 배치해도 된다.

또한, 이동 보조부로는 자력의 반발로 칩(1)을 오목부(23) 쪽으로 이동시키는 제2 자석(42)만이어도 되고, 이와는 반대로 공기를 분출함으로써 칩(1)을 오목부(23) 쪽으로 이동시키는 공기 분출부(44)만이어도 된다. 즉, 도 10에서 공기 분출부(44)의 위치에 복수개의 제2 자석(42)을 배치하여 이동 보조부 전체를 제2 자석(42)으로 구성해도 되며, 이와는 반대로 제2 자석(42)의 위치에 공기 분출부(44)를 배치하여 이동 보조부 전체를 공기 분출부(44)로 구성해도 된다.

다음으로, 오목부(23)에 칩(1)을 흡인, 유지하는 제1 자석(40)의 양태를 변경한 제3 실시형태~제5 실시형태를 설명한다.

(제3 실시형태)

도 12는 제3 실시형태에 따른 정렬 장치(10)의 단면도이다. 제3 실시형태에서는 제1 자석(40)은 하나이며, 그 제1 자석(40)은 복수개의 유지 위치(70) 각각에 마련된 각 오목부(23)의 전체를 커버하는 크기를 가진다. 제1 자석(40)은 베이스(30)의 윗면(30a)에 형성된 하나의 자석 수용부(32)에 수용되어 있다. 자석 수용부(32)는 베이스(30)의 윗면(30a)으로 개구되는 구덩이이다. 제1 자석(40)은 자석 수용부(32)에 감합되어서 수용되어 있다.

제3 실시형태에서는 제1 자석(40)은 복수개의 오목부(23)의 전체를 커버하는 크기를 가진다.

이로써, 제1 자석(40)은 하나이어도 되기 때문에 부품 수의 삭감 그리고 구성의 간소화가 도모된다.

한편, 제1 자석(40)은 복수개의 오목부(23) 전체를 커버하는 하나의 자석이어도 되지만, 적절한 크기의 복수개(예를 들면, 2개, 4개, 8개 등)의 제1 자석(40)에 의해 복수개의 오목부(23) 전체를 커버하도록 해도 된다. 그 경우의 제1 자석(40)은 전체 오목부(23) 중 일부인 복수개의 오목부(23)를 커버하는 크기를 가진다.

(제4 실시형태)

도 13은 제4 실시형태에 따른 정렬 장치(10)의 단면도이다. 제4 실시형태에서는 제3 실시형태와 동일한 자석 수용부(32)가 베이스(30)에 마련되어 있다. 그리고 그 자석 수용부(32) 내에 복수개의 제1 자석(40)이 이동 가능하게 마련되어 있다. 복수개의 제1 자석(40)은 팰릿 본체(29) 및 베이스(30)에 끼워져 있고, 슬라이딩하면서 표면(21a)과 평행한 대략 수평방향으로 이동 가능하게 되어있다. 이 경우의 제1 자석(40)의 개수는 임의이지만, 각각이 자석 수용부(32) 내를 종횡으로 이동 가능한 적절한 개수로 생각된다.

제1 자석(40)은 베이스(30)의 아랫면(30b) 측에 배치되는 도시하지 않은 구동부에 의해 구동된다. 상기 구동부로는 제1 자석(40)을 흡인하는 자석이나, 적절한 액추에이터 등의 제1 자석(40)을 이동 가능하게 하는 것이 이용된다. 복수개의 제1 자석(40)은 평판부(21)의 이면(2lb) 측에 이면(2lb)을 따라 이동 가능하게 마련되어 있다. 제1 자석(40)이 이동함으로써, 칩(1)을 오목부(23)에 유도할 수 있다.

상술한 촬상부(50) 및 모니터(51)를 포함하는 경우, 모니터(51)를 보면서 오목부(23)에 대한 칩(1)의 수용 상황을 파악하고, 칩(1)이 수용되어 있지 않은 오목부(23)의 하방으로 제1 자석(40)을 이동시켜 오목부(23)에 제1 자석(40)을 유도하여 수용할 수 있다.

제4 실시형태에서는 제1 자석(40)은 평판부(21)의 이면(2lb) 측에 이면(2lb)을 따라 이동 가능하게 마련되고, 이동함으로써 칩(1)을 오목부(23)에 유도한다.

이로써, 칩(1)을 능동적으로 오목부(23)에 이동시킬 수 있고, 칩(1)을 효율적이면서 신속하게 정렬시킬 수 있다.

(제5 실시형태)

도 14는 제5 실시형태에 따른 정렬 장치(10)의 단면도이다. 제5 실시형태에서는 복수개의 오목부(23) 각각에 대응하여, 팰릿(20)에서의 팰릿 본체(29)의 평판부(21) 표면(21a) 측에 제1 자석(40)이 배치되어 있다. 복수개의 제1 자석(40)은 각 오목부(23)의 내부에 삽입되어 바닥면(23b) 상에 배치되어 있다.

제5 실시형태에서는 제1 자석(40)은 복수개의 오목부(23) 각각에 대응하여, 평판부(21)의 표면(21a) 측에 복수개 배치되어 있다.

제5 실시형태에 따르면, 칩(1)이 이동하는 표면(21a) 측에 제1 자석(40)이 배치되어 있으므로 칩(1)을 흡인하는 제1 자석(40)의 자력이 칩(1)에 직접 작용하고, 칩(1)을 보다 원활하게 오목부(23) 내에 수용할 수 있다.

(제6 실시형태)

도 15는 상술한 제1 실시형태에서의 팰릿 본체(29)의 평판부(21) 표면(21a)에 다수개의 작은 구멍(90)을 분산 배치한 제6 실시형태를 나타내고 있다. 다수개의 작은 구멍(90)은 각 오목부(23)를 제외한 표면(21a)에 배치되어 있다. 이 변형예에서는 다수개의 작은 구멍(90)으로부터 표면(21a) 측으로 공기가 분출되도록 이루어져 있다. 예를 들면, 팰릿 본체(29)의 평판부(21)의 적어도 표면(21a) 측을 다공판(91)으로 구성하고, 다공판(91)의 이면 측에 마련한 밀폐 공간에 압축 공기를 공급함으로써 다수개의 작은 구멍(90)으로부터 표면(21a) 측으로 공기를 분출시킬 수 있다.

공급구(26)로부터 정렬 영역(22)에 공급된 칩(1)은 다수개의 작은 구멍(90)으로부터 표면(21a) 측으로 분출되는 공기에 의해 표면(21a)을 활주하도록 하여 이동하고, 이동 중에 제1 자석(40)에 흡인되어 오목부(23) 내에 유지된다.

제6 실시형태에서는 평판부(21)의 적어도 정렬 영역(22)의 표면(21a) 측은 다수개의 작은 구멍(90)이 분산 배치된 다공판(91)으로 구성되며, 다수개의 작은 구멍(90)으로부터 표면(21a) 측으로 공기가 분출된다.

이로써, 복수개의 칩(1)은 정렬 영역(22)을 신속하게 이동하므로, 정렬에 필요로 하는 시간이 단축되어 효율화를 도모할 수 있다.

다음으로, 오목부(23)에 칩(1)을 흡인, 유지하는 이동 유지부로서 제1 자석(40) 대신에 공기 흡인부(60)를 채용한 제7 실시형태를 설명한다.

(제7 실시형태)

도 16은 제7 실시형태에 따른 정렬 장치(10)의 단면도이다. 제7 실시형태의 정렬 장치(10)는 오목부(23) 내의 공기를 흡인하는 공기 흡인부(60)를 포함한다. 공기 흡인부(60)는 팰릿(20)에 마련된 흡기 유로(61)와 흡기 기구(65)를 가진다.

흡기 유로(61)는 베이스(30)의 윗면(30a)에 마련된 메인 유로(62)와, 메인 유로(62)로부터 각 오목부(23)로 분기되어 마련된 복수개의 흡기 구멍(63)과, 메인 유로(62)로부터 베이스(30)의 아랫면(30b)으로 통하는 흡기구(64)를 포함한다. 메인 유로(62)는 베이스(30)의 윗면(30a)에 형성된 오목 부분에 의해 구성되어 있다. 복수개의 흡기 구멍(63) 각각은 각 오목부(23)의 바닥면(23b)으로부터 팰릿 본체(29)의 아랫면(30b)으로 관통되어 있고, 메인 유로(62)로 연통되어 있다. 흡기구(64)는 베이스(30)의 중앙에 형성되어 있고, 메인 유로(62)로 연통되어 있다.

흡기 기구(65)는 베이스(30)에 접속되고 흡기구(64)로 연통되는 흡기관(66)과 흡기관(66)에 접속된 진공 펌프 등의 공기 흡인원(67)을 포함한다.

공기 흡인부(60)에 따르면, 공기 흡인원(67)을 작동시키면 흡기관(66), 흡기구(64), 메인 유로(62), 흡기 구멍(63)을 거쳐 각 오목부(23) 내의 공기가 흡인된다. 이로써, 칩(1)이 오목부(23) 내에 흡인되어 수용된다.

제7 실시형태에서는 이동 유지부는 유지 위치(70) 상인 오목부(23) 내의 공기를 흡인함으로써, 칩(1)을 오목부(23) 내에 흡인하여 유지시키는 공기 흡인부(60)이다.

이로써, 설정된 복수개의 유지 위치(70)의 각 오목부(23)에 복수개의 칩(1)을 적확하게 유지시킬 수 있다. 칩(1)은 오목부(23) 내의 공기가 흡인되어 바닥면(23b)에 흡착된 상태가 되므로, 팰릿(20)이 진동하고 있어도 오목부(23)로부터 튀어 나오는 사태가 억제된다. 따라서 복수개의 오목부(23) 전체에 칩(1)이 충진되면서 유지되기 때문에 충분한 충진률을 얻을 수 있다.

또한, 공기의 흡인에 의해 칩(1)을 오목부(23) 내에 유지시키기 때문에, 칩(1)이 자성을 가지지 않는 것이어도 그와 같은 칩(1)을 오목부(23) 내에 확실하게 유지하여 정렬시킬 수 있다.

제7 실시형태에서는 도 17에 나타내는 바와 같이, 각 흡기 구멍(63) 각각에 흡기 구멍(63)을 개폐하는 밸브(63a)를 마련할 수 있다. 밸브(63a)를 닫으면, 오목부(23) 내의 공기는 흡인되지 않게 된다. 상술한 촬상부(50) 및 모니터(51)를 포함하는 경우, 모니터(51)를 보면서 오목부(23)에 대한 칩(1)의 수용 상황을 파악하고, 칩(1)이 수용되어 있지 않은 오목부(23)에 대응하는 밸브(63a)는 열어서 칩(1)을 흡인 가능한 상태로 하며, 칩(1)이 수용되면 그 오목부(23)에 대응하는 밸브(63a)는 닫도록 제어할 수 있다.

다음으로, 팰릿 본체(29)의 표면(21a)에 칩(1)을 수용하는 복수개의 오목부(23)를 가지지 않고, 표면(21a) 전면이 평탄한 제8 실시형태를 설명한다.

(제8 실시형태)

도 18은 제8 실시형태에 따른 정렬 장치(10)의 평면도이다. 도 19는 제8 실시형태에 따른 정렬 장치(10)의 단면도이다. 제8 실시형태에서는 정렬 영역(22)을 구성하는 팰릿 본체(29)의 표면(21a) 전면이 평탄하다. 정렬 영역(22)에는 복수개의 칩(1)을 유지하여 정렬시키는 위치로서 복수개의 유지 위치(70)가 설정되어 있다. 본 실시형태에서는 제1 실시형태의 복수개의 오목부(23)와 마찬가지로, 팰릿(20)의 유지 위치(70)가 4행×5열의 행렬 형상으로 균등 배치되어 있다. 유지 위치(70)는 칩(1)의 평면에서 봤을 때의 형상에 대응하는 장방형상의 구획이지만, 이와 같은 형상에 한정되지는 않는다.

도 19에 나타내는 바와 같이, 복수개의 유지 위치(70)의 바로 아래이며 평판부(21)의 이면(2lb) 측에는 제1 자석(40)이 각각 배치되어 있다. 복수개의 제1 자석(40) 각각은 베이스(30)의 윗면(30a)에 마련된 자석 수용부(31)에 감합되어서 수용되어 있다.

제8 실시형태에 따르면, 공급구(26)로부터 정렬 영역(22)에 공급된 복수개의 칩(1)은 내측 단부(20b)를 향해 이동하는 도중에 제1 자석(40)의 흡인력에 의해 유지 위치(70) 각각에 정지되어 유지되고 정렬시켜진다. 칩(1)은 주면(1c) 또는 측면(1d)이 표면(21a)에 접촉하는 가로 자세로 이동하기 쉽기 때문에, 가로 자세인 채로 유지 위치(70)에 유지된다.

한편, 가로 자세인 채로 유지 위치(70)에 유지되는 경우에서, 도 9에 나타낸 바와 같이 외부전극을 칩(1)의 길이방향 양 단부에 형성하는 경우에는 예를 들면, 칩(1)을 전동시켜서 세로 삽입으로 자세를 변환시킴으로써 외부전극을 형성할 수 있다.

도 20은 제8 실시형태의 변형예를 나타내고 있0다. 정렬 영역(22)의 표면(21a)이 평탄한 경우에는 도 20에 나타내는 바와 같이, 각 유지 위치(70)에 칩(1)을 막아 세우는 블로킹부(80)를 마련하는 것이 바람직하다. 블로킹부(80)는 장방형상의 유지 위치(70)중 한쪽의 긴 변을 따르는 종부(80a)와, 내측 단부(20b) 측의 짧은 변을 따른 횡부(80b)를 포함하는 평면에서 봤을 때 L자 형상의 부재이다. 블로킹부(80)의 높이는 진동하는 칩(1)을 막아 세울 수 있는 높이이다. 유지 위치(70)에 이동한 칩(1)은 블로킹부(80)에 계지(係止)됨으로써 그 이상의 내측 단부(20b) 측으로의 이동이 규제되고, 유지 위치(70)에 정지되어 유지된다.

제8 실시형태에서는 유지 위치(70)로 이동한 칩(1)을 상기 유지 위치(70)에 막아 세우는 블로킹부(80)를 가지는 것이 바람직하다.

이로써, 정렬 영역(22)의 표면(21a)이 평탄해도 칩(1)을 유지 위치(70)에 정지시켜서 유지할 수 있고, 정렬 상태를 확보할 수 있다.

상술한 제8 실시형태에서는 칩(1)을 흡인, 유지하는 이동 유지부로서, 제1 자석(40) 대신에 제7 실시형태의 공기 흡인부(60)를 적용해도 된다.

또한, 상술한 제3~제8 실시형태에서는 제2 실시형태에서 나타낸 이동 보조부로서의 제2 자석(42)이나 공기 분출부(44)를 조합해도 된다.

이상, 실시형태에 대해 설명했는데 본 발명은 이들 실시형태에 한정되지 않으며, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.

예를 들면, 칩(1)을 흡인, 유지하는 제1 자석(40)은 영구 자석이어도 된다. 그 경우, 전자석과 같이 자력의 ON/OFF는 할 수 없지만 칩(1)을 흡인하는 기능이 충분하면 사용 가능하다.

정렬 영역(22)의 잉여부(24)에 체류하는 칩(1)을 유지 위치(70)를 향해 보조적으로 이동시키는 이동 보조부로는 제2 자석(42) 및 공기 분출부(44)를 나타냈지만, 이들은 일례이며 그와 같은 기능을 포함하는 것이면 어떠한 양태이어도 된다.

실시형태에서는 적층 세라믹 콘덴서에서의 외부전극이 형성되기 전의 적층체 소자인 칩을 워크의 일례로 하고 있지만, 워크로는 이에 한정되지는 않고, 제품이 된 적층 세라믹 콘덴서나 반도체 디바이스 등의 다른 칩 형상 전자부품을 워크로서 적용 가능하다.

1: 칩(워크) 5A: 제1 외부전극
5B: 제2 외부전극 10: 정렬 장치
20: 팰릿 21: 평판부
21a: 표면 2lb: 이면
22: 정렬 영역 23: 오목부(유지 위치)
25: 측벽부 26: 공급구
40: 제1 자석 42: 제2 자석(이동 보조부)
44: 공기 분출부(이동 보조부) 60: 공기 흡인부
70: 유지 위치 90: 작은 구멍
91: 다공판 210: 제1 유지 시트
220: 제2 유지 시트

Claims (15)

1. 표면 및 이면을 가지는 평판부와, 상기 평판부의 상기 표면 측에 기립하여 마련되고, 그 내측의 상기 표면을 복수개의 워크가 공급되는 정렬 영역으로서 구획하는 측벽부를 포함하며, 진동이 부여되는 팰릿과,
   상기 정렬 영역에 설정되고, 상기 정렬 영역에 공급된 복수개의 워크 각각이 위치 지어져서 그들 복수개의 워크의 정렬 상태를 유지하는 복수개의 유지 위치와,
   상기 팰릿의 상기 측벽부의 일부가 개방됨으로써 마련되며, 상기 측벽부의 외측으로부터 상기 정렬 영역에 복수개의 워크를 공급 가능하게 하는 공급구와,
   상기 평판부에 대하여 배치되고, 상기 공급구로부터 상기 정렬 영역에 공급된 복수개의 워크 각각을 상기 복수개의 유지 위치 각각으로 이동시키면서 상기 유지 위치에 유지시키는 이동 유지부를 포함하는, 정렬 장치.
2. 제1항에 있어서,
   상기 복수개의 유지 위치 각각에 하나의 워크가 수용되는 오목부를 가지는, 정렬 장치.
3. 제1항 또는 제2항에 있어서,
   상기 이동 유지부는 자력의 흡인력에 의해 워크를 상기 유지 위치로 이동시키면서 상기 유지 위치에 유지하는 제1 자석인 정렬 장치.
4. 제3항에 있어서,
   상기 제1 자석은 상기 복수개의 유지 위치 각각에 대응하여 상기 이면 측에 복수개 배치되는, 정렬 장치.
5. 제3항에 있어서,
   상기 제1 자석은 상기 복수개의 유지 위치의 전체 또는 일부를 커버하는 크기를 가지는, 정렬 장치.
6. 제3항에 있어서,
   상기 제1 자석은 상기 평판부의 상기 이면 측에 상기 이면을 따라 이동 가능하게 마련되고, 이동함으로써 워크를 상기 유지 위치로 유도하는, 정렬 장치.
7. 제3항에 있어서,
   상기 제1 자석은 상기 복수개의 유지 위치 각각에 대응하여 상기 평판부의 상기 표면 측에 복수개 배치되는, 정렬 장치.
8. 제1항 또는 제2항에 있어서,
   상기 이동 유지부는 상기 유지 위치 상의 공기를 흡인함으로써, 상기 워크를 상기 유지 위치에 흡인하여 유지시키는 공기 흡인부인, 정렬 장치.
9. 제1항 내지 제7항 중 어느 한 항에 있어서,
   상기 유지 위치로 이동한 워크를 상기 유지 위치에 막아 세우는 블로킹부를 가지는, 정렬 장치.
10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 측벽부 혹은 상기 측벽부의 근방에 배치되고, 상기 정렬 영역에 공급된 워크를 상기 유지 위치에 보조적으로 이동시키는 이동 보조부를 더 포함하는, 정렬 장치.
11. 제10항에 있어서,
    상기 이동 보조부는 자력의 반발력에 의해 상기 워크를 상기 유지 위치로 이동시키는 제2 자석인, 정렬 장치.
12. 제10항에 있어서,
    상기 이동 보조부는 공기를 분출함으로써 상기 워크를 상기 유지 위치로 이동시키는 공기 분출부인, 정렬 장치.
13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 평판부의 적어도 상기 정렬 영역의 표면 측은 다수개의 작은 구멍이 분산 배치된 다공판으로 구성되고, 상기 다수개의 작은 구멍으로부터 상기 표면 측으로 공기가 분출되는, 정렬 장치.
14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 공급구에 접속되고, 진동함으로써 상기 팰릿의 상기 정렬 영역에 워크를 반송하는 피더를 더 포함하며,
    상기 팰릿에는 상기 피더의 진동이 전달되어 상기 피더와 공통된 진동이 부여되는, 정렬 장치.
15. 제1항 내지 제14항 중 어느 한 항에 기재된 정렬 장치를 이용하여, 복수개의 워크 각각이 포함하는 제1 단면(端面) 측 단부(端部) 및 제2 단면 측 단부 각각에 외부전극을 형성하는 방법으로서,
    상기 팰릿에 진동을 부여하는 단계와,
    상기 공급구로부터 복수개의 워크를 상기 정렬 영역에 공급하는 단계와,
    상기 이동 유지부에 의해, 상기 정렬 영역에 공급된 복수개의 워크 각각을 복수개의 상기 유지 위치로 이동시켜, 그들 워크의 상기 제1 단면 측 단부를 상기 유지 위치에 유지하면서 상기 제2 단면 측 단부를 상기 표면으로부터 이간되는 상태로 유지하는 단계와,
    상기 복수개의 유지 위치 각각에 유지된 복수개의 워크의 상기 제2 단면 측 단부 각각을 제2 유지 시트에 일괄적으로 유지하는 단계와,
    상기 제2 유지 시트에 유지한 상기 복수개의 워크를 상기 유지 위치로부터 일괄적으로 이반(離反)시키는 단계와,
    상기 제2 유지 시트에 유지한 복수개의 워크의 상기 제1 단면 측 단부에 상기 외부전극으로서의 제1 외부전극을 일괄적으로 형성하는 단계와,
    상기 제2 유지 시트에 유지한 복수개의 워크의, 상기 제1 외부전극이 형성된 상기 제1 단면 측 단부 각각을 제1 유지 시트에 유지하는 단계와,
    상기 제2 유지 시트에 유지한 상기 복수개의 워크의, 상기 제2 단면 측 단부를 상기 제2 유지 시트로부터 이반시키는 단계와,
    상기 제1 유지 시트에 유지한 상기 복수개의 워크의, 상기 제2 유지 시트로부터 이반시킨 상기 제2 단면 측 단부에, 상기 외부전극으로서의 제2 외부전극을 일괄적으로 형성하는 단계를 포함하는, 외부전극의 형성 방법.