KR20220146373A - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR20220146373A
KR20220146373A KR1020220131707A KR20220131707A KR20220146373A KR 20220146373 A KR20220146373 A KR 20220146373A KR 1020220131707 A KR1020220131707 A KR 1020220131707A KR 20220131707 A KR20220131707 A KR 20220131707A KR 20220146373 A KR20220146373 A KR 20220146373A
Authority
KR
South Korea
Prior art keywords
layer
film
insulating layer
oxide
substrate
Prior art date
Application number
KR1020220131707A
Other languages
English (en)
Other versions
KR102520082B1 (ko
Inventor
슌페이 야마자키
šœ페이 야마자키
요시하루 히라카타
테츠지 이시타니
다이스케 쿠보타
료 하츠미
마사루 나카노
타카시 하마다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220146373A publication Critical patent/KR20220146373A/ko
Priority to KR1020230044693A priority Critical patent/KR102645012B1/ko
Application granted granted Critical
Publication of KR102520082B1 publication Critical patent/KR102520082B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/322—
    • H01L27/3258—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 주변 회로부의 동작 안정성이 높은 표시 장치를 제공한다.
상기 표시 장치는 제 1 기판 및 제 2 기판을 포함하고, 제 1 기판의 제 1 면 위에 제 1 절연층이 제공되고, 제 2 기판의 제 1 면 위에 제 2 절연층이 제공되고, 제 1 기판의 제 1 면과 제 2 기판의 제 1 면은 동일한 면적을 갖고, 제 1 기판의 제 1 면과 제 2 기판의 제 1 면은 서로 마주보고, 제 1 절연층과 제 2 절연층 사이에는 접착층이 제공되고, 보호막이 제 1 기판, 제 1 절연층, 접착층, 제 2 절연층, 및 제 2 기판과 접촉하는 영역을 갖는다.

Description

표시 장치 및 전자 기기{DISPLAY DEVICE AND ELECTRONIC DEVICE}
본 발명의 일 형태는 표시 장치, 전자 기기에 관한 것이다.
다만, 본 발명의 일 형태는 상기 기술 분야에 한정되지 않는다. 본 명세서 등에 개시(開示)되는 발명의 기술 분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명의 일 형태는, 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 따라서, 본 명세서에 개시되는 본 발명의 일 형태의 더 구체적인 기술 분야의 일례로서는, 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 들 수 있다.
또한, 본 명세서 등에서, 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터 등의 반도체 소자를 비롯하여 반도체 회로, 연산 장치, 기억 장치는 반도체 장치의 일 형태이다. 촬상 장치, 표시 장치, 액정 표시 장치, 발광 장치, 전기 광학 장치, 발전 장치(박막 태양 전지, 유기 박막 태양 전지 등을 포함함), 및 전자 기기는 반도체 장치를 갖는 경우가 있다.
박막 트랜지스터를 사용한 디스플레이가 사회에 널리 보급되면서 사람들의 생활의 필수품이 되고 있다. 또한, 이들 디스플레이는 얇고 가벼우며 휴대 정보 단말기 등에 필수적인 것이다.
또한, 동일 기판 내에 표시 영역(화소부)과 주변 회로(구동부)가 제공된 표시 장치가 보급되고 있다. 예를 들어, 특허문헌 1에는 산화물 반도체를 사용한 트랜지스터를 표시 영역 및 주변 회로에 채용한 기술이 개시되어 있다. 표시 영역과 주변 회로를 동시에 형성함으로써, 제조 비용을 줄일 수 있다.
일본 특허 공개 제2007-123861호 공보
표시 장치를 제작할 때, 시인(視認)되는 측(표시면 측)에 가능한 한 넓은 표시 영역을 확보하는 것이 요구된다. 표시 영역을 넓히기 위해서는 표시 영역의 단부로부터 기판 단부까지의 영역인 베젤을 가능한 한 좁힐 필요가 있다.
한편, 표시 영역의 주변에 존재하는 구동 회로는 베젤 영역에 위치하기 때문에, 표시 영역을 넓혀 베젤 부분을 좁게 한 경우, 구동 회로가 기판 단부에 더 가까워지며, 대기 성분의 침입 등으로 인하여 구동 회로의 트랜지스터 특성의 신뢰성이 저하되어 회로 동작이 불안정해질 우려가 있다.
본 발명의 일 형태는 주변 회로부의 동작 안정성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또는, 본 발명의 일 형태는 슬림 베젤 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또는, 본 발명의 일 형태는 가벼운 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또는, 본 발명의 일 형태는 고정세(高精細) 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또는, 본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또는, 본 발명의 일 형태는 대면적 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또는, 본 발명의 일 형태는 소비 전력을 억제할 수 있는 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또는, 본 발명의 일 형태는 신규 표시 장치 등을 제공하는 것을 과제 중 하나로 한다.
또는, 본 발명의 일 형태는 상기 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다.
또한, 상술한 과제의 기재(記載)는 다른 과제의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 상술한 과제 모두를 해결할 필요는 없다. 또한, 상술한 것 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 상술한 것 외의 과제가 추출될 수 있다.
본 발명의 일 형태는 제 1 기판 및 제 2 기판을 포함하고, 제 1 기판의 제 1 면 위에 제 1 절연층이 제공되고, 제 2 기판의 제 1 면 위에 제 2 절연층이 제공되고, 제 1 기판의 제 1 면과 제 2 기판의 제 1 면은 동일한 면적을 갖고, 제 1 기판의 제 1 면과 제 2 기판의 제 1 면은 서로 마주보고, 제 1 절연층과 제 2 절연층 사이에는 접착층이 제공되고, 보호막이 제 1 기판, 제 1 절연층, 접착층, 제 2 절연층, 및 제 2 기판과 접촉하는 영역을 갖는, 표시 장치이다.
본 발명의 일 형태는 제 1 기판 및 제 2 기판을 포함하고, 제 1 기판의 제 1 면 위에 제 1 절연층이 제공되고, 제 2 기판의 제 1 면 위에 제 2 절연층이 제공되고, 제 2 기판의 제 1 면은 제 1 기판의 제 1 면보다 작은 면적을 갖고, 제 1 기판의 제 1 면과 제 2 기판의 제 1 면은 서로 마주보고, 제 1 절연층과 제 2 절연층 사이에는 접착층이 제공되고, 보호막이 제 1 기판, 제 1 절연층, 접착층, 제 2 절연층, 및 제 2 기판과 접촉하는 영역을 갖는, 표시 장치이다.
또한, 제 1 기판의 제 1 면과 제 2 기판의 제 1 면 사이에는 트랜지스터, 용량 소자, 표시 소자, 차광층, 착색층, 및 스페이서를 제공할 수 있다.
또한, 보호막으로서, 산화물, 질화물, 또는 금속을 사용할 수 있다.
또한, 보호막에, 산화 알루미늄, 산화 하프늄, 산화 지르코늄, 산화 타이타늄, 산화 아연, 산화 인듐, 산화 주석, 산화 주석 인듐, 산화 탄탈럼, 산화 실리콘, 산화 망가니즈, 산화 니켈, 산화 어븀, 산화 코발트, 산화 텔루륨, 타이타늄산 바륨, 질화 타이타늄, 질화 탄탈럼, 질화 알루미늄, 질화 텅스텐, 질화 코발트, 질화 실리콘, 질화 망가니즈, 질화 하프늄, 루테늄, 백금, 니켈, 코발트, 망가니즈, 또는 구리를 사용할 수 있다.
또한, 보호막은 플루오린, 탄소, 또는 수소를 함유할 수 있다.
보호막에 함유되는 플루오린의 농도는 1×1018atoms/cm3 이상 1×1022atoms/cm3 미만인 것이 바람직하다.
보호막에 함유되는 탄소의 농도는 1×1017atoms/cm3 이상 1×1022atoms/cm3 미만인 것이 바람직하다.
보호막에 함유되는 수소의 농도는 1×1019atoms/cm3 이상 1×1022atoms/cm3 미만인 것이 바람직하다.
또한, 표시 장치에 있어서, 액정 소자를 포함할 수 있다.
또한, 표시 장치에 있어서, 유기 EL 소자를 포함할 수 있다.
또한, 표시 장치, 마이크로폰, 및 스피커를 사용한 구성으로 할 수 있다.
또한, 본 발명의 다른 일 형태는 후술하는 실시형태의 설명 및 도면에 기재되어 있다.
본 발명의 일 형태는 주변 회로부의 동작 안정성이 높은 표시 장치를 제공할 수 있다.
또는, 본 발명의 일 형태는 슬림 베젤 표시 장치를 제공할 수 있다.
또는, 본 발명의 일 형태는 가벼운 표시 장치를 제공할 수 있다.
또는, 본 발명의 일 형태는 고정세 표시 장치를 제공할 수 있다.
또는, 본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공할 수 있다.
또는, 본 발명의 일 형태는 대면적 표시 장치를 제공할 수 있다.
또는, 본 발명의 일 형태는 소비 전력을 억제할 수 있는 표시 장치를 제공할 수 있다.
또는, 본 발명의 일 형태는 신규 표시 장치 등을 제공할 수 있다.
또는, 상기 표시 장치의 제작 방법을 제공할 수 있다.
이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 반드시 상술한 효과 모두를 가질 필요는 없다. 또한, 이들 이외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 이외의 효과를 추출할 수 있다.
도 1은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 상면도 및 단면도.
도 2는 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 3은 본 발명의 일 형태에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도.
도 4는 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 5는 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 상면도 및 단면도.
도 6은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 7은 본 발명의 일 형태에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도.
도 8은 성막 원리를 설명하기 위한 단면 모식도.
도 9는 성막 장치의 단면 모식도 및 성막 장치를 하나 구비한 제조 장치의 상면 모식도.
도 10은 성막 장치의 단면 모식도.
도 11은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 상면도 및 단면도.
도 12는 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 13은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 14는 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 15는 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 16은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 17은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 18은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 19는 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 20은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 21은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 22는 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 23은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 24는 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 25는 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 26은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 27은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 28은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 29는 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 30은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 31은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 32는 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 단면도.
도 33은 본 발명의 일 형태에 따른 트랜지스터를 설명하기 위한 단면도.
도 34는 본 발명의 일 형태에 따른 트랜지스터를 설명하기 위한 단면도.
도 35는 본 발명의 일 형태에 따른 트랜지스터를 설명하기 위한 상면도 및 단면도.
도 36은 본 발명의 일 형태에 따른 표시 장치를 설명하기 위한 상면도 및 회로도.
도 37은 화소, 트랜지스터, 터치 센서의 배선의 위치 관계를 도시한 상면도.
도 38은 본 발명의 일 형태에 따른 입력 장치를 설명하기 위한 상면도.
도 39는 본 발명의 일 형태에 따른 입력 장치를 설명하기 위한 상면도.
도 40은 본 발명의 일 형태에 따른 입력 장치를 설명하기 위한 상면도.
도 41은 본 발명의 일 형태에 따른 입력 장치를 설명하기 위한 상면도.
도 42는 본 발명의 일 형태에 따른 입력 장치를 설명하기 위한 회로도.
도 43은 본 발명의 일 형태에 따른 입력 장치를 설명하기 위한 회로도.
도 44는 CAAC-OS의 성막 방법을 설명하기 위한 도면.
도 45는 InMZnO4의 결정을 설명하기 위한 도면.
도 46은 CAAC-OS의 성막 방법을 설명하기 위한 도면.
도 47은 CAAC-OS의 성막 방법을 설명하기 위한 도면.
도 48은 nc-OS의 성막 방법을 설명하기 위한 도면.
도 49는 본 발명의 일 형태에 따른 반도체 장치를 적용한 표시 모듈의 상면도.
도 50은 본 발명의 일 형태에 따른 전자 기기를 도시한 도면.
도 51은 본 발명의 일 형태에 따른 전자 기기를 도시한 도면.
도 52는 ALD법에 의하여 형성한 보호막의 유무에 따른 Ca 테스트 측정 결과.
도 53은 본 발명의 일 형태를 사용하고 액정에 포지티브형 액정을 사용한 시료의 전압 유지율 측정 결과.
도 54는 본 발명의 일 형태를 사용하고 액정에 네거티브형 액정을 사용한 시료의 전압 유지율 측정 결과.
도 55는 본 발명의 일 형태를 사용하여 제작한 표시 장치의 표시 결과.
도 56은 표시 패널의 단면 모식도 및 SEM 관찰 영역의 단면 모식도.
도 57은 표시 패널 측면부의 단면 SEM 이미지 및 EDX에 의한 매핑 분석 결과.
도 58은 표시 패널 측면부의 단면 SEM 이미지 및 EDX에 의한 매핑 분석 결과.
도 59는 ALD법 또는 스퍼터링법에 의하여 형성한 산화 알루미늄막의 SIMS 분석 결과.
도 60은 광 투과율 측정 시료의 상면도 및 디스플레이의 구동 방법을 도시한 도면.
도 61은 중간 계조에서의 전압- 광 투과율 특성.
도 62는 60℃, 습도 90% 환경하에서 보존한 후의 각 시간에서의 광 투과율의 측정 결과.
도 63은 산화 알루미늄막의 밀도 평가 결과.
도 64는 ALD법에 의하여 형성한 보호막의 유무에 따른 Ca 테스트 측정 결과.
실시형태에 대하여 도면을 참조하여 자세히 설명한다. 다만, 본 발명은 아래의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 아래에 기재된 실시형태의 내용에 한정하여 해석되는 것은 아니다. 또한, 아래에서 설명하는 발명의 구성에 있어서, 동일한 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 다른 도면들에서 공통적으로 사용하고 그 반복 설명은 생략한다.
<도면을 설명하는 기재에 관한 부기>
또한 본 명세서에 있어서 '위에'나 '아래에' 등 배치를 나타내는 용어는 도면을 참조하여 구성 요소들의 위치 관계를 설명하기 위하여 편의상 사용하는 것이다. 또한, 구성 요소들의 위치 관계는 각 구성 요소를 설명하는 방향에 따라 적절히 변화된다. 따라서, 명세서에서 설명한 용어에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
또한, '위'나 '아래'라는 용어는 구성 요소의 위치 관계가 바로 위 또는 바로 아래이며 직접 접촉하는 것에 한정되지 않는다. 예를 들어, '절연층 A 위의 전극 B'라는 표현은, 절연층 A 위에 전극 B가 직접 접촉하여 형성될 필요는 없고, 절연층 A와 절연층 B 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
본 명세서에서 '평행'이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서, 각도가 -5° 이상 5° 이하인 경우도 그 범주에 포함된다. 또한, '실질적으로 평행'이란, 2개의 직선이 -30° 이상 30° 이하의 각도로 배치된 상태를 말한다. 또한, '수직'이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서, 각도가 85° 이상 95° 이하인 경우도 그 범주에 포함된다. 또한, '실질적으로 수직'이란, 2개의 직선이 60° 이상 120° 이하의 각도로 배치된 상태를 말한다.
또한, 본 명세서에서 삼방정 및 능면체정(rhombohedral crystal system)은 육방정계에 포함된다.
또한, 도면에서 크기, 층의 두께, 또는 영역은 설명의 편의상 임의의 크기로 도시한 것이다. 따라서, 반드시 그 스케일에 한정되는 것은 아니다. 또한, 도면은 명확성을 위하여 모식적으로 도시한 것이며, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다.
또한, 상면도(평면도, 레이아웃 도면이라고도 함)나 사시도 등에서, 도면의 명확성을 위하여 일부의 구성 요소의 기재를 생략한 경우가 있다.
또한, 'A와 B가 동일'이란, A와 B가 동일한 면적을 가져도 좋고 동일한 형상을 가져도 좋다. 또한, 제조 공정의 관계상 완전히 동일한 형상이 되지 않을 수도 있기 때문에, 실질적으로 동일한 경우에도 동일하다고 바꿔 말할 수 있다.
<바꿔 말할 수 있는 기재에 관한 부기>
본 명세서 등에서 트랜지스터의 접속 관계를 설명할 때, '소스 및 드레인 중 한쪽'(또는 제 1 전극 또는 제 1 단자)이나, '소스 및 드레인 중 다른 쪽'(또는 제 2 전극 또는 제 2 단자)이라는 표현을 사용한다. 이것은 트랜지스터의 소스와 드레인이 트랜지스터의 구조 또는 동작 조건 등에 따라 바뀌기 때문이다. 또한, 트랜지스터의 '소스'와 '드레인'의 호칭에 대해서는 '소스(드레인) 단자'나 '소스(드레인) 전극' 등 상황에 따라 적절히 바꿔 말할 수 있다.
또한, 본 명세서 등에서, '전극'이나 '배선' 등의 용어는 구성 요소의 기능을 한정하지 않는다. 예를 들어, '전극'은 '배선'의 일부로서 사용되는 경우가 있으며, 그 반대도 마찬가지이다. 또한, '전극'이나 '배선'이라는 용어는 복수의 '전극'이나 '배선'이 일체로 형성되는 경우 등도 그 범주에 포함된다.
본 명세서 등에서 트랜지스터란, 게이트, 드레인, 및 소스를 포함하는 적어도 3개의 단자를 갖는 소자이다. 그리고, 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 영역을 갖고, 드레인과 채널 영역과 소스를 통하여 전류가 흐를 수 있는 것이다.
여기서, 소스와 드레인은 트랜지스터의 구조 또는 동작 조건 등에 따라 서로 바뀌기 때문에, 어느 쪽이 소스 또는 드레인인지를 한정하기 어렵다. 그러므로, 소스로서 기능하는 부분이나 드레인으로서 기능하는 부분을 소스나 드레인이라고 하지 않고, 소스 및 드레인 중 한쪽을 제 1 전극이라고 표기하고 소스 및 드레인 중 다른 쪽을 제 2 전극이라고 표기하는 경우가 있다.
또한, 본 명세서에서 사용되는 '제 1', '제 2', '제 3'이라는 서수사는 구성 요소의 혼동을 피하기 위하여 사용하는 것이며, 수(數)적으로 한정하는 것은 아니다.
또한, 본 명세서 등에서는 표시 패널의 기판에, 예를 들어 FPC(Flexible Printed Circuits) 또는 TCP(Tape Carrier Package) 등이 장착된 것, 또는 기판에 COG(Chip On Glass) 방식에 의하여 IC(집적 회로)가 직접 실장된 것을 표시 장치라고 하는 경우가 있다.
또한, '막'이라는 용어와 '층'이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어, '도전층'이라는 용어를 '도전막'이라는 용어로 바꿀 수 있는 경우가 있다. 또는, 예를 들어, '절연막'이라는 용어를 '절연층'이라는 용어로 바꿀 수 있는 경우가 있다.
<용어의 정의에 관한 부기>
아래에서는 상기 실시형태에서 언급하지 않았던 용어의 정의에 대하여 설명한다.
<접속에 대하여>
본 명세서에서 'A와 B가 접속된다'란, A와 B가 직접 접속되는 경우나 전기적으로 접속되는 경우를 포함한다. 여기서, 'A와 B가 전기적으로 접속된다'는 것은 A와 B 사이에 어떤 전기적 작용을 갖는 대상물이 존재할 때, A와 B 사이에서 전기 신호의 송수신이 가능하다는 것을 뜻한다.
다만, 이러한 표현 방법은 일례에 불과하며 이에 한정되지 않는다. 여기서, X, Y, Z1, Z2는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한, 어떤 하나의 실시형태에서 설명하는 내용(또는 그 일부)은 그 실시형태에서 설명하는 다른 내용(또는 그 일부) 및/또는 하나 또는 복수의 다른 실시형태에서 설명하는 내용(또는 그 일부)에 대하여 적용, 조합, 또는 치환 등을 수행할 수 있다.
또한, '실시형태에서 설명하는 내용'이란, 각 실시형태에서 다양한 도면을 참조하여 설명하는 내용 또는 명세서에 설명되는 문장을 사용하여 설명하는 내용이다.
또한, 어떤 하나의 실시형태에서 참조하는 도면(또는 그 일부)은 그 도면의 다른 부분, 그 실시형태에서 참조하는 다른 도면(또는 그 일부), 및/또는 하나 또는 복수의 다른 실시형태에서 설명하는 도면(또는 그 일부)에 대하여 조합함으로써, 더 많은 도면을 구성할 수 있다.
(실시형태 1)
본 실시형태에서는 표시 패널의 구성예에 대하여 설명한다.
< 보호막(23)에 의한 기판 표면부, 측면부의 보호>
도 1은 표시 장치의 상면도 및 단면도이다. 도 1의 (A)의 표시 장치(10)는 표시 영역(21) 및 주변 회로(22)를 갖는 표시 패널(20), 및 FPC(42)를 사용하여 구성될 수 있다. 본 발명의 일 형태에서는 표시 패널(20)에 대하여 보호막(23)이 균일하게 제공된다. 보호막(23)은 원자층 퇴적(ALD: Atomic Layer Deposition)법으로 형성되는 것이 바람직하다. 또한, 보호막(23) 등의 보호막은 일례로서 표시 소자나 트랜지스터를 보호할 수 있는 기능을 갖는다. 또한, 보호막(23) 등의 보호막은 표시 소자나 트랜지스터에 한 종류 또는 복수 종류의 성분을 첨가하는 등 다른 기능을 갖는 경우가 있다. 그러므로, 보호막(23) 등의 보호막을 단순히 '막'이라고 하는 경우가 있다. 예를 들어, 보호막(23) 등의 보호막을 '제 1 막', '제 2 막' 등이라고 하는 경우가 있다.
도 1의 (B)는 표시 패널의 기판 단부를 나타내는 일점 쇄선 A1-A2 부분의 단면도이다. A3은 접착층(370)을 포함하는 영역의 단부를 나타내고, A4는 주변 회로부의 단부를 나타낸다. 표시 패널에는 트랜지스터, 용량 소자, 표시 소자 등이 형성되고, 보호막(23)으로 덮인 기판(100), 기판(300), 절연층(130), 절연층(131), 절연층(170), 절연층(180), 절연층(181), 절연층(182), 차광층(18), 절연층(330), 스페이서(240), 및 접착층(370)을 기판 단부에 갖는다. 또한, 도 1의 (B)에서 기판(100)과 기판(300)은 중첩되며, 실질적으로 동일한 면적을 가질 수 있다. 동일한 면적을 가짐으로써, 이들을 접합하였을 때의 얼라인먼트(alignment)의 제어성을 양호하게 할 수 있다.
상기 보호막(23)의 막 두께는 3nm 이상 200nm 이하, 더 바람직하게는 5nm 이상 150nm 미만으로 하는 것이 바람직하다. 이로써, 배리어성을 향상시키고 표시 패널 내부로의 대기 성분의 침입을 억제할 수 있다.
또는, 보호막(23)에 함유되는 수소의 농도는 1×1019atoms/cm3 이상 1×1022atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 이상 1×1021atoms/cm3 미만인 것이 바람직하다. 보호막(23)이 수소를 많이 함유하는 경우, 보호막(23)으로부터 표시 패널 측으로 수소가 침입하여 주변 회로의 특성이 열화될 우려가 있다. 따라서, 보호막 내의 수소 농도를 상술한 범위의 농도로 함으로써, 고순도 보호막(23)을 가질 수 있고, 보호막으로부터 표시 패널 측으로 수소가 침입되는 것을 억제하여 주변 회로의 동작 안정성, 신뢰성을 향상시킬 수 있다.
또는, 보호막(23)에 함유되는 탄소의 농도는 1×1017atoms/cm3 이상 1×1022atoms/cm3 미만, 바람직하게는 1×1017atoms/cm3 이상 1×1021atoms/cm3 미만, 더 바람직하게는 1×1017atoms/cm3 이상 1×1020atoms/cm3 미만인 것이 바람직하다. 보호막(23) 내의 탄소 농도를 상술한 범위의 농도로 함으로써, 보호막을 더 치밀하게 할 수 있어, 배리어성을 더 향상시킬 수 있다.
또는, 보호막(23)에 함유되는 플루오린의 농도는 1×1018atoms/cm3 이상 1×1022atoms/cm3 미만, 바람직하게는 1×1018atoms/cm3 이상 1×1021atoms/cm3 미만인 것이 바람직하다. 보호막(23) 내의 플루오린 농도를 상술한 범위의 농도로 함으로써, 보호막을 더 치밀하게 할 수 있어 배리어성을 더 향상시킬 수 있다.
<표시 패널에 ALD법에 의하여 보호막(23)을 형성하는 방법>
도 3을 참조하여 ALD법에 의하여 표시 패널의 보호막(23)을 형성하는 방법을 설명한다.
기판(100) 위에 트랜지스터, 용량 소자, 표시 소자의 일부 등을 제공하여 영역(11)을 형성한다. 또한, 기판(300) 위에 차광층, 착색층, 절연층, 표시 소자의 일부 등을 제공하여 영역(12)을 형성한다(도 3의 (A) 참조).
다음에, 기판(100)의 영역(11)과 기판(300)의 영역(12)이 서로 마주보도록 하고, 접착층(370)을 사용하여 기판(100)과 기판(300)을 접착함으로써 표시 패널(20)을 형성할 수 있다(도 3의 (B) 참조).
ALD법으로 형성되는 보호막(23)의 형성 온도는 실온 이상 200℃ 미만, 바람직하게는 50℃ 이상 150℃ 미만으로 할 수 있다.
ALD법은 피성막면에 대하여 매우 균일하게 막을 형성할 수 있다. ALD법을 이용함으로써, 예를 들어 산화 알루미늄, 산화 하프늄, 산화 지르코늄, 산화 타이타늄, 산화 아연, 산화 인듐, 산화 주석, 산화 주석 인듐(ITO), 산화 탄탈럼, 산화 실리콘, 산화 망가니즈, 산화 니켈, 산화 어븀, 산화 코발트, 산화 텔루륨, 타이타늄산 바륨, 질화 타이타늄, 질화 탄탈럼, 질화 알루미늄, 질화 텅스텐, 질화 코발트, 질화 실리콘, 질화 망가니즈, 질화 하프늄 등을 보호막으로서 형성할 수 있다. 또한, 보호막은 절연막에 한정되지 않고 도전막을 형성하여도 좋다. 예를 들어, 루테늄, 백금, 니켈, 코발트, 망가니즈, 구리 등을 성막할 수 있다.
또한, FPC(42) 등과 전기적으로 접속되는 부분은 보호막(23)이 형성되지 않도록 마스킹하는 것이 바람직하다. 마스킹 방법으로서는 유기막, 무기막, 금속 등을 사용할 수 있다. 예를 들어, 산화 실리콘, 산화질화 실리콘, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄 등의 산화물 절연막, 질화 실리콘, 질화 알루미늄 등의 질화물 절연막, 포토레지스트, 폴리이미드 수지, 아크릴 수지, 폴리이미드아마이드 수지, 벤조사이클로뷰텐 수지, 폴리아마이드 수지, 에폭시 수지 등의 유기 재료를 사용할 수 있다. 이들 막은 마스크로 이용된 경우에는 보호막(23)을 형성한 후에 제거할 수 있다.
또한, ALD법으로 막이 형성되는 영역을 메탈 마스크로 마스킹하여도 좋다. 상기 메탈 마스크는 철, 크로뮴, 니켈, 코발트, 텅스텐, 몰리브데넘, 알루미늄, 구리, 탄탈럼, 타이타늄 중에서 선택된 금속 원소, 상술한 금속 원소를 성분으로 함유한 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용하여 형성할 수 있다. 메탈 마스크와 표시 패널은 근접하여도 좋고 접촉하여도 좋다.
또한, ALD법을 이용하면 치밀한 막을 형성할 수 있다. 표시 패널의 측면부에 ALD법으로 형성한 보호막(23)을 형성함으로써 수분 등 외적 성분의 침입을 억제할 수 있다. 이로써, 트랜지스터 특성의 변동을 억제할 수 있어, 주변 회로의 동작을 안정시킬 수 있다. 또한, 베젤 슬림화가 가능하게 되므로 화소 영역의 확대, 더 나아가서는 표시 장치의 고정세화가 가능하게 된다.
또한, 보호막(23)을 가짐으로써, 주변 회로(22) 단부와 기판 단부 사이의 거리 A1-A4를 좁게 하더라도 배리어성이 높기 때문에 트랜지스터 특성이 안정, 즉 주변 회로의 동작 안정성이 향상된다. 따라서, 보호막(23)을 가짐으로써, 표시 패널의 베젤을 좁게 할 수 있다. 예를 들어, 주변 회로(22)의 단부로부터 기판 단부(패널 가공 절단부)까지의 거리 A1-A4를 300μm 이하, 바람직하게는 200μm 이하로 할 수 있다. 또한, 단부의 구조를 도 1의 (C)와 같이 요철이 없는 형상으로 할 수도 있다.
그런데, 절연층 위에 보호막(23)을 형성함으로써 보호막(23) 내의 금속 성분을 절연층 내로 확산시킬 수도 있다. 예를 들어, 절연층이 유기 수지인 경우에, 절연층(330) 위에 보호막(23)을 가열하여 형성하면, 수지가 연화하여 보호막(23) 내의 금속 성분을 절연층 내로 확산시킬 수도 있다.
또한, 보호막(23)의 외측에 수지막을 가질 수도 있다. 이로써, 각종 응력을 분산하여 응력 집중에 따른 절연층의 파괴를 방지할 수 있다. 이로써, 편리성 또는 신뢰성이 우수한 표시 장치를 제공할 수 있다.
<표시 패널 주변부의 구성예 1>
도 2는 도 1의 (B)의 다른 구성예를 도시한 것이다. 보호막의 형성 영역은 마스킹하여 제어할 수 있다. 이 경우, 도 2의 (A)와 같이 보호막(23)을 기판(100)의 뒷면 측에도 조금 형성할 수도 있고, 도 2의 (B)와 같이 뒷면 측(영역(14))에 보호막(23)이 형성되는 것을 억제할 수도 있다.
<표시 패널 주변부의 구성예 2>
도 4는 도 1의 (B)의 다른 구성예를 도시한 것이다. 보호막(23)을 사용함으로써 수분 등의 침입을 억제할 수 있어, 절연층의 수를 줄일 수 있다. 도 4에서는 도 1의 (B) 및 (C)의 구조에서 사용된 절연층(182)을 제공하지 않는 구조로 할 수 있다.
<표시 패널 주변부의 구성예 3>
도 5의 (A)는 도 4와 다른 구성예를 도시한 것이다. 도 5의 (A)는 표시 패널(20)을 기판(300) 측으로부터 본 상면도이고, 도 5의 (B)는 일점 쇄선 A1-A2 부분의 단면도이다. 도 5의 (A)에서는 보기 쉽게 하기 위하여 각 층을 생략하여 도시하였다. 도 5의 (B)에 도시한 구성예에서는 도 4의 (A)와 마찬가지로 도 1의 (B)의 구조 중 절연층(182)을 갖지 않는 구조로 할 수 있다. 또한, 도 5의 (A), (B)에서는 기판(100)의 상면부의 면적에 비하여 기판(300)의 상면부의 면적을 작게 할 수 있다. 이로써, 도 5의 (A)에 도시된 바와 같이 표면 측(기판(300) 측)으로부터 보면 기판(100)의 주변부가 보이는 상태가 되어, 접착층(370)의 측면도 비스듬한 형상이 되기 때문에, 보호막(23)을 더 균일하게 형성할 수 있다.
또한, 도 5의 (A)와 다른 구성예로서, 도 5의 (C)에 도시된 바와 같이 기판(300)으로부터 기판(100)까지 요철이 없고, 기판(100)에 비하여 기판(300)이 작은 면적을 갖는 구조로 하여도 좋다. 또한, 도 5의 (D)에 도시된 바와 같이, 기판(100) 측, 기판(300) 측에 보호막(23)이 거의 형성되지 않도록 하여도 좋다.
<표시 패널 주변부의 구성예 4>
도 6은 도 1의 (B)와 다른 구성예를 도시한 것이다. 보호막(23)을 사용함으로써, 수분 등의 침입을 억제할 수 있어, 절연층의 수를 더 줄일 수 있다. 도 6에 도시된 구성예에서는 도 1의 (B), (C)에 도시된 구성예에서 사용한 절연층(181), 절연층(182)을 갖지 않는 구조로 할 수 있다. 주변부의 구조는 도 6의 (A)에 도시된 바와 같이 요철을 가져도 좋고, 도 6의 (B)에 도시된 바와 같이 요철을 거의 갖지 않는 구조로 하여도 좋다. 또한, 도 6의 (B), (C)에 도시된 바와 같이 스페이서(240)를 제공하지 않는 구조로 하여도 좋다. 또한, 도 6의 (D)와 같이 기판(100) 측, 기판(300) 측에 보호막(23)을 갖지 않는 구조로 하여도 좋고, 도 6의 (E)와 같이 영역(14)에 보호막(23)을 갖지 않는 구조로 하여도 좋다.
또한, 본 실시형태에서 본 발명의 일 형태에 대하여 설명하였다. 또는, 다른 실시형태에서 본 발명의 일 형태에 대하여 설명한다. 다만, 본 발명의 일 형태는 이들에 한정되지 않는다. 즉, 본 실시형태 및 다른 실시형태는 다양한 발명의 형태가 기재되어 있는데, 본 발명의 일 형태는 특정한 형태에 한정되지 않는다. 예를 들어, 본 발명의 일 형태로서, ALD법을 이용하여 막을 형성하는 경우의 예를 나타냈지만, 본 발명의 일 형태는 이에 한정되지 않는다. 경우 또는 상황에 따라서는, 본 발명의 일 형태에서 여러 가지 형성 방법으로 막을 형성하여도 좋다. 예를 들어, 경우 또는 상황에 따라서는 본 발명의 일 형태에서 CVD법, 플라즈마 CVD법, MOCVD법, PVD법, 스퍼터링법, 증착법, 스핀 코팅법, 잉크젯법, 인쇄법, 또는 도포법 등 중 적어도 하나의 방법을 이용하여 막을 형성하여도 좋다. 또는, 예를 들어 경우 또는 상황에 따라서는 본 발명의 일 형태에서 ALD법을 이용하지 않고 막을 형성하여도 좋다.
본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1에서 설명한 보호막(23)을 갖는 표시 패널을 복수 제작하는 방법에 대하여 설명한다.
도 7은 표시 패널(20)의 제작 방법을 도시한 것이다. 도 7은 개략도이며, 표시 소자로서 액정 소자(80)와 접착층(370)을 도시하였지만, 표시 패널은 기판(100) 위에 트랜지스터, 용량 소자 등을 갖는 소자 기판과, 기판(300) 위에 차광층, 착색층 등을 갖는 대향 기판이 액정을 밀폐하도록 접합되는 구성으로 할 수 있다. 또한, 도 3에 도시된 제조 방법과 같은 부분에 대해서는 생략한다.
복수의 표시 패널(20)을 갖는 구성에 있어서(도 7의 (A) 참조), 기판(300)(상면 측)을 절단함으로써, 홈부(30)를 형성할 수 있다(도 7의 (B) 참조). 홈부(30)를 형성한 후, ALD법에 의하여 위쪽으로부터 보호막(23)을 형성하고(도 7의 (C) 참조), 최종적으로 기판(100) 측을 절단함으로써 복수의 표시 패널을 제작할 수 있다(도 7의 (D) 참조). 이 경우, 뒷면에 보호막(23)이 형성되는 것을 억제할 수 있다.
또한, 절단 후, ALD법을 이용하여 다시 보호막을 형성하여도 좋다.
도 7의 (D)에 있어서, 기판(100)을 분단하면, 기판 단부, 또는 기판 단부 근방에 존재하는 막에 미세한 금(마이크로 크랙이라고도 함)을 갖는 손상 영역이 형성되는 경우가 있다. 구체적으로는, 금긋기(스크라이브라고도 함)를 하고, 응력을 금에 집중하도록 가하여 절단된 유리의 단부에는 마이크로 크랙이 형성되는 경우가 있다. 이러한 경우에는 ALD법을 이용하여 보호막을 형성하면, 상기 손상 영역에서 보호막이 마이크로 크랙의 내부까지 형성되기 때문에, 상기 손상 영역을 덮을 수 있다. 이로써, 이 후의 제조 공정에서 기판 또는 막이 취약해지거나 깨지는 것을 억제할 수 있다.
본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
《성막 방법에 관한 설명》
아래에서는 본 발명의 일 형태에 적용할 수 있는 반도체층, 절연층, 도전층 등의 형성에 적용할 수 있는 성막 장치에 대하여 설명한다.
《CVD 성막 및 ALD 성막》
종래의 CVD법을 이용한 성막 장치는 성막할 때 반응을 위한 원료 가스(전구체(precursor)) 한 종류 또는 복수 종류가 체임버에 동시에 공급된다. ALD법을 이용한 성막 장치는 반응을 위한 전구체가 순서대로 체임버에 도입되고, 그 가스 도입 절차를 반복함으로써 성막을 수행한다. 예를 들어, 각 스위칭 밸브(고속 밸브라고도 함)를 전환하여 2종류 이상의 전구체를 순차적으로 체임버에 공급한다. 이 때 복수 종류의 전구체가 섞이지 않도록 제 1 전구체를 도입한 후에 불활성 가스(아르곤 또는 질소 등) 등을 도입하고, 제 2 전구체를 도입한다. 또한, 불활성 가스의 도입 대신에 진공 배기에 의하여 제 1 전구체를 배출한 후, 제 2 전구체를 도입할 수 있다.
도 8은 ALD법에 의한 성막 과정을 도시한 것이다. 제 1 전구체(601)가 기판 표면에 흡착되어(도 8의 (A) 참조), 제 1 단일층(monolayer)이 성막된다(도 8의 (B) 참조). 이 때, 전구체에 함유되는 금속 원자 등이 기판 표면에 존재하는 수산기와 결합할 수 있다. 금속 원자에는 메틸기나 에틸기 등 알킬기가 결합되어 있어도 좋다. 제 1 단일층은 제 1 전구체(601)가 배기된 후에 도입되는 제 2 전구체(602)와 반응하여(도 8의 (C) 참조), 제 2 단일층이 제 1 단일층 위에 적층되어 박막이 형성된다(도 8의 (D) 참조). 예를 들어, 제 2 전구체에 산화제가 함유되어 있는 경우에는 제 1 전구체 내에 존재하는 금속 원자 또는 금속 원자와 결합한 알킬기와, 산화제 사이에서 화학 반응이 일어나 산화막을 형성할 수 있다.
또한, ALD법은 표면 화학 반응에 기초한 성막 방법이며, 전구체가 피성막 표면에 흡착되어 자기 정지 기구(self-terminating mechanism)가 작용함으로써 하나의 층이 형성된다. 예를 들어, 트라이메틸알루미늄과 같은 전구체와 상기 피성막 표면에 존재하는 수산기(OH기)가 반응한다. 이 때, 열로 인한 표면 반응만 일어나기 때문에, 전구체가 상기 피성막 표면과 접촉하여 열 에너지를 이용하여 상기 피성막 표면에 전구체 내의 금속 원자 등이 흡착될 수 있다. 또한, 전구체는 높은 증기압을 갖고, 성막 전의 단계에서는 열적으로 안정적이고 자기 분해하지 않거나 기판에 대한 화학 흡착이 빠르다는 등의 특징을 갖는다. 또한, 전구체는 가스로서 도입되기 때문에, 번갈아 도입되는 제 1 전구체, 제 2 전구체가 충분히 확산되는 시간을 확보할 수 있다면, 아스펙트비가 높은 요철을 갖는 영역이라도 우수한 피복성으로 성막할 수 있다.
또한, ALD법에서는 가스 도입 절차를 제어하면서 원하는 두께가 될 때까지 복수회 반복함으로써, 단차 피복성이 우수한 박막을 형성할 수 있다. 박막의 두께는 반복 횟수에 의하여 조절할 수 있으므로 정밀하게 조절할 수 있다. 또한, 배기 능력을 높임으로써, 성막 속도를 빠르게 할 수 있고, 막 내의 불순물 농도를 저감할 수 있다.
ALD법으로서는 열을 이용한 ALD법(열 ALD법), 플라즈마를 이용한 ALD법(플라즈마 ALD법)이 있다. 열 ALD법은 열 에너지를 이용하여 전구체를 반응시키는 방법이며, 플라즈마 ALD법은 라디칼 상태에서 전구체를 반응시키는 방법이다.
ALD법은 매우 얇은 막을 치밀하게 형성할 수 있다. 요철을 갖는 면에 대해서도 표면 피복율이 높고 막 밀도가 높은 막을 형성할 수 있다.
또한, 열 ALD법은 플라즈마 대미지가 없으므로, 막에 결함이 발생되는 것을 억제할 수 있다.
《플라즈마 ALD》
또한, 플라즈마 ALD법에 의하여 막을 형성함으로써, 열을 이용한 ALD법(열 ALD법)에 비하여 더 낮은 온도로 막을 형성할 수 있게 된다. 플라즈마 ALD법을 이용하여 막을 형성하면, 예를 들어, 100℃ 이하라도 성막 속도를 저하시키지 않으면서 수행할 수 있다. 또한, 플라즈마 ALD법에서는 N2를 플라즈마에 의하여 라디칼화시킬 수 있으므로, 산화물뿐만 아니라 질화물을 성막할 수 있다.
또한, 플라즈마 ALD법은 산화제의 산화력을 높일 수 있다. 이로써, 막을 형성할 때 막 내에 잔류하는 전구체, 또는 전구체에서 탈리된 유기 성분을 저감할 수 있고, 막 내의 탄소, 염소, 수소 등을 저감할 수 있기 때문에, 불순물 농도가 낮은 막을 가질 수 있다.
또한, 표시 소자에 발광 소자(유기 EL 소자 등)를 사용한 경우, 공정 온도가 높으면, 발광 소자의 열화가 빠르게 진행될 우려가 있다. 여기서, 플라즈마 ALD법을 이용함으로써, 공정 온도를 낮출 수 있으므로 발광 소자의 열화를 억제할 수 있다.
또한, 플라즈마 ALD를 수행하는 경우에는 라디칼종을 발생시키기 위하여 ICP(Inductively Coupled Plasma)를 이용한다. 이렇게 함으로써, 플라즈마를 기판으로부터 떨어진 상태에서 발생시킬 수 있어, 기판 또는 상기 보호막이 형성되는 막으로의 플라즈마 대미지를 억제할 수 있다.
이와 같이 플라즈마 ALD법을 이용함으로써, 다른 성막 방법에 비하여 공정 온도를 낮출 수 있고 표면 피복율을 높일 수 있어, 표시 패널을 제작한 후에 기판 측면부에 상기 막을 형성할 수 있다. 이로써, 외부로부터 물이 침입되는 것을 억제할 수 있다. 따라서, 패널의 단부에서 주변 회로의 드라이버 동작의 신뢰성이 향상(트랜지스터 특성의 신뢰성이 향상)되기 때문에, 베젤을 좁게 하더라도 안정적인 동작이 가능하게 된다.
《ALD 장치에 관한 설명》
도 9의 (A)는 ALD법을 이용하는 성막 장치의 일례를 도시한 것이다. ALD법을 이용하는 성막 장치는 성막실(체임버(1701)), 원료 공급부(1711a), 원료 공급부(1711b), 유량 제어기인 고속 밸브(1712a), 고속 밸브(1712b), 원료 도입구(1713a), 원료 도입구(1713b), 원료 배출구(1714), 및 배기 장치(1715)를 포함한다. 체임버(1701) 내에 설치되는 원료 도입구(1713a), 원료 도입구(1713b)는 공급관이나 밸브를 통하여 원료 공급부(1711a), 원료 공급부(1711b)와 각각 접속되고, 원료 배출구(1714)는 배출관, 밸브, 및 압력 조정기를 통하여 배기 장치(1715)와 접속된다.
체임버 내부에는 히터를 구비한 기판 홀더(1716)가 있고, 그 기판 홀더 위에 피성막 기판(1700)을 배치한다.
원료 공급부(1711a), 원료 공급부(1711b)에서는 기화기나 가열 수단 등에 의하여 고체 원료나 액체 원료로부터 전구체를 형성한다. 또는, 원료 공급부(1711a), 원료 공급부(1711b)는 기체의 전구체를 공급하는 구성으로 하여도 좋다.
또한, 원료 공급부로서 원료 공급부(1711a), 원료 공급부(1711b) 2개를 제공하는 예를 제시하지만, 이에 특별히 한정되지 않고 3개 이상 제공하여도 좋다. 또한, 고속 밸브(1712a), 고속 밸브(1712b)는 시간에 의하여 정밀하게 제어할 수 있고, 전구체와 불활성 가스 중 어느 하나를 공급하는 구성으로 되어 있다. 고속 밸브(1712a), 고속 밸브(1712b)는 전구체의 유량 제어기이며 불활성 가스의 유량 제어기라고도 할 수 있다.
도 9의 (A)에 도시된 성막 장치에서는, 기판(1700)을 기판 홀더(1716) 위에 반입하여, 체임버(1701)를 밀폐 상태로 한 후, 기판 홀더(1716)의 히터 가열에 의하여 기판(1700)을 원하는 온도(예를 들어, 100℃ 이상 또는 150℃ 이상)로 하고, 전구체의 공급과, 배기 장치(1715)에 의한 배기와, 불활성 가스의 공급과, 배기 장치(1715)에 의한 배기를 반복함으로써 박막을 기판 표면에 형성한다.
도 9의 (A)에 도시된 성막 장치에서는, 원료 공급부(1711a), 원료 공급부(1711b)를 위해 준비하는 원료(휘발성 유기 금속 화합물 등)를 적절히 선택함으로써 하프늄, 알루미늄, 탄탈럼, 지르코늄 등 중에서 선택된 1종류 이상의 원소를 함유하는 산화물(복합 산화물도 포함함)을 함유하는 절연층을 형성할 수 있다. 구체적으로는, 산화 하프늄을 함유하는 절연층, 산화 알루미늄을 함유하는 절연층, 하프늄 실리케이트를 함유하는 절연층, 또는 알루미늄 실리케이트를 함유하는 절연층을 형성할 수 있다. 또한, 원료 공급부(1711a), 원료 공급부(1711b)를 위해 준비하는 원료(휘발성 유기 금속 화합물 등)를 적절히 선택함으로써, 텅스텐층, 타이타늄층 등의 금속층이나, 질화 타이타늄층 등의 질화물층 등의 박막을 형성할 수도 있다.
예를 들어, ALD법을 이용하는 성막 장치에 의하여 산화 하프늄층을 형성하는 경우에는 용매와 하프늄 전구체 화합물을 함유하는 액체(하프늄 알콕사이드, 테트라키스(다이메틸아마이드)하프늄(TDMAH) 등의 하프늄아마이드)를 기화시킨 전구체와, 산화제로서 오존(O3)의 2종류의 가스를 이용한다. 이 경우, 원료 공급부(1711a)로부터 공급하는 제 1 전구체가 TDMAH이고, 원료 공급부(1711b)로부터 공급하는 제 2 전구체가 오존이다. 또한, 테트라키스(다이메틸아마이드)하프늄의 화학식은 Hf[N(CH3)2]4이다. 또한, 다른 재료로서는, 테트라키스(에틸메틸아마이드)하프늄 등이 있다. 또한, 질소는 전하 포획 준위를 소실시키는 기능을 갖는다. 따라서, 전구체가 질소를 함유함으로써, 전하 포획 준위 밀도가 낮은 산화 하프늄을 성막할 수 있다.
ALD법을 이용하는 성막 장치에 의하여 산화 알루미늄층을 형성하는 경우에는 용매와 알루미늄 전구체 화합물을 함유하는 액체(TMA 등)를 기화시킨 전구체와, 산화제로서 H2O의 2종류의 가스를 이용한다. 이 경우, 원료 공급부(1711a)로부터 공급하는 제 1 전구체가 TMA이고, 원료 공급부(1711b)로부터 공급하는 제 2 전구체가 H2O이다. 또한, 트라이메틸알루미늄의 화학식은 Al(CH3)3이다. 또한, 다른 재료액으로서는 트리스(다이메틸아마이드)알루미늄, 트라이아이소뷰틸알루미늄, 알루미늄트리스(2,2,6,6-테트라메틸-3,5-헵탄다이오네이트) 등이 있다.
《멀티 체임버 제조 장치》
또한, 도 9의 (A)에 도시된 성막 장치를 적어도 하나 갖는 멀티 체임버 제조 장치의 일례를 도 9의 (B)에 도시하였다.
도 9의 (B)에 도시된 제조 장치는 적층막을 대기에 노출시키지 않고 연속 성막할 수 있어, 불순물의 혼입 방지나 스루풋(throughput) 향상을 도모한다.
도 9의 (B)에 도시된 제조 장치는 적어도 로드실(1702), 반송실(1720), 처리실(1703), 성막실인 체임버(1701), 언로드실(1706)을 포함한다. 또한, 제조 장치의 체임버(로드실, 처리실, 반송실, 성막실, 언로드실 등을 포함함)는 수분이 부착되는 것 등을 막기 위하여, 이슬점이 관리된 불활성 가스(질소 가스 등)가 충전되는 것이 바람직하고, 감압이 유지되어 있으면 더 바람직하다.
또한, 체임버(1704), 체임버(1705)는 체임버(1701)와 같은 ALD법을 이용하는 성막 장치로 하여도 좋고, 플라즈마 CVD법을 이용하는 성막 장치로 하여도 좋고, 스퍼터링법을 이용하는 성막 장치로 하여도 좋고, 유기 금속 기상 성장(MOCVD: Metal Organic Chemical Vapor Deposition)법을 이용하는 성막 장치로 하여도 좋다.
예를 들어, 체임버(1704)를 플라즈마 CVD법을 이용하는 성막 장치로 하고, 체임버(1705)를 MOCVD법을 이용하는 성막 장치로 하여, 적층막을 형성하는 일례를 아래에서 제시한다.
도 9의 (B)에서는 반송실(1720)의 상면도가 육각형인 예를 도시하였지만, 적층막의 층수에 따라, 그 이상의 다각형으로 하여 더 많은 체임버와 연결시킨 제조 장치로 하여도 좋다. 또한, 도 9의 (B)에서는 기판의 상면 형상을 직사각형으로 도시하였지만, 이에 특별히 한정되지 않는다. 또한, 도 9의 (B)에서는 매엽식(single wafer type)의 예를 도시하였지만, 복수의 기판에 대하여 한번에 성막을 수행하는 배치식(batch-type) 성막 장치로 하여도 좋다.
《대면적 ALD 성막 장치》
또한, 플라즈마 ALD법을 이용함으로써, 대면적 기판에 대한 성막도 가능하다. 도 10은 ALD 성막 장치의 다른 구성의 모식도이다. 플라즈마화한 가스(전구체)를 도입구(810)로부터 체임버(820)에 도입하여 플라즈마 발생원(830)을 통하여 상하 방향으로부터 기판(800)에 ALD법에 의한 성막을 수행할 수 있다. 플라즈마 발생원(830)은 체임버의 내측에 제공하여도 좋고, 체임버의 외측에 제공하여도 좋다. 또한, 성막 방식으로서는 도 10의 (A)와 같이 체임버 내에 고정하여 성막할 수도 있고, 도 10의 (B)와 같이 인라인 방식으로 기판을 흘리면서 성막을 수행할 수도 있다. 플라즈마 ALD법을 이용함으로써, 높은 스루풋으로 대면적으로 성막할 수 있다.
또한, 표시 패널의 측면부에 균일하게 막을 형성하기 위하여, 상기 표시 패널은 서셉터 등에 놓고 성막하여도 좋고, 표시 패널이 수납되는 카세트 치구와 기판 측면부 근방에서 표시 패널의 기판(100)과 카세트 치구가 점 접촉, 선 접촉, 또는 면 접촉하여도 좋다.
본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는 실시형태 1 및 2에서 설명한 표시 장치에 관하여 도면을 참조하여 자세히 설명한다.
도 11의 (A) 및 (B)는 표시 장치의 상면도 및 단면도의 일례이다. 또한, 도 11의 (A)에는 표시 패널(20), 표시 영역(21), 주변 회로(22), 및 FPC(42)를 갖는 대표적인 구성을 도시하였다.
도 11의 (B)에 도 11의 (A)의 파선 A-A' 부분, B-B' 부분, C-C' 부분, 및 D-D' 부분의 단면도를 도시하였다. A-A' 부분은 표시 장치의 주변부이고, B-B' 부분은 주변 회로부이고, C-C' 부분은 표시 영역이고, D-D' 부분은 FPC와의 접속부이다.
《트랜지스터(50) 및 트랜지스터(52)》
트랜지스터(50)는 도전층(120), 절연층(130), 절연층(131), 반도체층(140), 도전층(150), 도전층(160), 절연층(170)을 갖는 구성으로 할 수 있다. 또한, 트랜지스터(52)도 같은 구성으로 할 수 있다. 또한, 트랜지스터(50)는 절연층(181) 또는 절연층(182)을 추가한 구성으로 할 수 있다.
《듀얼 게이트 구조》
또한, 트랜지스터(50)는 변형예인 트랜지스터(55)를 사용할 수도 있다. 도 35를 이용하여 설명한다. 도 35에 도시된 트랜지스터(55)는 듀얼 게이트 구조가 특징이다.
도 35는 트랜지스터(55)의 상면도 및 단면도이다. 도 35의 (A)는 트랜지스터(55)의 상면도이고, 도 35의 (B)는 도 35의 (A)의 일점 쇄선 X-X' 부분의 단면도이고, 도 35의 (C)는 도 35의 (A)의 일점 쇄선 Y-Y' 부분의 단면도이다. 또한, 도 35의 (A)에서는 명료화를 위하여 기판(100), 절연층(110), 절연층(130), 절연층(170), 절연층(180) 등을 생략하였다.
도 35에 도시된 트랜지스터(55)는 트랜지스터(50)가 포함하는 각 층 외에 도전층(520)을 더 포함한다. 도전층(120)은 절연층(130), 절연층(170), 절연층(180)의 개구부(530)를 통하여 도전층(520)과 접속되는 구성으로 할 수도 있다.
《도전층(520)》
도전층(520)으로서는 가시광에 대한 투광성을 갖는 도전막, 또는 가시광에 대한 반사성이 있는 도전막을 사용할 수 있다. 가시광에 대한 투광성을 갖는 도전막으로서는, 후술하는 도전층(190)에 사용할 수 있는 재료와 같은 재료를 사용할 수 있으며, 예를 들어, 인듐(In), 아연(Zn), 주석(Sn) 중에서 선택된 1종류를 함유한 재료를 사용하면 좋다. 또한, 가시광에 대한 투광성을 갖는 도전막으로서는, 대표적으로는 인듐 주석 산화물, 산화 텅스텐을 함유한 인듐 산화물, 산화 텅스텐을 함유한 인듐 아연 산화물, 산화 타이타늄을 함유한 인듐 산화물, 산화 타이타늄을 함유한 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 함유한 인듐 주석 산화물 등의 도전성 산화물을 사용할 수 있다.
또는, 도전층(520)에는 가시광에 대한 반사성이 있는 도전막으로서, 후술하는 도전층(220)에 사용할 수 있는 재료와 같은 재료를 사용할 수 있다.
또한, 도 35의 (C)에 도시된 바와 같이, 채널 폭 방향으로 반도체층(140)의 측면과 도전층(520)이 서로 마주보도록 배치됨으로써, 반도체층(140)에서 절연층(170) 및 절연층(130)과 반도체층(140) 사이의 계면뿐만 아니라 반도체층(140)의 내부에서도 캐리어가 흐르기 때문에, 트랜지스터(55)에서의 캐리어의 이동량이 증가한다. 이로써, 트랜지스터(55)의 온 전류가 증대됨과 함께 전계 효과 이동도가 높아진다. 또한, 도전층(520)의 전계가 반도체층(140)의 측면, 또는 측면 및 그 근방을 포함하는 단부에 영향을 주기 때문에, 반도체층(140)의 측면 또는 단부에서의 기생 채널의 발생을 억제할 수 있다.
또한, 도 35에 도시된 트랜지스터는 화소부에 제공됨으로써, 대형 표시 장치나 고정세 표시 장치에서 배선수가 증가하더라도, 각 배선에서의 신호 지연을 저감시킬 수 있어, 표시 불균형 등의 표시 불량을 억제할 수 있다.
또한, 주변 회로(게이트 드라이버 등)가 갖는 트랜지스터(52)들은 모두 같은 구조이어도 좋고, 2종류 이상의 구조를 가져도 좋다. 또한, 화소부가 갖는 복수의 트랜지스터(50)도 모두 같은 구조이어도 좋고, 2종류 이상의 구조를 가져도 좋다.
또는, 본 실시형태에서 설명한 트랜지스터는 산화물 반도체를 포함하는 트랜지스터를 사용한 예이지만, 본 발명의 일 형태는 이에 한정되지 않는다. 경우 또는 상황에 따라 본 발명의 일 형태는 산화물 반도체와 다른 반도체 재료를 사용한 트랜지스터를 사용하여도 좋다.
《반사 액정 패널》
또한, 표시 장치에 탑재되는 표시 패널로서, 도 11의 (B)에 도시된 바와 같이 반사형 액정 패널을 사용할 수 있다. 도 11의 (B)에 도시된 표시 장치는 표시 소자로서 액정 소자(80)가 사용된다. 또한, 표시 장치(10)는 편광판(103), 편광판(303), 보호 기판(105), 보호 기판(302), 접착층(373), 접착층(374), 접착층(375), 및 접착층(376)을 포함한다. 반사형 액정 패널을 구현하는 경우에는 화소 전극의 일부 또는 전체가 반사 전극으로서의 기능을 갖도록 하면 좋다(이것은 나중에 설명한다). 또한, 이 경우 반사 전극 아래에 SRAM 등의 기억 회로를 제공할 수도 있다. 이로써, 소비 전력을 더 저감할 수 있다.
그 외의 액정 패널의 예로서는 투과형(나중에 설명함), 반투과형, 직시형, 투사형 등을 사용할 수도 있다.
《기판(100)》
기판(100)의 재질 등에 큰 제한은 없지만, 적어도 나중의 열처리에 견딜 수 있을 정도의 내열성을 갖고 있을 필요가 있다. 또한, 기판(100)은 투광성이 높은 것이 바람직하다.
유기 재료, 무기 재료, 또는 유기 재료와 무기 재료 등의 복합 재료 등을 기판(100)에 사용할 수 있다. 예를 들어, 유리, 세라믹, 금속 등의 무기 재료를 기판(100)에 사용할 수 있다.
구체적으로는, 무(無)알칼리 유리, 소다석회 유리, 칼리 유리, 또는 크리스털 유리 등을 기판(100)에 사용할 수 있다. 무기 산화물막, 무기 질화물막, 또는 무기 산화질화물막 등을 기판(100)에 사용할 수 있다. 예를 들어, 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 알루미나 등을 기판(100)에 사용할 수 있다. 또한, 스테인리스 강 또는 알루미늄 등을 기판(100)에 사용할 수 있다.
또한, 단층의 재료 또는 복수의 층이 적층된 재료를 기판(100)에 사용할 수 있다. 예를 들어, 기재(base)와, 기재에 함유되는 불순물의 확산을 방지하는 절연막 등이 적층된 재료를 기판(100)에 사용할 수 있다. 구체적으로는, 유리와, 유리에 함유되는 불순물의 확산을 방지하는 산화 실리콘층, 질화 실리콘층, 또는 산화질화 실리콘층 등 중에서 선택된 하나 또는 복수의 막이 적층된 재료를 기판(100)에 사용할 수 있다. 또는, 수지와, 수지를 투과하는 불순물의 확산을 방지하는 산화 실리콘막, 질화 실리콘막, 또는 산화질화 실리콘막 등이 적층된 재료를 기판(100)에 사용할 수 있다.
또한, 기판(100)에 사용할 수 있는 상술한 기판은 기판(300)에도 사용할 수 있다.
《절연층(110)》
또한, 하지막으로서의 기능을 갖는 절연층(110)은 산화 실리콘, 산화질화 실리콘, 질화 실리콘, 질화산화 실리콘, 산화 갈륨, 산화 하프늄, 산화 이트륨, 산화 알루미늄, 산화질화 알루미늄 등을 사용하여 형성된다. 또한, 절연층(110)으로서 질화 실리콘, 산화 갈륨, 산화 하프늄, 산화 이트륨, 산화 알루미늄 등을 사용함으로써 기판(100)으로부터 불순물, 대표적으로는 알칼리 금속, 물, 수소 등이 반도체층(140)으로 확산되는 것을 억제할 수 있다. 절연층(110)은 기판(100) 위에 형성된다. 또한, 절연층(110)은 형성하지 않아도 된다.
《도전층(120)》
게이트 전극으로서의 기능을 갖는 도전층(120)은 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 니켈, 철, 코발트, 텅스텐 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 함유한 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하여 형성된다. 또한, 망가니즈 및 지르코늄 중에서 선택된 어느 하나 또는 복수의 금속 원소를 사용하여 형성하여도 좋다. 또한, 도전층(120)은 단층 구조 또는 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 실리콘을 함유한 알루미늄막의 단층 구조, 망가니즈를 함유한 구리막의 단층 구조, 알루미늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층한 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층한 2층 구조, 망가니즈를 함유한 구리막 위에 구리막을 적층한 2층 구조, 타이타늄막 위에 알루미늄막을 적층하고 이들 위에 타이타늄막을 더 형성한 3층 구조, 망가니즈를 함유한 구리막 위에 구리막을 적층하고 이들 위에 망가니즈를 함유한 구리막을 더 형성한 3층 구조 등이 있다. 또한, 알루미늄에, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수를 조합한 합금막, 또는 질화막을 사용하여도 좋다.
《절연층(130)》
또한, 절연층(130)은 게이트 절연막으로서의 기능을 갖는다. 절연층(130)에는 예를 들어, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 1종류 이상을 함유하는 절연막을 사용할 수 있다. 또한, 절연층(130)에 란타넘(La), 질소, 지르코늄(Zr) 등이 불순물로서 함유되어도 좋다. 절연층(130)으로서, 예를 들어 산화질화 실리콘을 사용할 수 있다.
《절연층(131)》
또한, 게이트 절연막은 절연층(130)과 절연층(131)을 적층하여 사용할 수 있다. 절연층(131)에는 절연층(130)과 같은 재료를 사용할 수 있다. 절연층(131)으로서, 예를 들어 질화 실리콘을 사용할 수 있다. 절연층(131)을 사용함으로써, 외부로부터 반도체층(140)으로 수소나 물 등이 침입되는 것을 방지할 수 있다.
《반도체층(140)》
반도체층(140)은 적어도 In 또는 Zn을 함유한 금속 산화물로 형성된다. 반도체층(140)의 상면의 면적은 도전층(120)의 상면의 면적과 동일하거나 작은 것이 바람직하다.
《산화물 반도체》
상기 반도체층(140)에 사용하는 산화물 반도체로서, 예를 들어 In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물, In-Ga계 산화물을 들 수 있다.
또한, 여기서, In-Ga-Zn계 산화물이란, In과 Ga와 Zn을 주성분으로서 함유한 산화물을 뜻하며, In과 Ga와 Zn의 비율은 불문한다. 또한, In과 Ga와 Zn 이외의 금속 원소가 함유되어도 좋다.
또한, 반도체층(140)이 In-M-Zn 산화물로 형성되는 경우, In과 M의 합을 100atomic%로 하였을 때의 In과 M의 원자수비는, 바람직하게는 In이 25atomic% 초과, M이 75atomic% 미만, 더 바람직하게는 In이 34atomic% 초과, M이 66atomic% 미만이다.
반도체층(140)의 에너지 갭은 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상이다. 이와 같이 에너지 갭이 넓은 산화물 반도체를 사용함으로써 트랜지스터(50)의 오프 전류를 저감할 수 있다.
반도체층(140)의 두께는 3nm 이상 200nm 이하, 바람직하게는 3nm 이상 100nm 이하, 더 바람직하게는 3nm 이상 50nm 이하로 하는 것이 좋다.
반도체층(140)이 In-M-Zn 산화물(M은 Al, Ga, Y, Zr, La, Ce, Ti, Ge, 또는 Nd)을 사용하여 형성되는 경우, In-M-Zn 산화물을 형성하기 위하여 사용하는 스퍼터링 타깃의 금속 원소의 원자수비에 있어서, M은 자연수이어도 좋고 자연수가 아니어도 좋다. 예를 들어, 타깃의 금속 원소의 원자수비는 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=1:1:1.5, In:M:Zn=2:1:3, In:M:Zn=3:1:2, In:M:Zn=4:2:4.1인 것이 바람직하다. 또한, 형성되는 반도체층(140)의 금속 원소의 원자수비는 각각 상기 스퍼터링 타깃에 함유되는 금속 원소의 원자수비의 ±40%의 오차 변동을 포함한다. 또한, In-Ga-Zn 산화물을 함유한 타깃, 바람직하게는 In-Ga-Zn 산화물을 함유한 다결정 타깃을 사용함으로써, 후술하는 CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)막, 및 미결정 산화물 반도체막을 형성할 수 있다.
반도체층(140)에 함유되는 수소는 금속 원자와 결합되는 산소와 반응하여 물이 됨과 함께, 산소가 탈리된 격자(또는 산소가 탈리된 부분)에 산소 빈자리가 형성된다. 이 산소 빈자리에 수소가 들어감으로써 캐리어인 전자가 생성될 수 있다. 또한, 수소의 일부가, 금속 원자와 결합되는 산소와 결합됨으로써 캐리어인 전자가 생성될 수 있다. 따라서, 수소를 함유하는 산화물 반도체가 사용된 트랜지스터는 노멀리 온(normally on) 특성이 되기 쉽다.
그러므로, 반도체층(140)은 산소 빈자리와 함께 수소가 가능한 한 저감되는 것이 바람직하다. 구체적으로는, 반도체층(140)에서 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 수소 농도를, 5×1019atoms/cm3 이하, 바람직하게는 1×1019atoms/cm3 이하, 더 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더 바람직하게는 5×1017atoms/cm3 이하, 보다 바람직하게는 1×1016atoms/cm3 이하로 한다. 그러므로, 트랜지스터(50)는 문턱 전압이 양의 값이 되는 전기 특성(노멀리 오프(normally-off) 특성이라고도 함)을 갖는다.
또한, 반도체층(140)에 14족 원소의 하나인 실리콘이나 탄소가 함유되면, 반도체층(140)에서 산소 빈자리가 증가하여 n형화하게 된다. 따라서, 반도체층(140)에서의 실리콘이나 탄소의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다. 그러므로, 트랜지스터(50)는 문턱 전압이 양의 값이 되는 전기 특성(노멀리 오프 특성이라고도 함)을 갖는다.
또한, 반도체층(140)에서, 이차 이온 질량 분석법에 의하여 얻어지는 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다. 알칼리 금속 및 알칼리 토금속은 산화물 반도체와 결합되면 캐리어가 생성될 수 있고, 이로 인하여 트랜지스터의 오프 전류가 증대되는 경우가 있다. 따라서, 반도체층(140)의 알칼리 금속 또는 알칼리 토금속의 농도를 저감시키는 것이 바람직하다. 그러므로, 트랜지스터(50)는 문턱 전압이 양의 값이 되는 전기 특성(노멀리 오프 특성이라고도 함)을 갖는다.
또한, 반도체층(140)에 질소가 함유되어 있으면, 캐리어인 전자가 생기고 캐리어 밀도가 증가되어 n형화되기 쉽다. 그러므로, 트랜지스터는 노멀리 온 특성이 되기 쉽다. 따라서, 반도체층(140)에서 질소는 가능한 한 저감되는 것이 바람직하며, 예를 들어 이차 이온 질량 분석법에 의하여 얻어지는 질소 농도는 5×1018atoms/cm3 이하로 하는 것이 바람직하다.
반도체층(140) 내의 불순물을 저감함으로써, 반도체층(140)의 캐리어 밀도를 저감할 수 있다. 그러므로, 반도체층(140)은 캐리어 밀도가 1×1015개/cm3 이하, 바람직하게는 1×1013개/cm3 이하, 더 바람직하게는 8×1011개/cm3 미만, 보다 바람직하게는 1×1011개/cm3 미만, 가장 바람직하게는 1×1010개/cm3 미만이며, 1×10-9개/cm3 이상으로 한다.
반도체층(140)에, 불순물 농도가 낮고 결함 준위 밀도가 낮은 산화물 반도체를 사용함으로써, 더 우수한 전기 특성을 갖는 트랜지스터를 제작할 수 있다. 여기서는 불순물 농도가 낮고 결함 준위 밀도가 낮은(산소 빈자리가 적은) 것을 '고순도 진성', 또는 '실질적으로 고순도 진성'이라고 한다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체는 캐리어 발생원이 적기 때문에 캐리어 밀도를 낮게 할 수 있는 경우가 있다. 따라서, 상기 산화물 반도체를 사용하여 형성된 반도체층(140)에 채널 영역이 형성되는 트랜지스터는 문턱 전압이 양의 값이 되는 전기 특성(노멀리 오프 특성이라고도 함)이 되기 쉽다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체는 결함 준위 밀도가 낮기 때문에 트랩 준위 밀도도 낮아지는 경우가 있다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체를 사용하여 반도체층(140)이 형성된 트랜지스터는 오프 전류가 현저하게 작고, 소스 전극과 드레인 전극 사이의 전압(드레인 전압)이 1V~10V의 범위에서 오프 전류가 반도체 파라미터 애널라이저의 측정 한계 이하, 즉 1×10-13A 이하라는 특성을 얻을 수 있으며, 특성 변동을 억제할 수 있다.
또한, 산화물 반도체를 반도체층(140)에 사용한 트랜지스터(50)는 예를 들어, 소스와 드레인 사이의 전압이 0.1V, 5V, 또는 10V 정도일 때의 트랜지스터의 채널 폭으로 정규화된 오프 전류를, 수yA/μm~수zA/μm까지 저감할 수 있다.
표시 소자(예를 들어, 액정 소자(80))에 접속되는 트랜지스터(50)에 오프 상태에서 누설되는 전류가 매우 작은 트랜지스터를 사용하면, 화상 신호가 유지될 수 있는 시간을 길게 할 수 있다. 예를 들어, 화상 신호의 기록을 11.6μHz(하루에 한 번) 이상 0.1Hz(1초에 0.1번) 미만의 빈도, 바람직하게는 0.28mHz(1시간에 한 번) 이상 1Hz(1초에 한 번) 미만의 빈도로 한 경우에도 화상을 유지할 수 있다. 이로써, 화상 신호의 기록의 빈도를 저감할 수 있다. 이로써, 표시 패널(20)의 소비 전력을 삭감할 수 있다. 물론 화상 신호의 기록을 1Hz 이상, 바람직하게는 30Hz(1초에 30번) 이상, 더 바람직하게는 60Hz(1초에 60번) 이상 960Hz(1초에 960번) 미만의 빈도로 할 수도 있다.
상술한 이유로, 산화물 반도체를 포함한 트랜지스터를 사용함으로써 신뢰성이 높고 소비 전력이 억제된 표시 패널을 제작할 수 있다.
산화물 반도체를 사용한 트랜지스터에서는 반도체층(140)을 스퍼터링법, MOCVD(Metal Organic Chemical Vapor Deposition)법, PLD(Pulse Laser Deposition)법 등으로 형성할 수 있다. 스퍼터링법을 이용하여 반도체층(140)을 형성하면 대면적 표시 장치를 제작할 수 있다.
또한, 반도체층(140)에 실리콘 또는 실리콘 저마늄으로 형성되는 반도체층을 사용하여도 좋다. 실리콘 또는 실리콘 저마늄으로 형성되는 반도체층은 적절히 비정질 구조, 다결정 구조, 단결정 구조로 할 수 있다.
《도전층(150), 도전층(160)》
도전층(150), 도전층(160)은 각각 소스 전극 또는 드레인 전극 또는 용량 소자의 전극으로서의 기능을 갖는다. 도전층(150), 도전층(160)은 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 니켈, 철, 코발트, 텅스텐 중에서 선택된 금속 원소, 상술한 금속 원소를 성분으로 함유한 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용하여 형성된다. 또한, 망가니즈 및 지르코늄 중에서 선택된 어느 하나 또는 복수의 금속 원소를 사용하여 형성하여도 좋다. 또한, 도전층(150), 도전층(160)은 단층 구조나 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 실리콘을 함유한 알루미늄막의 단층 구조, 망가니즈를 함유한 구리막의 단층 구조, 알루미늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층한 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층한 2층 구조, 망가니즈를 함유한 구리막 위에 구리막을 적층한 2층 구조, 타이타늄막 위에 알루미늄막을 적층하고 이들 위에 타이타늄막을 더 형성한 3층 구조, 망가니즈를 함유한 구리막 위에 구리막을 적층하고 이들 위에 망가니즈를 함유한 구리막을 더 형성한 3층 구조 등이 있다. 또한, 알루미늄에, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수를 조합한 합금막, 또는 질화막을 사용하여도 좋다.
《절연층(170)》
절연층(170)은 트랜지스터의 채널 영역을 보호하는 기능을 갖는다. 절연층(170)은 산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄 등의 산화물 절연막, 질화 실리콘, 질화 알루미늄 등의 질화물 절연막을 사용하여 형성된다. 절연층(170)은 단층 구조 또는 적층 구조로 할 수 있다.
또한, 절연층(170)은 화학 양론적 조성을 만족시키는 산소보다 많은 산소를 함유한 산화물 절연막을 사용하여 형성되는 것이 바람직하다. 화학 양론적 조성을 만족시키는 산소의 양보다 많은 산소를 함유한 산화물 절연막은 가열에 의하여 산소의 일부가 탈리된다. 화학 양론적 조성을 만족시키는 산소의 양보다 많은 산소를 함유한 산화물 절연막은 TDS(Thermal Desorption Spectroscopy) 분석에서 막의 표면 온도가 100℃ 이상 700℃ 이하, 또는 100℃ 이상 500℃ 이하의 범위에서의 산소 원자의 탈리량이 1.0×1018atoms/cm3 이상, 바람직하게는 3.0×1020atoms/cm3 이상인 산화물 절연막이다. 절연층(170)에 함유되는 산소를 가열 처리에 의하여 반도체층(140)으로 이동시킬 수 있어, 반도체층(140)의 산소 빈자리를 저감할 수 있다.
《절연층(180)》
절연층(180)으로서, 산소, 수소, 물 등의 차단 효과를 갖는 절연막을 제공함으로써, 산소가 반도체층(140)으로부터 외부로 확산되거나 수소나 물 등이 외부로부터 반도체층(140)으로 침입되는 것을 방지할 수 있다. 예를 들어, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 1종류 이상을 함유한 절연막을 사용할 수 있다. 또한, 절연층(180)은 상기 재료의 적층이어도 좋다. 또한, 절연층(180)에 란타넘(La), 질소, 지르코늄(Zr) 등이 불순물로서 함유되어도 좋다.
《절연층(181)》
절연층(181)은 평탄화 기능을 갖는다. 절연층(181)에는 무기계 재료 또는 유기계 재료를 사용할 수 있다. 예를 들어, 산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄 등의 산화물 절연막, 질화 실리콘, 질화 알루미늄 등의 질화물 절연막, 폴리이미드 수지, 아크릴 수지, 폴리이미드아마이드 수지, 벤조사이클로뷰텐 수지, 폴리아마이드 수지, 에폭시 수지 등 내열성을 갖는 유기 재료를 사용하여 형성된다.
《절연층(182)》
절연층(180)에 더하여, 절연층(182)으로서, 산소, 수소, 물 등의 차단 효과를 갖는 절연막을 제공함으로써, 산소가 반도체층(140)으로부터 외부로 확산되거나 수소나 물 등이 외부로부터 반도체층(140)으로 침입되는 것을 방지할 수 있다. 예를 들어, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 1종류 이상을 함유한 절연막을 사용할 수 있다. 또한, 절연층(182)은 상기 재료의 적층이어도 좋다. 또한, 절연층(182)에 란타넘(La), 질소, 지르코늄(Zr) 등이 불순물로서 함유되어도 좋다.
《액정 소자(80)》
액정 소자(80)는 예를 들어 TN(Twisted Nematic) 모드로 구동시킬 수 있다. 액정 소자(80)는 액정층(390), 도전층(220), 및 도전층(380)을 포함한다.
또한, 도 11에는 도시하지 않았지만, 도전층(220), 도전층(380)의 액정층(390)과 접촉하는 측에 각각 배향막을 제공하는 구성으로 하여도 좋다.
또한, 액정층(390)은 도전층(220)과 도전층(380) 사이에 끼워져 있으며, 거기에 발생하는 전계에 의하여 액정 분자의 배향을 제어할 수 있다. 액정 소자를 사용한 표시 장치의 구동 방법으로서는, 예를 들어 STN 모드, VA 모드, ASM(Axially Symmetric Aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, MVA 모드, PVA(Patterned Vertical Alignment) 모드, IPS(In plane Switching) 모드, 또는 TBA(Transverse Bend Alignment) 모드 등을 사용하여도 좋다. 또한, 표시 장치의 구동 방법의 다른 예로서는, ECB(Electrically Controlled Birefringence) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드, PNLC(Polymer Network Liquid Crystal) 모드, 및 게스트 호스트 모드 등이 있다. 다만, 이에 한정되지 않으며, 액정 소자 및 그 구동 방법으로서 다양한 모드를 사용할 수 있다.
또한, 네마틱상을 나타내는 액정과 키랄제를 함유한 액정 조성물로 액정 소자(80)를 형성하여도 좋다. 이 경우, 콜레스테릭상(cholesteric phase) 또는 블루상(blue phase)을 나타낸다. 블루상을 나타내는 액정은 응답 속도가 1msec 이하로 짧고 광학적 등방성이기 때문에, 배향 처리가 불필요하고 시야각 의존성이 작다.
《도전층(220)》
가시광을 반사하는 도전층(220)으로서는, 예를 들어 알루미늄, 금, 백금, 은, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 또는 팔라듐 등의 금속 재료, 또는 이들 금속 재료를 함유한 합금을 사용할 수 있다. 또한, 상술한 금속 재료나 합금에 란타넘, 네오디뮴, 또는 저마늄 등이 첨가되어도 좋다. 또한, 알루미늄과 타이타늄의 합금, 알루미늄과 니켈의 합금, 알루미늄과 네오디뮴의 합금, 알루미늄, 니켈, 및 란타넘의 합금(Al-Ni-La) 등의 알루미늄을 함유한 합금(알루미늄 합금)이나 은과 구리의 합금, 은과 팔라듐과 구리의 합금(Ag-Pd-Cu, APC라고도 함), 은과 마그네슘의 합금 등 은을 함유한 합금을 사용하여 형성할 수 있다. 은과 구리를 함유한 합금은 내열성이 높으므로 바람직하다. 또한, 알루미늄 합금막에 접촉하도록 금속막 또는 금속 산화물막을 적층함으로써 알루미늄 합금막의 산화를 억제할 수 있다. 상기 금속막이나 상기 금속 산화물막의 재료로서는 타이타늄, 산화 타이타늄 등을 들 수 있다. 또한, 가시광을 투과시키는 도전막과 금속 재료를 함유한 막을 적층하여 사용하여도 좋다. 예를 들어, 은과 ITO의 적층막, 은과 마그네슘의 합금과 ITO의 적층막 등을 사용할 수 있다.
《용량 소자(60), 용량 소자(62)》
용량 소자(60)는 도전층(120), 절연층(130), 절연층(131), 및 도전층(160)을 포함할 수 있다. 도전층(120)은 용량 소자(60)의 한쪽 전극으로서의 기능을 갖는다. 도전층(160)은 용량 소자(60)의 다른 쪽 전극으로서의 기능을 갖는다. 도전층(120)과 도전층(160) 사이에는 절연층(130) 및 절연층(131)이 제공된다. 용량 소자(62)도 용량 소자(60)와 마찬가지로 구성할 수 있다.
《도전층(380)》
도전층(380)은 가시광에 대한 투광성을 갖는 도전막을 사용하여 형성된다. 가시광에 대한 투광성을 갖는 도전막으로서는, 예를 들어 인듐(In), 아연(Zn), 주석(Sn) 중에서 선택된 1종류를 함유한 재료를 사용하면 좋다. 또한, 가시광에 대한 투광성을 갖는 도전막으로서는, 대표적으로는, 인듐 주석 산화물, 산화 텅스텐을 함유한 인듐 산화물, 산화 텅스텐을 함유한 인듐 아연 산화물, 산화 타이타늄을 함유한 인듐 산화물, 산화 타이타늄을 함유한 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 함유한 인듐 주석 산화물 등의 도전성 산화물을 사용할 수 있다.
《절연층(330)》
절연층(330)은 평탄화 기능을 갖는다. 절연층(330)에는 무기계 재료 또는 유기계 재료를 사용할 수 있다. 예를 들어, 산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄 등의 산화물 절연막, 질화 실리콘, 질화 알루미늄 등의 질화물 절연막, 폴리이미드 수지, 아크릴 수지, 폴리이미드아마이드 수지, 벤조사이클로뷰텐 수지, 폴리아마이드 수지, 에폭시 수지 등 내열성을 갖는 유기 재료를 사용하여 형성된다.
《착색층(360)》
착색층(360)은 특정한 파장 대역의 빛이 투과되는 유색층이다. 예를 들어, 적색, 녹색, 청색, 또는 황색의 파장 대역의 빛이 투과되는 컬러 필터 등을 사용할 수 있다. 각 착색층은 다양한 재료를 사용하여, 인쇄법, 잉크젯법, 포토리소그래피법을 이용한 에칭 방법 등으로 각각 원하는 위치에 형성한다. 또한, 백색 화소에서는 발광 소자와 중첩시켜 투명 또는 백색 등의 수지를 배치하여도 좋다.
《차광층(18)》
차광성을 갖는 재료를 차광층(18)에 사용할 수 있다. 예를 들어 안료를 분산시킨 수지, 염료를 포함한 수지, 또는 흑색 크로뮴막 등의 무기막을 차광층(18)에 사용할 수 있다. 카본 블랙, 무기 산화물, 복수의 무기 산화물의 고용체를 포함하는 복합 산화물 등을 차광층(18)에 사용할 수 있다.
《스페이서(240)》
절연성 재료를 스페이서(240)에 사용할 수 있다. 예를 들어, 무기 재료, 유기 재료, 또는 무기 재료와 유기 재료가 적층된 재료 등을 사용할 수 있다. 구체적으로는, 산화 실리콘 또는 질화 실리콘 등을 함유한 막, 아크릴, 폴리이미드, 또는 감광성 수지 등을 사용할 수 있다.
《접착층(370)》
무기 재료, 유기 재료, 또는 무기 재료와 유기 재료의 복합 재료 등을 접착층(370)에 사용할 수 있다.
예를 들어, 광 경화성 접착제, 반응 경화성 접착제, 열 경화성 접착제 또는/및 혐기성 접착제 등의 유기 재료를 접착층(370)에 사용할 수 있다. 또한, 이들 접착제는 각각 단독으로 사용할 수도 있고, 조합하여 사용할 수도 있다.
광 경화성 접착제란, 예를 들어, 자외선, 전자선, 가시광, 적외선 등에 의하여 경화하는 접착제를 말한다.
접착층(370)에는 구체적으로 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지, 실리카 등을 함유한 접착제를 사용할 수 있다.
특히 광 경화성 접착제를 사용한 경우, 재료의 경화 속도가 빠르고, 작업 시간을 단축할 수 있다. 또한, 빛을 조사하면 경화되기 시작하기 때문에, 성막 공정에 의한 영향을 억제할 수 있다. 또한, 낮은 온도에서 경화할 수 있어, 작업 환경을 제어하기 쉽다. 이와 같이 광 경화성 접착제를 사용함으로써, 공정이 단축되어 저렴하게 처리할 수 있다.
《FPC(42)》
FPC(42)는 이방성 도전막(510)을 통하여 도전층(160)과 전기적으로 접속된다. 화상 신호 등은 FPC(42)로부터 트랜지스터(52) 및 용량 소자(62) 등을 갖는 구동 회로에 공급할 수 있다.
<요철을 갖는 절연층(181), 절연층(182)>
또한, 절연층(181) 및 절연층(182)은 화소 영역에서 요철을 가질 수 있으며, 도전층(220)에 외광이 입사된 경우에 반사광을 산란시킬 수 있다. 이로써, 반사를 방지할 수 있다.
<요철을 갖지 않는 절연층(181), 절연층(182)과 산란 필름(304)>
또는, 절연층(181), 절연층(182)은 요철을 갖지 않아도 된다. 도 12는 도 11의 표시 장치와 다른 구성의 단면도이다. 이 경우, 기판(300)의 시인 측(표시 장치의 표면 측)에 산란 필름(304), 접착층(377)을 사용하면, 도 11의 구성의 효과와 같은 효과를 얻을 수 있다.
<표시 장치의 기판 단부의 형상의 다른 구성 1>
또한, 도 13은 도 11의 (B)와는 다른 표시 장치의 구성의 단면도이다. 도 13은 도 1의 (C)와 같이 기판 단부를 요철이 없는 형상으로 하고, ALD법에 의하여 보호막(23)을 성막할 수 있다.
<표시 장치의 기판 단부의 형상의 다른 구성 2>
또한, 표시 장치(10)에 보호막(23)을 형성할 때, 표면, 측면에 선택적으로 형성할 수 있다. 도 14, 도 15는 표시 장치의 단면도이다.
도 14는 도 2의 (A)와 같이 보호막(23)이 뒷면 측(기판(100) 측)에 형성되지 않는 구성을 도시한 것이다. 예를 들어, 도 14에 도시된 구성에서는 마스크를 사용함으로써 기판(100) 측의 뒷면 및 FPC(42)의 상면 측에 보호막(23)이 형성되는 것을 억제할 수 있다. 또한, 이 경우, 기판(100), 기판(300)의 단부의 영역(13)과 같이 보호막이 기판 단부를 덮도록 형성되어도 좋다. 또한, 도 15에 도시된 바와 같이 도 7과 같은 방법을 이용하여 뒷면 측에 보호막이 형성되지 않는 영역(14)을 제공하는 구성으로 할 수 있다.
<표시 장치의 기판 단부의 형상의 다른 구성 3>
또한, 도 16, 도 17, 도 18에 표시 장치(10)의 상술한 구성과는 다른 구성예를 도시하였다. 도 16의 구성예는 도 4의 (A)의 구성을 이용한 구조이고, 도 17의 구성예는 도 4의 (B)의 구성을 이용한 구조이며, 도 18의 구성예는 도 5의 (A)의 구성을 이용한 구조이다. 모든 구성은 보호막(23)을 제공하면, 물 등의 대기 성분의 침입을 방지할 수 있어, 절연층(182)을 갖지 않는 구조로 할 수 있다.
또한, 도 18의 구조는 기판(100)에 비하여 기판(300)의 면적을 작게 함으로써, 보호막(23)을 더 균일하게 성막할 수 있다.
<표시 장치의 기판 단부의 형상의 다른 구성 4>
또한, 도 19는 표시 장치(10)의 다른 구성예이다. 도 19는 도 6의 (A)의 구성을 이용한 구조이며, 보호막(23)을 제공함으로써 절연층(181), 절연층(182)을 갖지 않는 구조로 할 수 있다.
<표시 장치와 터치 센서의 조합>
표시 장치(10)는 터치 센서와 조합하여 터치 패널을 형성할 수 있다. 도 20, 도 21은 터치 패널의 단면도이다. 도 20에 도시된 바와 같이, 터치 센서용 전극(배선)으로서 도전층(410), 도전층(430)을 사용한 구성으로 할 수 있다. 또한, 터치 센서용 배선은 표시 패널에서 사용한 도전층(380)을 사용할 수 있고, 이들을 조합하여 인셀형 터치 패널을 형성할 수 있다. 또한, 터치 센서의 전극은 기판(300)의 시인 측(표면 측)에 형성하여도 좋고, 내측(표시 소자 측)에 형성하여도 좋다.
《도전층(410), 도전층(430)》
도전층(410)은 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 니켈, 철, 코발트, 텅스텐 중에서 선택된 금속 원소, 상술한 금속 원소를 성분으로 함유한 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용하여 형성된다. 또한, 망가니즈 및 지르코늄 중에서 선택된 어느 하나 또는 복수의 금속 원소를 사용하여 형성하여도 좋다.
또한, 도전층은 단층 구조 또는 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 실리콘을 함유한 알루미늄막의 단층 구조, 망가니즈를 함유한 구리막의 단층 구조, 알루미늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층한 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층한 2층 구조, 망가니즈를 함유한 구리막 위에 구리막을 적층한 2층 구조, 타이타늄막 위에 알루미늄막을 적층하고 이들 위에 타이타늄막을 더 형성한 3층 구조, 망가니즈를 함유한 구리막 위에 구리막을 적층하고 이들 위에 망가니즈를 함유한 구리막을 더 형성한 3층 구조 등이 있다. 또한, 알루미늄에, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수를 조합한 합금막, 또는 질화막을 사용하여도 좋다.
또는, 도전층(410) 등의 도전막, 즉 터치 패널을 구성하는 배선이나 전극에 사용할 수 있는 재료로서는 산화 인듐, 산화 주석, 산화 아연 등을 갖는 투명 도전막(예를 들어, ITO 등)을 들 수 있다. 또한, 터치 패널을 구성하는 배선이나 전극에 사용할 수 있는 재료는, 예를 들어 저항값이 낮은 것이 바람직하다. 일례로서, 은, 구리, 알루미늄, 카본 나노튜브, 그래핀, 할로젠화 금속(할로젠화 은 등) 등을 사용하여도 좋다. 또한, 매우 가늘게 한(예를 들어 직경이 수nm) 복수의 도전체를 사용하여 구성되는 금속 나노와이어를 사용하여도 좋다. 또는, 도전체를 그물 형태로 한 금속 메시를 사용하여도 좋다. 일례로서는, Ag 나노와이어, Cu 나노와이어, Al 나노와이어, Ag 메시, Cu 메시, Al 메시 등을 사용하여도 좋다. 예를 들어, 터치 패널을 구성하는 배선이나 전극에 Ag 나노와이어를 사용하는 경우, 가시광의 투과율을 89% 이상, 시트 저항값을 40Ω/□ 이상 100Ω/□ 이하로 할 수 있다.
또한, 상술한 터치 패널을 구성하는 배선이나 전극에 사용할 수 있는 재료의 일례인, 금속 나노 와이어, 금속 메시, 카본 나노튜브, 그래핀 등은 가시광의 투과율이 높기 때문에, 표시 소자에 사용하는 전극(예를 들어, 화소 전극 또는 공통 전극 등)으로 사용하여도 좋다. 또한, 도전층(430)에 사용할 수 있는 막도 마찬가지이다.
《절연층(420), 절연층(440)》
절연층(420)에는 무기계 재료 또는 유기계 재료를 사용할 수 있다. 예를 들어, 산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄 등의 산화물 절연막, 질화 실리콘, 질화 알루미늄 등의 질화물 절연막, 폴리이미드 수지, 아크릴 수지, 폴리이미드아마이드 수지, 벤조사이클로뷰텐 수지, 폴리아마이드 수지, 에폭시 수지 등 내열성을 갖는 유기 재료를 사용하여 형성된다. 또한, 절연층(440)에 사용할 수 있는 막은 절연층(420)과 마찬가지이다.
《투과형 액정 패널》
또한, 표시 장치에 탑재하는 표시 패널로서, 도 22에 도시된 바와 같이 투과형 액정 패널을 사용할 수 있다. 도 22에 도시된 표시 장치에 있어서, 표시 소자로서 액정 소자(81)가 사용된다. 또한, 표시 장치는 편광판(103), 편광판(303), 백 라이트(104), 접착층(373), 접착층(374), 및 접착층(375)을 갖는다. 또한, 편광판(303)보다 시인 측에는 보호 기판(302)이 제공되며, 접착층(376)으로 접착된다. 또한, 트랜지스터 등 반사형 액정 패널과 마찬가지로 사용되는 부분에 대해서는 반사형 액정 패널과 마찬가지로 형성할 수 있다.
《액정 소자(81)》
액정 소자(81)는 FFS(Fringe Field Switching) 모드에서 구동시킬 수 있다. 액정 소자(81)는 액정층(390), 도전층(190)을 갖는다. 액정층(390)은 도전층(190)으로부터의 가로 방향의 전계를 받음으로써, 액정층(390)이 갖는 액정 분자의 배향을 제어할 수 있다.
《도전층(190)》
도전층(190)은 가시광에 대한 투광성을 갖는 도전막을 사용하여 형성된다. 가시광에 대한 투광성을 갖는 도전막으로서는, 예를 들어 인듐(In), 아연(Zn), 주석(Sn) 중에서 선택된 1종류를 함유한 재료를 사용하면 좋다. 또한, 가시광에 대한 투광성을 갖는 도전막으로서는, 대표적으로는, 인듐 주석 산화물, 산화 텅스텐을 함유한 인듐 산화물, 산화 텅스텐을 함유한 인듐 아연 산화물, 산화 타이타늄을 함유한 인듐 산화물, 산화 타이타늄을 함유한 인듐 주석 산화물, 인듐 아연 산화물, 실리콘 또는 산화 실리콘을 함유한 인듐 주석 산화물 등의 도전성 산화물을 사용할 수 있다.
《용량 소자(61), 용량 소자(63)》
용량 소자(61)는 도전층(400), 절연층(180), 및 도전층(190)을 포함한다. 도전층(400)은 용량 소자(61)의 한쪽 전극으로서의 기능을 갖는다. 도전층(190)은 용량 소자(61)의 다른 쪽 전극으로서의 기능을 갖는다. 도전층(400)과 도전층(190) 사이에는 절연층(130)이 제공된다. 용량 소자(63)에 사용할 수 있는 구성은 용량 소자(61)와 마찬가지이다.
《도전층(400)》
또한, 트랜지스터(50)로서, 산화물 반도체가 반도체층(140)에 사용된 트랜지스터를 사용함으로써, 도전층(400)은 반도체층(140)과 같은 재료로 형성할 수 있다. 이 경우, 도전층(400)은 반도체층(140)과 동시에 형성된 막을 가공하여 형성된다. 또한, 도전층(400)은 반도체층(140)과 같은 결정 구조, 또는 다른 결정 구조를 갖는다. 또한, 반도체층(140)과 동시에 형성된 막에 불순물 또는 산소 빈자리를 함유하게 함으로써 도전성을 부여할 수 있다. 이로써, 도전층(400)이 형성된다. 도전층(400)에 함유되는 불순물의 대표적인 예로서는 희가스, 수소, 붕소, 질소, 플루오린, 알루미늄, 및 인을 들 수 있다. 희가스의 대표적인 예로서는, 헬륨, 네온, 아르곤, 크립톤, 및 크세논이 있다. 또한, 도전층(400)이 도전성을 갖는 예를 제시하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 경우 또는 상황에 따라서는 도전층(400)은 반드시 도전성이 부여되지 않아도 된다. 즉, 도전층(400)은 반도체층(140)과 같은 특성을 가져도 좋다.
상술한 바와 같이 반도체층(140) 및 도전층(400)은 둘 다 절연층(130) 위에 형성되지만, 불순물 농도가 다르다. 구체적으로는, 반도체층(140)에 비하여 도전층(400)의 불순물 농도가 높다. 예를 들어, 반도체층(140)에서, 이차 이온 질량 분석법에 의하여 얻어지는 수소 농도는 5×1019atoms/cm3 이하, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하, 보다 바람직하게는 1×1016atoms/cm3 이하이다. 한편, 도전층(400)에 있어서, 이차 이온 질량 분석법에 의하여 얻어지는 수소 농도는 8×1019atoms/cm3 이상, 바람직하게는 1×1020atoms/cm3 이상, 바람직하게는 5×1020atoms/cm3 이상이다. 또한, 도전층(400)에 함유되는 수소 농도는 반도체층(140)의 2배 또는 10배 이상이다.
또한, 반도체층(140)과 동시에 형성된 산화물 반도체막을 플라즈마에 노출시킴으로써, 산화물 반도체막에 대미지를 주어 산소 빈자리를 형성할 수 있다. 예를 들어, 산화물 반도체막 위에 플라즈마 CVD법 또는 스퍼터링법으로 막을 형성하면, 산화물 반도체막이 플라즈마에 노출되어 산소 빈자리가 생성된다. 또는, 절연층(170)에 개구부를 형성하기 위한 에칭 처리에서 산화물 반도체막이 플라즈마에 노출됨으로써 산소 빈자리가 생성된다. 또는, 산화물 반도체막이 산소와 수소의 혼합 가스, 수소, 희가스, 암모니아 등의 플라즈마에 노출됨으로써 산소 빈자리가 생성된다. 또한, 산화물 반도체막에 불순물을 첨가함으로써, 산소 빈자리를 형성하면서 불순물을 산화물 반도체막에 첨가할 수 있다. 불순물의 첨가 방법으로서는, 이온 도핑법, 이온 주입법, 플라즈마 처리법 등이 있다. 플라즈마 처리법의 경우, 첨가하는 불순물을 함유하는 가스 분위기에서 플라즈마를 발생시켜 플라즈마 처리를 수행함으로써, 가속된 불순물 이온을 산화물 반도체막에 충돌시켜, 산화물 반도체막에 산소 빈자리를 형성할 수 있다.
불순물 원소를 첨가함으로써 산소 빈자리가 형성된 산화물 반도체막에 불순물, 일례로서 수소를 첨가하면, 산소 빈자리 사이트(site)에 수소가 들어가 전도대 근방에 도너 준위가 형성된다. 이로써, 산화물 반도체막은 도전성이 높아져 도전체화된다. 도전체화된 산화물 반도체막은 산화물 도전체막이라고 할 수 있다. 즉, 반도체층(140)은 산화물 반도체로 형성되고, 도전층(400)은 산화물 도전체막으로 형성된다고 할 수 있다. 또한, 도전층(400)은 도전성이 높은 산화물 반도체막으로 형성된다고도 할 수 있다. 또한, 도전층(400)은 도전성이 높은 금속 산화물막으로 형성된다고도 할 수 있다.
또한, 절연층(180)은 수소를 함유하는 것이 바람직하다. 도전층(400)은 절연층(180)과 접촉하기 때문에, 절연층(180)이 수소를 함유함으로써, 절연층(180) 내의 수소를 반도체층(140)과 동시에 형성된 산화물 반도체막으로 확산시킬 수 있다. 이로써, 반도체층(140)과 동시에 형성된 산화물 반도체막에 불순물을 첨가할 수 있어, 도전층(400)의 도전성을 높일 수 있다.
상술한 방법으로 도전층(400)은 반도체층(140)과 동시에 형성되고, 형성 후에 도전성을 부여하는 구성으로 한다. 상기 구성으로 함으로써, 제조 비용의 삭감을 도모할 수 있다.
또한, 일반적으로 산화물 반도체막은 에너지 갭이 크기 때문에 가시광에 대한 투광성을 갖는다. 한편, 산화물 도전체막은 전도대 근방에 도너 준위를 갖는 산화물 반도체막이다. 따라서, 상기 도너 준위에 기인하는 흡수의 영향은 작고 가시광에 대하여 산화물 반도체막과 같은 정도의 투광성을 갖는다.
이와 같이 하여, 도전층(190) 및 도전층(400)은 투광성을 갖는다. 그러므로, 용량 소자(61)는 전체로서 투광성을 갖는 용량 소자로 할 수 있다.
<투과형 액정 패널의 다른 구성>
또한, 투과형 액정 패널은 반사형 액정 패널과 마찬가지로 다양한 주변부의 형상을 가질 수 있고, 이에 대응한 보호막(23)을 가질 수 있다.
도 23, 도 24, 및 도 25는 투과형 액정 패널의 단면도이다. 본 발명의 일 형태에 따른 투과형 액정 패널은 도 23과 같이 주변부에 요철이 없는 구조로 할 수 있다. 또한, 도 24와 같이, 표시 장치의 뒷면(기판(100) 중 트랜지스터(50), 액정 소자(81)가 제공되지 않는 측)에 보호막(23)을 갖지 않는 구조로 할 수 있다. 또한, 도 25와 같이 표시 장치의 표면(기판(300) 중 액정 소자가 제공되지 않는 측), 표시 장치의 뒷면(기판(100) 중 트랜지스터(50), 액정 소자(81)가 제공되지 않는 측)에 보호막(23)을 갖지 않는 구조로 할 수 있다. 또한, 도 24, 도 25는 둘 다 보호막(23)의 일부가 기판의 뒷면에 제공된 구조로 할 수 있다. 또한, 도 26과 같이 영역(14)(표시 장치의 뒷면 및 측면 측)에 보호막(23)을 제공하지 않는 구조로 할 수 있다.
또한, 투과형 액정 패널도 역시 터치 센서와 조합하여 터치 패널을 형성할 수 있으며, 도 27, 도 28, 도 29에 터치 패널의 단면도를 도시하였다. 도 27 및 도 28은 인셀형 터치 패널의 일례이며, 도 27은 FPC부를 제외한 보호막(23)을 전체 영역에 갖는 구성예이며, 도 28은 기판(100) 측에는 보호막(23)의 형성을 억제하는 구성예이다. 또한, 도 29에서는 온 셀형 터치 패널을 갖는 구성예이다.
<유기 EL 패널>
또한, 표시 소자로서 발광 소자(70)를 사용한 표시 장치(10)를 제작할 수 있다.
도 30, 도 31, 도 32에 발광 소자를 사용한 표시 장치의 단면도를 도시하였다. 트랜지스터 등 액정 패널과 마찬가지로 사용되는 부분에 대해서는 마찬가지로 형성할 수 있다.
《발광 소자(70)》
발광 소자(70)로서는 자발광이 가능한 소자를 사용할 수 있고, 전류 또는 전압에 따라 휘도가 제어되는 소자가 그 범주에 포함된다. 예를 들어, 발광 다이오드(LED), 유기 EL 소자, 무기 EL 소자 등을 사용할 수 있다. 예를 들어, 하부 전극, 상부 전극, 및 하부 전극과 상부 전극 사이의 발광성 유기 화합물을 함유한 층(아래에서 EL층(250)이라고도 함)을 갖는 유기 EL 소자를 발광 소자(70)에 사용할 수 있다.
발광 소자는 톱 이미션형, 보텀 이미션형, 및 듀얼 이미션형 중 어느 것이라도 좋다. 빛을 추출하는 측에 위치하는 전극에는 가시광에 대한 투광성을 갖는 도전막을 사용한다. 또한, 빛을 추출하지 않는 측의 전극에는, 가시광을 반사하는 도전막을 사용한다.
도전층(220)으로 이루어진 하부 전극 및 도전층(260)으로 이루어진 상부 전극 사이에 발광 소자의 문턱 전압보다 높은 전압을 인가하면, EL층(250)에 양극 측으로부터 정공이 주입되고, 음극 측으로부터 전자가 주입된다. 주입된 전자와 정공은 EL층(250)에서 재결합하여 EL층(250)에 함유되는 발광 물질이 발광한다.
EL층(250)은 적어도 발광층을 갖는다. EL층(250)은 발광층 외의 층으로서 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 블록 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 또는 양극성(bipolar) 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 함유한 층을 더 포함하여도 좋다.
EL층(250)은 저분자계 화합물 및 고분자계 화합물 중 어느 것을 사용할 수도 있고, 무기 화합물을 함유하여도 좋다. EL층(250)을 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
발광 소자는 2종류 이상의 발광 물질을 함유하여도 좋다. 이로써, 예를 들어 백색 발광이 얻어지는 발광 소자를 구현할 수 있다. 예를 들어, 2종류 이상의 발광 물질 각각의 발광이 보색의 관계가 되도록 발광 물질을 선택함으로써 백색 발광을 얻을 수 있다. 예를 들어 R(적색), G(녹색), B(청색), Y(황색), 또는 O(주황색) 등의 발광을 나타내는 발광 물질이나, R, G, B 중 2개 이상의 색깔의 스펙트럼 성분을 포함한 발광을 나타내는 발광 물질을 사용할 수 있다. 예를 들어 청색 발광을 나타내는 발광 물질과, 황색 발광을 나타내는 발광 물질을 사용하여도 좋다. 이 때, 황색 발광을 나타내는 발광 물질의 발광 스펙트럼은 녹색 및 적색 스펙트럼 성분을 함유하는 것이 바람직하다. 또한, 발광 소자(70)의 발광 스펙트럼은 가시 영역의 파장(예를 들어 350nm 이상 750nm 이하, 또는 400nm 이상 800nm 이하 등)의 범위 내에 2개 이상의 피크를 갖는 것이 바람직하다.
EL층(250)은 복수의 발광층을 가져도 좋다. EL층(250)에서 복수의 발광층은 서로 접촉하여 적층되어도 좋고, 분리층을 개재(介在)하여 적층되어도 좋다. 예를 들어 형광 발광층과 인광 발광층 사이에 분리층을 제공하여도 좋다.
분리층은, 예를 들어 인광 발광층 내에서 생성되는 인광 재료 등의 여기 상태로부터 형광 발광층 내의 형광 재료 등으로의 덱스터 기구(Dexter Mechanism)에 의한 에너지 이동(특히 삼중항 에너지 이동)을 방지하기 위하여 제공할 수 있다. 분리층은 두께가 수nm 정도가 되면 된다. 구체적으로는 0.1nm 이상 20nm 이하, 또는 1nm 이상 10nm 이하, 또는 1nm 이상 5nm 이하이다. 분리층은 단일 재료(바람직하게는 쌍극성 물질) 또는 복수의 재료(바람직하게는 정공 수송성 재료 및 전자 수송성 재료)를 함유한다.
분리층은 이와 접촉하는 발광층에 함유되는 재료를 사용하여 형성하여도 좋다. 이로써, 발광 소자를 제작하기 쉬워지고, 또한 구동 전압이 저감된다. 예를 들어, 인광 발광층이 호스트 재료, 어시스트 재료, 및 인광 재료(게스트 재료)로 이루어지는 경우, 분리층을 상기 호스트 재료 및 어시스트 재료로 형성하여도 좋다. 이 구성을 바꿔 말하면, 분리층은 인광 재료를 함유하지 않는 영역을 갖고, 인광 발광층은 인광 재료를 함유한 영역을 갖는다. 이로써, 분리층과 인광 발광층을 인광 재료의 유무에 따라 증착할 수 있다. 또한, 이러한 구성으로 함으로써 분리층과 인광 발광층을 같은 체임버에서 형성할 수 있게 된다. 이로써, 제조 비용을 삭감할 수 있다.
<광로 길이를 조정하는 층(230)>
도 30의 발광 소자(70)는 미소 공진기 구조를 발광 소자에 조합한 예이다. 예를 들어, 발광 소자(70)의 하부 전극 및 상부 전극을 사용하여 미소 공진기 구조를 구성하여 발광 소자로부터 특정한 빛을 효율적으로 추출하여도 좋다.
구체적으로는, 가시광을 반사하는 반사막을 하부 전극에 사용하고, 가시광의 일부를 투과시키고 일부를 반사하는 반투과·반반사막을 상부 전극에 사용한다. 그리고, 소정의 파장을 갖는 빛이 효율적으로 추출되도록 하부 전극과 상부 전극을 배치한다.
예를 들어, 하부 전극은 발광 소자의 하부 전극 또는 양극으로서의 기능을 갖는다. 또는, 하부 전극은 발광층으로부터의 원하는 빛을 공진시켜 그 파장을 강하게 할 수 있도록 광로 길이를 조정하는 기능을 갖는다. 또한, 광로 길이를 조정하는 층(230)은 하부 전극에 한정되지 않고 발광 소자에 포함되는 적어도 하나의 층에 의하여 광로 길이를 조정하면 좋다. 광로 길이를 조정하는 층(230)으로서는, 예를 들어 산화 인듐, 인듐 주석 산화물(ITO: Indium Tin Oxide), 인듐 아연 산화물, 산화 아연(ZnO), 갈륨이 첨가된 산화 아연 등을 사용하여 형성할 수 있다.
발광 소자에 미소 공진기 구조를 조합하는 경우, 발광 소자의 상부 전극에는 반투과·반반사 전극을 사용할 수 있다. 또한, 반투과·반반사 전극은 반사성을 갖는 도전성 재료와 투광성을 갖는 도전성 재료로 형성된다. 상기 도전성 재료로서는, 가시광의 반사율이 20% 이상 80% 이하, 바람직하게는 40% 이상 70% 이하이며, 그 저항률이 1×10-2Ω·cm 이하인 도전성 재료를 들 수 있다. 반투과·반반사 전극으로서는 도전성을 갖는 금속, 합금, 도전성 화합물 등을 1종류 또는 복수 종류 사용하여 형성할 수 있다. 특히 일함수가 작은(3.8eV 이하) 재료를 사용하는 것이 바람직하다. 예를 들어, 원소 주기율표의 1족 또는 2족에 속하는 원소(리튬이나 세슘 등의 알칼리 금속, 칼슘, 스트론튬 등의 알칼리 토금속, 마그네슘 등), 이들 원소를 함유한 합금(예를 들어, Ag-Mg, Al-Li), 유로퓸, 이터븀 등의 희토류 금속, 이들 희토류 금속을 함유한 합금, 알루미늄, 은 등을 사용할 수 있다.
또한, 전극은 각각 증착법이나 스퍼터링법으로 형성하면 좋다. 그 외에도 잉크젯법 등의 토출법, 스크린 인쇄법 등의 인쇄법, 또는 도금법을 이용하여 형성할 수 있다.
또한, 유기 EL의 구조로서, 미소 공진기 구조 이외의 방식을 이용할 수도 있다. 예를 들어, 발광 소자의 발광색을 서로 다르게 하는 개별 화소 방식(separate coloring method), 백색 빛을 나타내는 재료를 사용하여 발광하는 백색 EL 방식을 이용할 수 있다.
《격벽(245)》
절연성 재료를 격벽(245)에 사용할 수 있다. 예를 들어, 무기 재료, 유기 재료, 또는 무기 재료와 유기 재료가 적층된 재료 등을 사용할 수 있다. 구체적으로는, 산화 실리콘 또는 질화 실리콘 등을 함유한 막, 아크릴, 폴리이미드, 또는 감광성 수지 등을 사용할 수 있다.
《도전층(200)》
도전층(200)은 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 니켈, 철, 코발트, 텅스텐 중에서 선택된 금속 원소, 상술한 금속 원소를 성분으로 함유한 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용하여 형성된다. 또한, 망가니즈 및 지르코늄 중에서 선택된 어느 하나 또는 복수의 금속 원소를 사용하여 형성하여도 좋다. 또한, 도전층(200)은 단층 구조 또는 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 실리콘을 함유한 알루미늄막의 단층 구조, 망가니즈를 함유한 구리막의 단층 구조, 알루미늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층한 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층한 2층 구조, 망가니즈를 함유한 구리막 위에 구리막을 적층한 2층 구조, 타이타늄막 위에 알루미늄막을 적층하고 이들 위에 타이타늄막을 더 형성한 3층 구조, 망가니즈를 함유한 구리막 위에 구리막을 적층하고 이들 위에 망가니즈를 함유한 구리막을 더 형성한 3층 구조 등이 있다. 또한, 알루미늄에, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수를 조합한 합금막, 또는 질화막을 사용하여도 좋다.
《절연층(210)》
절연층(210)은 평탄화 기능을 갖는다. 절연층(210)에는 무기계 재료 또는 유기계 재료를 사용할 수 있다. 예를 들어, 산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄 등의 산화물 절연막, 질화 실리콘, 질화 알루미늄 등의 질화물 절연막, 폴리이미드 수지, 아크릴 수지, 폴리이미드아마이드 수지, 벤조사이클로뷰텐 수지, 폴리아마이드 수지, 에폭시 수지 등 내열성을 갖는 유기 재료를 사용하여 형성된다.
《도전층(260)》
가시광이 투과되는 도전층(260)으로서는, 예를 들어 산화 인듐, 인듐 주석 산화물(ITO: Indium Tin Oxide), 인듐 아연 산화물, 산화 아연(ZnO), 갈륨이 첨가된 산화 아연 등을 사용하여 형성할 수 있다. 또한, 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 또는 타이타늄 등의 금속 재료, 이들 금속 재료를 함유한 합금, 또는 이들 금속 재료의 질화물(예를 들어, 질화 타이타늄) 등도 투광성을 가질 정도로 얇게 형성함으로써 사용할 수 있다. 또한, 상술한 재료의 적층막을 도전층으로서 사용할 수 있다. 예를 들어, 은과 마그네슘의 합금과 ITO의 적층막 등을 사용하면 도전성을 높일 수 있어 바람직하다. 또한, 그래핀 등을 사용하여도 좋다.
<개별 화소 방식 유기 EL 패널>
또한, 유기 EL 소자는 도 31에 도시된 바와 같이 개별 화소 방식을 이용하여 제작할 수도 있다. 도전층(220) 위에 EL층(250)이 개별 화소 방식으로 형성된다는 점이 도 30과 다르다.
<플렉시블 표시 장치>
또한, 표시 장치는 도 32에 도시된 바와 같이 가요성을 갖는 기판(101, 301) 위에 제작할 수도 있다. 가요성을 갖는 기판과 표시 장치는 접착층(370)을 사용하여 서로 접합할 수 있다. 이로써, 터치 패널은 가요성을 갖고 휘거나 곡면 형상으로 할 수 있다. 또한, 기판의 두께를 줄일 수도 있으므로, 터치 패널의 경량화를 도모할 수 있다.
<플렉시블 표시 장치의 제작 방법예>
여기서, 가요성을 갖는 표시 장치를 제작하는 방법에 대하여 설명한다.
여기서는 편의상 화소나 회로를 포함하는 구성, 컬러 필터 등의 광학 부재를 포함하는 구성, 또는 터치 센서를 포함하는 구성을 소자층이라고 하기로 한다. 소자층은 예를 들어, 표시 소자를 포함하고, 표시 소자 외에도 표시 소자와 전기적으로 접속되는 배선, 화소나 회로에 사용되는 트랜지스터 등의 소자를 포함하여도 좋다.
또한, 여기서는 소자층이 형성되는 절연 표면을 구비하는 지지체(예를 들어 기판(101) 또는 기판(301))를 기재라고 하기로 한다.
가요성을 갖는 절연 표면을 갖는 기재 위에 소자층을 형성하는 방법으로서는 기재 위에 소자층을 직접 형성하는 방법과, 지지 기재 위에 소자층을 형성한 후에 소자층과 지지 기재를 박리하여 소자층을 기재로 전치(轉置)하는 방법이 있다.
기재를 구성하는 재료가 소자층의 형성 공정에서 가해지는 열에 대한 내열성을 갖는 경우에는, 기재 위에 소자층을 직접 형성하면 공정이 간략화되어 바람직하다. 이 때, 기재를 지지 기재에 고정한 상태에서 소자층을 형성하면, 장치 내 및 장치 간에서 쉽게 반송할 수 있게 되므로 바람직하다.
또한, 소자층을 지지 기재 위에 형성한 후에 기재로 전치하는 방법을 이용하는 경우, 먼저 지지 기재 위에 박리층과 절연층을 적층하고 이 절연층 위에 소자층을 형성한다. 이어서, 지지 기재와 소자층을 박리하여 기재로 전치한다. 이 때, 지지 기재와 박리층의 계면, 박리층과 절연층의 계면, 또는 박리층 내에서 박리가 발생되는 재료를 선택하면 좋다.
예를 들어, 박리층으로서 텅스텐 등의 고융점 금속 재료를 함유한 층과 상기 금속 재료의 산화물을 함유한 층을 적층하고, 박리층 위에 질화 실리콘이나 산화질화 실리콘을 복수 적층한 층을 사용하는 것이 바람직하다. 고융점 금속 재료를 사용하면, 소자층의 형성 공정의 자유도가 높아지므로 바람직하다.
박리는 기계적인 힘을 가하는 방법, 박리층을 에칭하는 방법, 또는 박리 계면의 일부에 액체를 적하하여 박리 계면 전체에 액체를 침투시키는 방법 등으로 수행하여도 좋다. 또는, 박리 계면에 열을 가하여 열팽창 계수의 차이를 이용하여 박리를 수행하여도 좋다.
또한, 지지 기재와 절연층의 계면에서 박리가 가능한 경우에는 박리층을 제공하지 않아도 된다. 예를 들어, 지지 기재로서 유리를 사용하고, 절연층으로서 폴리이미드 등의 유기 수지를 사용하여 유기 수지의 일부를 레이저 광 등으로 국소적으로 가열함으로써 박리의 기점을 형성하고, 유리와 절연층의 계면에서 박리를 수행하여도 좋다. 또는, 지지 기재와 유기 수지로 이루어진 절연층 사이에 금속층을 제공하고, 이 금속층에 전류를 흘려서 가열함으로써 이 금속층과 절연층의 계면에서 박리를 수행하여도 좋다. 이 때 유기 수지로 이루어진 절연층을 기재로서 사용할 수 있다.
가요성을 갖는 기재로서는, 예를 들어 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리염화바이닐 수지 등을 들 수 있다. 특히 열팽창 계수가 낮은 재료를 사용하는 것이 바람직하고, 예를 들어 열팽창 계수가 30×10-6/K 이하인 폴리아마이드이미드 수지, 폴리이미드 수지, PET 등을 적합하게 사용할 수 있다. 또한, 섬유체에 수지를 함침(含浸)시킨 기판(프리프레그라고도 함)이나, 무기 필러(filler)를 유기 수지에 섞어서 열팽창 계수를 낮춘 기판을 사용할 수도 있다.
상기 재료에 섬유체가 함유되는 경우, 섬유체에는 유기 화합물 또는 무기 화합물의 고강도 섬유를 사용한다. 고강도 섬유란, 구체적으로는 인장 탄성률(tensile modulus of elasticity) 또는 영률(Young's modulus)이 높은 섬유를 말하며, 대표적인 예로서는 폴리바이닐알코올계 섬유, 폴리에스터계 섬유, 폴리아마이드계 섬유, 폴리에틸렌계 섬유, 아라미드계 섬유, 폴리파라페닐렌벤조비스옥사졸 섬유, 유리 섬유, 또는 탄소 섬유를 들 수 있다. 유리 섬유로서는 E유리, S유리, D유리, Q유리 등을 사용한 유리 섬유를 들 수 있다. 이들은, 직포 또는 부직포 상태로 사용하고, 이 섬유체에 수지를 함침시켜 수지를 경화시킨 구조물을 가요성을 갖는 기판으로서 사용하여도 좋다. 가요성을 갖는 기판으로서 섬유체와 수지로 이루어진 구조물을 사용하면 굴곡이나 국소적으로 가해지는 압력으로 인한 파손에 대한 신뢰성이 향상되므로 바람직하다.
또는, 가요성을 가질 정도로 얇은 유리, 금속 등을 기재에 사용할 수도 있다. 또는, 유리와 수지 재료가 접합된 복합 재료를 사용하여도 좋다.
예를 들어, 도 32에 도시된 구성의 경우, 제 1 지지 기재 위에 제 1 박리층, 절연층(112)을 순차적으로 형성한 후에, 이들보다 위의 구조물을 형성한다. 또한 이와 별도로, 제 2 지지 기재 위에 제 2 박리층, 절연층(312)을 순차적으로 형성한 후에, 이들보다 위의 구조물을 형성한다. 다음에, 제 1 지지 기재와 제 2 지지 기재를 접착층(370)을 사용하여 접합한다. 이 후에, 제 2 박리층과 절연층(312)의 계면에서 박리함으로써 제 2 지지 기재 및 제 2 박리층을 제거하고, 절연층(312)과 기판(301)을 접착층(372)을 사용하여 접합한다. 또한, 제 1 박리층과 절연층(112)의 계면에서 박리함으로써 제 1 지지 기재 및 제 1 박리층을 제거하고, 절연층(112)과 기판(101)을 접착층(371)을 사용하여 접합한다. 또한, 박리 및 접합은 어느 측에 대하여 먼저 하여도 좋다.
여기까지 가요성을 갖는 표시 장치의 제작 방법에 대하여 설명하였다.
본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
실시형태 5에서는 실시형태 4에서 설명한 트랜지스터 구조의 변형예에 대하여 설명한다.
《적층 산화물 반도체》
또한, 반도체층(140)은 금속 원소의 원자수비가 다른 산화물 반도체막이 복수 적층되어도 좋다. 예를 들어, 트랜지스터(51)에서 도 33의 (A)에 도시된 바와 같이 절연층(130) 위에 산화물 반도체층(141, 142)이 순차적으로 적층되어도 좋다. 또는, 도 33의 (B)에 도시된 바와 같이, 절연층(130) 위에 산화물 반도체층(142), 산화물 반도체층(141), 산화물 반도체층(143)이 순차적으로 적층되어도 좋다. 산화물 반도체층(142), 산화물 반도체층(143)은 금속 원소의 원자수비가 산화물 반도체층(141)과 다르다.
《채널 보호형 및 톱 게이트 구조》
도 12에 도시된 트랜지스터(50)는 보텀 게이트 구조의 트랜지스터이지만, 이에 한정되지 않는다. 트랜지스터(50)의 변형예로서, 도 34의 (A)에 트랜지스터(53)를 도시하고, 도 34의 (B)에 트랜지스터(54)를 도시하였다. 도 11의 (B)에 도시된 트랜지스터(50)는 채널 에칭형 트랜지스터이지만, 도 34의 (A)의 단면도에 도시된 바와 같이 절연층(165)을 제공한 채널 보호형 트랜지스터(53)이어도 좋고, 도 34의 (B)의 단면도에 도시된 바와 같이 톱 게이트 구조의 트랜지스터(54)로 할 수도 있다.
또한, 주변 회로(게이트 드라이버 등)가 갖는 트랜지스터(52)들은 모두 같은 구조이어도 좋고, 2종류 이상의 구조를 가져도 좋다. 또한, 화소부가 갖는 복수의 트랜지스터(50)도 모두 같은 구조이어도 좋고, 2종류 이상의 구조를 가져도 좋다.
또는, 본 실시형태에서 설명한 트랜지스터는 산화물 반도체를 포함하는 트랜지스터를 사용한 예이지만, 본 발명의 일 형태는 이에 한정되지 않는다. 경우 또는 상황에 따라 본 발명의 일 형태는 산화물 반도체와 다른 반도체 재료를 사용한 트랜지스터를 사용하여도 좋다.
예를 들어, 반도체층(140)에 14족 원소, 화합물 반도체, 또는 산화물 반도체 등을 사용하는 트랜지스터를 적용할 수 있다. 구체적으로는 실리콘을 함유한 반도체, 갈륨 비소를 함유한 반도체, 또는 유기 반도체 등을 사용하는 트랜지스터를 적용할 수 있다.
예를 들어, 단결정 실리콘, 폴리실리콘, 또는 비정질 실리콘 등을 트랜지스터의 반도체층에 사용할 수 있다.
본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태에 따른 표시 패널의 구성예에 대하여 도 36을 참조하여 설명한다.
[구성예]
도 36의 (A)는 본 발명의 일 형태에 따른 표시 장치의 상면도이고, 도 36의 (B)는 본 발명의 일 형태에 따른 표시 장치의 화소에 액정 소자를 적용하는 경우에 사용할 수 있는 화소 회로를 설명하기 위한 회로도이다. 또한, 도 36의 (C)는 본 발명의 일 형태에 따른 표시 장치의 화소에 유기 EL 소자를 적용하는 경우에 사용할 수 있는 화소 회로를 설명하기 위한 회로도이다.
화소부에 배치하는 트랜지스터는 상술한 실시형태에 따라서 형성할 수 있다. 또한, 상기 트랜지스터는 n채널형으로 하기 쉽기 때문에, 구동 회로 중 n채널형 트랜지스터로 구성할 수 있는 구동 회로의 일부를 화소부의 트랜지스터와 동일 기판 위에 형성한다. 이와 같이 화소부나 구동 회로에 상술한 실시형태에 제시된 트랜지스터를 사용함으로써, 신뢰성이 높은 표시 장치를 제공할 수 있다.
액티브 매트릭스형 표시 장치의 상면도의 일례를 도 36의 (A)에 도시하였다. 표시 장치의 기판(700) 위에 화소부(701), 주사선 구동 회로(702), 주사선 구동 회로(703), 신호선 구동 회로(704)를 갖는다. 화소부(701)에는 복수의 신호선이 신호선 구동 회로(704)로부터 연장되어 배치되고, 복수의 주사선이 주사선 구동 회로(702) 및 주사선 구동 회로(703)로부터 연장되어 배치되어 있다. 또한, 주사선과 신호선의 교차 영역에는 각각 표시 소자를 갖는 화소가 매트릭스 형태로 제공되어 있다. 또한, 표시 장치의 기판(700)은 FPC 등의 접속부를 통하여 타이밍 제어 회로(컨트롤러, 제어 IC라고도 함)에 접속된다.
또한, 도 36의 (A)에서는 주사선 구동 회로(702), 주사선 구동 회로(703), 신호선 구동 회로(704)는 화소부(701)와 같은 기판(700) 위에 형성된다. 따라서, 외부에 제공되는 구동 회로 등의 부품 수가 줄어들어 비용 저감을 도모할 수 있다. 또한, 기판(700) 외부에 구동 회로를 제공한 경우, 배선을 연장시킬 필요가 생겨 배선간의 접속 수가 증가한다. 동일한 기판(700) 위에 구동 회로를 제공한 경우, 그 배선 간의 접속 수를 감소시킬 수 있어, 신뢰성 향상이나 제조 수율 향상을 도모할 수 있다.
<액정 표시 장치>
또한, 화소의 회로 구성의 일례를 도 36의 (B)에 도시하였다. 여기서는 일례로서 VA형 액정 표시 장치의 화소에 적용할 수 있는 화소 회로를 제시한다.
이 화소 회로는 하나의 화소에 복수의 화소 전극층을 갖는 구성에 적용할 수 있다. 각 화소 전극층은 서로 다른 트랜지스터에 접속되고, 각 트랜지스터는 서로 다른 게이트 신호로 구동할 수 있다. 이로써, 멀티 도메인 설계된 화소의 각 화소 전극층에 공급되는 신호를 독립적으로 제어할 수 있다.
트랜지스터(716)의 게이트 배선(712)과 트랜지스터(717)의 게이트 배선(713)은 다른 게이트 신호가 공급될 수 있도록 분리되어 있다. 한편, 데이터선(714)은 트랜지스터(716)와 트랜지스터(717)에서 공유되도록 제공된다. 트랜지스터(716)와 트랜지스터(717)는 상술한 실시형태에서 설명한 트랜지스터를 적절히 사용할 수 있다. 이로써, 신뢰성이 높은 액정 표시 장치를 제공할 수 있다.
또한, 트랜지스터(716)에는 제 1 화소 전극이 전기적으로 접속되고, 트랜지스터(717)에는 제 2 화소 전극이 전기적으로 접속된다. 제 1 화소 전극과 제 2 화소 전극은 서로 분리된다. 또한, 제 1 화소 전극 및 제 2 화소 전극의 형상에 특별한 한정은 없다. 예를 들어, 제 1 화소 전극은 V자형으로 하면 좋다.
트랜지스터(716)의 게이트 전극은 게이트 배선(712)과 접속되고, 트랜지스터(717)의 게이트 전극은 게이트 배선(713)과 접속된다. 게이트 배선(712)과 게이트 배선(713)에 상이한 게이트 신호를 공급하고, 트랜지스터(716)와 트랜지스터(717)의 동작 타이밍을 상이하게 하여, 액정의 배향을 제어할 수 있다.
또한, 용량 배선(710)과, 유전체로서 기능하는 게이트 절연막과, 제 1 화소 전극층 또는 제 2 화소 전극층에 전기적으로 접속되는 용량 전극으로 유지 용량이 형성되어도 좋다.
멀티 도메인 구조는 하나의 화소에 제 1 액정 소자(718)와 제 2 액정 소자(719)를 구비한다. 제 1 액정 소자(718)는 제 1 화소 전극층, 대향 전극층, 및 이들 사이의 액정층으로 구성되고, 제 2 액정 소자(719)는 제 2 화소 전극층, 대향 전극층, 이들 사이의 액정층으로 구성된다.
또한, 화소 회로는 도 36의 (B)에 도시된 것에 한정되지 않는다. 예를 들어, 도 36의 (B)에 도시된 화소 회로에 추가로 스위치, 저항 소자, 용량 소자, 트랜지스터, 센서, 또는 논리 회로 등을 제공하여도 좋다.
<유기 EL 표시 장치>
화소의 회로 구성의 다른 일례를 도 36의 (C)에 도시하였다. 여기서는 유기 EL 소자를 사용한 표시 장치의 화소 구조를 제시한다.
유기 EL 소자는 발광 소자에 전압을 인가함으로써 한 쌍의 전극 중 한쪽으로부터 전자가, 다른 쪽으로부터 정공이, 각각 발광성 유기 화합물을 함유하는 층에 주입되어 전류가 흐른다. 그리고, 전자 및 정공이 재결합함으로써, 발광성 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 되돌아올 때에 발광한다. 이러한 메커니즘으로 인하여, 이러한 발광 소자는 전류 여기형 발광 소자라고 불린다.
도 36의 (C)는 적용 가능한 화소 회로의 일례를 도시한 도면이다. 여기서는 하나의 화소에 2개의 n채널형 트랜지스터를 사용하는 예를 제시한다. 또한, 본 발명의 일 형태에 따른 금속 산화물막은 n채널형 트랜지스터의 채널 형성 영역에 사용할 수 있다. 또한, 상기 화소 회로에는 디지털 시간 계조 구동을 적용할 수 있다.
적용 가능한 화소 회로의 구성 및 디지털 시간 계조 구동을 적용한 경우의 화소 동작에 대하여 설명한다.
화소(720)는 스위칭용 트랜지스터(721), 구동용 트랜지스터(722), 발광 소자(724), 및 용량 소자(723)를 포함한다. 스위칭용 트랜지스터(721)는 게이트 전극층이 주사선(726)과 접속되고, 제 1 전극(소스 전극층 및 드레인 전극층 중 한쪽)이 신호선(725)과 접속되고, 제 2 전극(소스 전극층 및 드레인 전극층 중 다른 쪽)이 구동용 트랜지스터(722)의 게이트 전극층과 접속된다. 구동용 트랜지스터(722)는 게이트 전극층이 용량 소자(723)를 통하여 전원선(727)과 접속되고, 제 1 전극이 전원선(727)과 접속되고, 제 2 전극이 발광 소자(724)의 제 1 전극(화소 전극)과 접속된다. 발광 소자(724)의 제 2 전극은 공통 전극(728)에 상당한다. 공통 전극(728)은 동일 기판 위에 형성되는 공통 전위선과 전기적으로 접속된다.
스위칭용 트랜지스터(721) 및 구동용 트랜지스터(722)에는 다른 실시형태에서 설명하는 트랜지스터를 적절히 사용할 수 있다. 이로써, 신뢰성이 높은 유기 EL 표시 장치를 제공할 수 있다.
발광 소자(724)의 제 2 전극(공통 전극(728))의 전위를 저전원 전위로 설정한다. 또한, 저전원 전위란, 전원선(727)에 공급되는 고전원 전위보다 낮은 전위이며, 예를 들어 GND, 0V 등을 저전원 전위로서 설정할 수 있다. 발광 소자(724)의 순방향 문턱 전압 이상이 되도록 고전원 전위와 저전원 전위를 설정하고, 그 전위차를 발광 소자(724)에 인가함으로써, 발광 소자(724)에 전류를 흘려 발광시킨다. 또한, 발광 소자(724)의 순방향 전압이란, 원하는 휘도로 하는 경우의 전압을 말하며, 적어도 순방향 문턱 전압을 포함한다.
또한, 용량 소자(723)는 구동용 트랜지스터(722)의 게이트 용량을 대용함으로써 생략할 수 있다. 구동용 트랜지스터(722)의 게이트 용량은 채널 형성 영역과 게이트 전극층 사이에서 용량이 형성되어도 좋다.
다음에, 구동용 트랜지스터(722)에 입력하는 신호에 대하여 설명한다. 전압 입력 전압 구동 방식의 경우, 구동용 트랜지스터(722)가 충분히 온 또는 오프의 2개의 상태가 되는 비디오 신호를 구동용 트랜지스터(722)에 입력한다. 또한, 구동용 트랜지스터(722)를 선형 영역에서 동작시키기 위하여, 전원선(727)의 전압보다 높은 전압을 구동용 트랜지스터(722)의 게이트 전극층에 인가한다. 또한, 신호선(725)에는, 전원선 전압에 구동용 트랜지스터(722)의 문턱 전압(Vth)을 더한 값 이상의 전압을 인가한다.
아날로그 계조 구동을 수행하는 경우, 구동용 트랜지스터(722)의 게이트 전극층에 발광 소자(724)의 순방향 전압에 구동용 트랜지스터(722)의 문턱 전압(Vth)을 더한 값 이상의 전압을 인가한다. 또한, 구동용 트랜지스터(722)가 포화 영역에서 동작하도록, 비디오 신호를 입력하고 발광 소자(724)에 전류를 흘린다. 또한, 구동용 트랜지스터(722)를 포화 영역에서 동작시키기 위하여, 전원선(727)의 전위를, 구동용 트랜지스터(722)의 게이트 전위보다 높게 한다. 비디오 신호로서 아날로그 신호를 사용함으로써, 발광 소자(724)에 비디오 신호에 따른 전류를 흘려 아날로그 계조 구동을 수행할 수 있다.
또한, 화소 회로의 구성은 도 36의 (C)에 도시된 화소 구성에 한정되지 않는다. 예를 들어, 도 36의 (C)에 도시된 화소 회로에 추가로 스위치, 저항 소자, 용량 소자, 센서, 트랜지스터, 또는 논리 회로 등을 제공하여도 좋다.
도 36에서 예시한 회로에 상술한 실시형태에서 예시한 트랜지스터를 적용하는 경우, 저전위 측에 소스 전극(제 1 전극), 고전위 측에 드레인 전극(제 2 전극)이 각각 전기적으로 접속되는 구성으로 한다. 또한, 제어 회로 등에 의하여 제 1 게이트 전극의 전위를 제어하고, 제 2 게이트 전극에는 배선(미도시)에 의하여 소스 전극에 인가하는 전위보다 낮은 전위 등 상기에서 예시한 전위를 입력 가능한 구성으로 하면 좋다.
예를 들어, 본 명세서 등에서, 표시 소자, 표시 소자를 갖는 장치인 표시 장치, 발광 소자, 및 발광 소자를 갖는 장치인 발광 장치는 여러 가지 형태를 사용하거나 여러 가지 소자를 가질 수 있다. 표시 소자, 표시 장치, 발광 소자, 또는 발광 장치는 예를 들어, EL(일렉트로루미네선스) 소자(유기물 및 무기물을 포함하는 EL 소자, 유기 EL 소자, 무기 EL 소자), LED(백색 LED, 적색 LED, 녹색 LED, 청색 LED 등), 트랜지스터(전류에 따라 발광하는 트랜지스터), 전자 방출 소자, 액정 소자, 전자 잉크, 전기 영동 소자, GLV(Grating Light Valve), PDP(Plasma Display Panel), MEMS(Micro Electro Mechanical Systems)를 이용한 표시 소자, DMD(Digital Micromirror Device), DMS(Digital Micro Shutter), MIRASOL(등록상표), IMOD(Interferometric Modulator Display) 소자, 셔터 방식의 MEMS 표시 소자, 광간섭 방식의 MEMS 표시 소자, 일렉트로 웨팅 소자, 압전 세라믹 디스플레이, 카본 나노튜브를 이용한 표시 소자 등의 적어도 하나를 갖고 있다. 이들 외에도, 전기적 또는 자기적 작용에 의하여 명암비, 휘도, 반사율, 투과율 등이 변화되는 표시 매체를 갖고 있어도 좋다. EL 소자를 사용한 표시 장치의 일례로서는 EL 디스플레이 등이 있다. 전자 방출 소자를 사용한 표시 장치의 일례로서는, FED(Field Emission Display) 또는 SED 방식 평면형 디스플레이(SED: Surface-conduction Electron-emitter Display) 등이 있다. 액정 소자를 사용한 표시 장치의 일례로서는 액정 디스플레이(투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 투사형 액정 디스플레이) 등이 있다. 전자 잉크, 전자 분류체(電子粉流體, Electronic Liquid Powder(등록상표)), 또는 전기 영동 소자를 사용한 표시 장치의 일례로서는, 전자 페이퍼 등이 있다. 또한, 반투과형 액정 디스플레이나 반사형 액정 디스플레이를 구현하는 경우에는, 화소 전극의 일부 또는 전체가 반사 전극으로서의 기능을 갖도록 하면 좋다. 예를 들어, 화소 전극의 일부 또는 전체가 알루미늄, 은 등을 함유하도록 하면 좋다. 또한, 이 경우 반사 전극 아래에 SRAM 등의 기억 회로를 제공할 수도 있다. 이로써, 소비 전력을 더 저감할 수 있다. 또한, LED를 사용하는 경우, LED의 전극이나 질화물 반도체 아래에 그래핀이나 그래파이트를 제공하여도 좋다. 그래핀이나 그래파이트는 복수의 층을 중첩하여 다층막으로 하여도 좋다. 이와 같이 그래핀이나 그래파이트를 제공함으로써, 그 위에 질화물 반도체, 예를 들어, 결정을 갖는 n형 GaN 반도체층 등을 쉽게 형성할 수 있다. 또한, 그 위에 결정을 갖는 p형 GaN 반도체층 등을 추가로 제공하여 LED를 구성할 수 있다. 또한, 그래핀이나 그래파이트와, 결정을 갖는 n형 GaN 반도체층 사이에 AlN층을 제공하여도 좋다. 또한, LED가 갖는 GaN 반도체층은 MOCVD로 형성하여도 좋다. 다만, LED가 갖는 GaN 반도체층은 그래핀을 제공함으로써 스퍼터링법으로 형성할 수도 있다.
본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 7)
본 실시형태에서는 본 발명의 일 형태에 따른 터치 패널의 구성예에 대하여 도 37을 참조하여 설명한다.
<트랜지스터와 터치 센서의 배선의 위치 관계>
도 37은 화소, 트랜지스터, 터치 센서의 배선의 위치 관계를 도시한 상면도이다. 터치 센서용 전극인 도전층(410)은 예를 들어, 소스선(91), 게이트선(92)과 중첩되도록 배치할 수도 있고, 소스선(91), 게이트선(92)과 중첩되지 않도록 평행하게 배치할 수도 있다. 또한, 터치 센서의 배선인 도전층(410)과 트랜지스터(50), 용량 소자(61)가 중첩되지 않는 예를 도시하였지만, 중첩되어 배치될 수도 있다. 또한, 도전층(410)은 화소(24)와 중첩되지 않도록 배치하였지만, 중첩되도록 배치할 수도 있다. 또한, 터치 센서의 전극으로서의 역할을 가질 수 있는 도전층(430), 도전층(380)에 대해서도 같은 배치로 할 수 있다.
<센서 전극 등의 구성예>
아래에서는 터치 센서로서의 기능을 갖는 입력 장치(90)의 더 구체적인 구성예에 대하여 도면을 참조하여 설명한다.
도 38의 (A)는 입력 장치(90)의 상면도이다. 입력 장치(90)는 기판(930) 위에 복수의 전극(931), 복수의 전극(932), 복수의 배선(941), 복수의 배선(942)을 갖는다. 또한, 기판(930)에는 복수의 배선(941) 및 복수의 배선(942)의 각각과 전기적으로 접속되는 FPC(950)가 제공된다. 또한, 도 38의 (A)는 FPC(950)에 IC(951)가 제공되는 예를 도시한 것이다.
도 38의 (B)는 도 38의 (A) 중 일점 쇄선으로 둘러싼 영역의 확대도이다. 전극(931)은 복수의 마름모 전극 패턴이 지면 가로 방향으로 이어지는 형상을 갖는다. 나란히 된 마름모 전극 패턴은 각각 전기적으로 접속된다. 또한, 전극(932)도 마찬가지로 복수의 마름모 전극 패턴이 지면 세로 방향으로 이어지는 형상을 갖고, 나란히 된 마름모 전극 패턴은 각각 전기적으로 접속된다. 또한, 전극(931)과 전극(932)은 그 일부가 서로 중첩되고 교차된다. 이 교차 부분에는 전극(931)과 전극(932)이 전기적으로 단락(short)되지 않도록 절연체가 사이에 제공된다.
또한, 도 38의 (C)에 도시된 바와 같이 전극(932)이 마름모 형상을 갖는 복수의 전극(933)과, 브리지 전극(934)으로 구성되어도 좋다. 섬 형상의 전극(933)은 지면 세로 방향으로 나란히 배치되고, 인접한 2개의 전극(933)이 브리지 전극(934)에 의하여 전기적으로 접속된다. 이러한 구성으로 하여 전극(933)과 전극(931)을 동일한 도전막을 가공함으로써 동시에 형성할 수 있다. 따라서, 이러한 막 두께의 편차를 억제할 수 있어, 각 전극의 저항값이나 광 투과율이 장소에 따라 달라지는 것을 억제할 수 있다. 또한, 여기서는 전극(932)이 브리지 전극(934)을 갖는 구성으로 하였지만, 전극(931)이 이러한 구성이어도 좋다.
또한, 도 38의 (D)에 도시된 바와 같이 도 38의 (B)에 도시된 전극(931) 및 전극(932)의 마름모 전극 패턴의 내측을 빼고 윤곽 부분만을 남긴 형상으로 하여도 좋다. 이 때, 전극(931) 및 전극(932)의 폭이 사용자에게 시인되지 못할 정도로 가는 경우에는, 나중에 설명하는 바와 같이 전극(931) 및 전극(932)에 금속이나 합금 등의 차광성 재료를 사용하여도 좋다. 또한, 도 38의 (D)에 도시된 전극(931) 또는 전극(932)이 상기 브리지 전극(934)을 갖는 구성으로 하여도 좋다.
하나의 전극(931)은 하나의 배선(941)과 전기적으로 접속된다. 또한, 하나의 전극(932)은 하나의 배선(942)과 전기적으로 접속된다. 여기서, 전극(931)과 전극(932) 중 어느 하나가 행 배선에 상당하고, 다른 하나가 열 배선에 상당한다.
일례로서, 도 39에 전극(931) 또는 전극(932)의 일부를 확대한 개략도를 도시하였다. 전극은 다양한 형상을 가질 수 있다.
도 40은 전극(931) 및 전극(932) 대신에 가는 선 형상의 상면 형상을 갖는 전극(936) 및 전극(937)을 사용한 경우의 예를 도시한 것이다. 도 40의 (A)에 각각 직선 형상의 전극(936) 및 전극(937)이 격자상으로 배열되어 있는 예를 도시하였다. 도 40의 (B), (C)에서는 전극(936) 및 전극(937)이 지그재그 형태로 배치되어 있다.
도 40의 (B) 중 일점 쇄선으로 둘러싼 영역의 확대도를 도 41의 (A)~(C)에, 도 40의 (C) 중 일점 쇄선으로 둘러싼 영역의 확대도를 도 41의 (D)~(F)에 각각 도시하였다. 또한, 각 도면에는 전극(936), 전극(937), 및 이들이 교차되는 교차부(938)를 도시하였다. 도 41의 (B), (E)에 도시된 바와 같이, 도 41의 (A), (D)에 도시된 전극(936) 및 전극(937)의 직선 부분이 모서리 부분을 갖도록 사행하는 형상이어도 좋고, 도 41의 (C), (F)에 도시된 바와 같이 곡선이 연속되도록 사행하는 형상이어도 좋다.
<인셀형 터치 패널의 구성예>
아래에서는 복수의 화소를 갖는 표시부에 터치 센서가 조합된 터치 패널의 구성예에 대하여 설명한다. 여기서는 화소에 제공되는 표시 소자로서 액정 소자가 적용된 예를 제시한다.
도 42의 (A)는 본 구성예에서 예시되는 터치 패널의 표시부에 제공되는 화소 회로의 일부에서의 등가 회로도이다.
하나의 화소는 적어도 트랜지스터(3503)와 액정 소자(3504)를 구비한다. 또한, 트랜지스터(3503)의 게이트에 배선(3501)이 전기적으로 접속되고, 소스 및 드레인 중 하나에 배선(3502)이 전기적으로 접속된다.
화소 회로는 X방향으로 연장되는 복수의 배선(예를 들어, 배선(3510_1), 배선(3510_2))과, Y방향으로 연장되는 복수의 배선(예를 들어, 배선(3511))을 구비하고, 이들은 서로 교차하여 제공되고 이들 사이에 용량이 형성된다.
또한, 화소 회로에 제공되는 화소 중 일부의 서로 인접한 복수의 화소는 각각에 제공되는 액정 소자의 한쪽 전극이 서로 전기적으로 접속되어 하나의 블록을 형성한다. 이 블록은 섬 형상의 블록(예를 들어, 블록(3515_1), 블록(3515_2))과, Y방향으로 연장되는 라인형 블록(예를 들어, 블록(3516))의 2종류로 분류된다. 또한, 도 42에서는 화소 회로의 일부만을 도시하였지만, 실제로는 이들 2종류의 블록이 X방향 및 Y방향으로 반복하여 배치된다.
X방향으로 연장되는 배선(3510_1)(또는 배선(3510_2))은 섬 형상의 블록(3515_1)(또는 블록(3515_2))과 전기적으로 접속된다. 또한, 도시하지 않았지만, X방향으로 연장되는 배선(3510_1)은 라인형 블록을 사이에 두고 X방향을 따라 불연속적으로 배치되는 복수의 섬 형상의 블록(3515_1)을 전기적으로 접속시킨다. 또한, Y방향으로 연장되는 배선(3511)은 라인형 블록(3516)과 전기적으로 접속된다.
도 42의 (B)는 X방향으로 연장되는 복수의 배선(3510)과, Y방향으로 연장되는 복수의 배선(3511)의 접속 구성을 도시한 등가 회로도이다. X방향으로 연장되는 복수의 배선(3510)의 각각에는 입력 전압 또는 공통 전위를 입력할 수 있다. 또한, Y방향으로 연장되는 복수의 배선(3511)의 각각에는 접지 전위를 입력하거나 또는 배선(3511) 및 검출 회로에 전기적으로 접속할 수 있다.
아래에서는 상술한 터치 패널의 동작에 대하여 도 43을 참조하여 설명한다.
여기서는 1프레임 기간을 기록 기간과 검지 기간으로 나눈다. 기록 기간은 화소에 화상 데이터를 기록하는 기간이고, 배선(3510)(게이트선이라고도 함)이 순차적으로 선택된다. 한편, 검지 기간은 터치 센서에 의하여 센싱을 수행하는 기간이며, X방향으로 연장되는 배선(3510)이 순차적으로 선택되어 입력 전압이 입력된다.
도 43의 (A)는 기록 기간에서의 등가 회로도이다. 기록 기간에는 X방향으로 연장되는 배선(3510)과 Y방향으로 연장되는 배선(3511) 양쪽 모두에 공통 전위가 입력된다.
도 43의 (B)는 검지 기간 중 어느 시점(時点)에서의 등가 회로도이다. 검지 기간에서는 Y방향으로 연장되는 배선(3511) 각각은 검출 회로와 전기적으로 접속된다. 또한, X방향으로 연장되는 배선(3510) 중 선택된 것에 입력 전압이 입력되고, 나머지에는 공통 전위가 입력된다.
또한, 여기서 예시한 구동 방법은 인셀 방식뿐만 아니라 상기에서 예시한 터치 패널에도 적용할 수 있어, 상기 구동 방법예에서 제시한 방법과 조합하여 사용할 수 있다.
이와 같이 화상의 기록 기간과 터치 센서에 의한 센싱을 수행하는 기간을 각각 독립적으로 제공하는 것이 바람직하다. 이로써, 화소에 데이터를 기록할 때의 노이즈에 기인한 터치 센서의 감도 저하를 억제할 수 있다.
본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 8)
본 실시형태에서는 산화물 반도체막의 구조에 대하여 설명한다.
<성막 방법>
아래에서는 CAAC-OS의 성막 방법의 일례에 대하여 설명한다.
도 44의 (A)는 성막실 내의 모식도이다. CAAC-OS는 스퍼터링법에 의하여 성막할 수 있다.
도 44의 (A)에 도시된 바와 같이 기판(5220)과 타깃(5230)은 서로 마주보도록 배치된다. 기판(5220)과 타깃(5230) 사이에는 플라즈마(5240)가 있다. 또한, 기판(5220)의 아래에는 가열 기구(5260)가 제공된다. 도시하지 않았지만, 타깃(5230)은 백킹(backing) 플레이트에 접착된다. 백킹 플레이트를 개재하여 타깃(5230)과 마주보는 위치에 복수의 자석(magnet)이 배치된다. 자석의 자기장을 이용하여 성막 속도를 높이는 스퍼터링법은 마그네트론 스퍼터링법이라고 한다.
기판(5220)과 타깃(5230) 사이의 거리 d(타깃-기판간 거리(T-S간 거리)라고도 함)는 0.01m 이상 1m 이하, 바람직하게는 0.02m 이상 0.5m 이하로 한다. 성막실 내는 대부분이 성막 가스(예를 들어, 산소, 아르곤, 또는 산소를 5vol% 이상의 비율로 함유하는 혼합 가스)로 채워지고, 0.01Pa 이상 100Pa 이하, 바람직하게는 0.1Pa 이상 10Pa 이하로 제어된다. 여기서, 타깃(5230)에 일정 이상의 전압을 인가함으로써 방전이 시작되고, 플라즈마(5240)가 확인된다. 또한, 타깃(5230)의 근방에는 자기장에 의하여 고밀도 플라즈마 영역이 형성된다. 고밀도 플라즈마 영역에서는 성막 가스가 이온화됨으로써 이온(5201)이 발생된다. 이온(5201)은 예를 들어, 산소의 양이온(O+)이나 아르곤의 양이온(Ar+) 등이다.
타깃(5230)은 복수의 결정립을 포함하는 다결정 구조를 갖고, 어느 결정립에 벽개면(劈開面)이 포함된다. 일례로서, 도 45에 타깃(5230)에 함유되는 InMZnO4(원소 M은 예를 들어, 알루미늄, 갈륨, 이트륨, 또는 주석)의 결정 구조를 도시하였다. 또한, 도 45는 b축에 평행한 방향으로 관찰한 경우의 InMZnO4의 결정 구조이다. InMZnO4 결정에서는 산소 원자가 음의 전하를 가짐으로써, 근접한 2개의 M-Zn-O층 사이에는 척력(斥力)이 발생된다. 그러므로, InMZnO4 결정은 근접한 2개의 M-Zn-O층 사이에 벽개면을 갖는다.
고밀도 플라즈마 영역에서 발생된 이온(5201)은 전계에 의하여 타깃(5230) 측에 가속되어, 타깃(5230)과 충돌된다. 이 때, 벽개면으로부터 평판 형상 또는 펠릿 형상의 스퍼터링 입자인 펠릿(5200)이 박리된다(도 44의 (A) 참조). 펠릿(5200)은 도 45에 도시된 2개의 벽개면에 끼워진 부분이다. 따라서, 펠릿(5200)만 추출하면, 그 단면은 도 44의 (B)와 같이 되어, 상면은 도 44의 (C)와 같이 되는 것을 알 수 있다. 또한, 펠릿(5200)은 이온(5201) 충돌의 충격에 의하여 구조에 스트레인(strain)이 발생되는 경우가 있다. 또한, 펠릿(5200)의 박리에 따라, 타깃(5230)으로부터 입자(5203)도 튀어나간다. 입자(5203)는 하나의 원자 또는 몇 개의 원자의 집합체를 갖는다. 그러므로, 입자(5203)를 원자상 입자(atomic particles)라고 할 수도 있다.
펠릿(5200)은 삼각형, 예를 들어 정삼각형의 평면을 갖는 평판 형상 또는 펠릿 형상의 스퍼터링 입자이다. 또는, 펠릿(5200)은 육각형, 예를 들어 정육각형의 평면을 갖는 평판 형상 또는 펠릿 형상의 스퍼터링 입자이다. 다만, 펠릿(5200)의 형상은 삼각형이나 육각형에 한정되지 않고, 예를 들어 복수 개의 삼각형이 결합된 형상이 되는 경우가 있다. 그 일례로서, 2개의 삼각형(예를 들어, 정삼각형)과 결합된 사각형(예를 들어, 마름모)이 되는 경우도 있다.
펠릿(5200)은 성막 가스의 종류 등에 따라 두께가 결정된다. 예를 들어, 펠릿(5200)의 두께를 0.4nm 이상 1nm 이하, 바람직하게는 0.6nm 이상 0.8nm 이하로 한다. 또한, 예를 들어, 펠릿(5200)의 폭을 1nm 이상 3nm 이하, 바람직하게는 1.2nm 이상 2.5nm 이하로 한다. 예를 들어, In-M-Zn 산화물을 갖는 타깃(5230)에 이온(5201)을 충돌시킨다. 이렇게 하면, M-Zn-O층, In-O층, 및 M-Zn-O층의 3층을 갖는 펠릿(5200)이 박리된다. 또한, 펠릿(5200)의 박리에 따라, 타깃(5230)으로부터 입자(5203)도 튀어나간다. 입자(5203)는 하나의 원자 또는 몇 개의 원자의 집합체를 갖는다. 그러므로, 입자(5203)를 원자상 입자(atomic particles)라고 할 수도 있다.
펠릿(5200)은 플라즈마(5240)를 통과할 때, 표면이 음 또는 양으로 대전되는 경우가 있다. 예를 들어, 펠릿(5200)이 플라즈마(5240) 내에 있는 O2-로부터 음의 전하를 받는 경우가 있다. 이로써, 펠릿(5200)의 표면의 산소 원자가 음으로 대전되는 경우가 있다. 또한, 펠릿(5200)은 플라즈마(5240)를 통과할 때, 플라즈마(5240) 내의 인듐, 원소 M, 아연, 또는 산소 등과 결합되어 성장하는 경우가 있다.
플라즈마(5240)를 통과한 펠릿(5200) 및 입자(5203)는 기판(5220)의 표면에 도달된다. 또한, 입자(5203)의 일부는 질량이 작기 때문에, 진공 펌프 등에 의하여 외부로 배출되는 경우가 있다.
다음에, 기판(5220)의 표면에서의 펠릿(5200) 및 입자(5203)의 퇴적에 대하여 도 46을 참조하여 설명한다.
우선, 첫 번째 펠릿(5200)이 기판(5220)에 퇴적된다. 펠릿(5200)은 평판 형상이기 때문에 평면 측이 기판(5220)의 표면을 향하도록 퇴적된다(도 46의 (A) 참조). 이 때, 펠릿(5200)의 기판(5220) 측의 표면의 전하가 기판(5220)을 통하여 빠져나간다.
다음에, 두 번째 펠릿(5200)이 기판(5220)에 도달된다. 이 때, 첫 번째 펠릿(5200)의 표면, 및 두 번째 펠릿(5200)의 표면이 전하를 띠기 때문에, 서로 반발하는 힘이 생긴다(도 46의 (B) 참조).
이로써, 두 번째 펠릿(5200)은 첫 번째 펠릿(5200) 위를 피하면서 기판(5220)의 표면의, 첫 번째 펠릿(5200)과 조금 떨어진 곳에 퇴적된다(도 46의 (C) 참조). 이를 반복함으로써, 기판(5220)의 표면에 다수의 펠릿(5200)이 한 층 두께만큼 퇴적된다. 또한, 펠릿(5200)과 다른 펠릿(5200) 사이에는 펠릿(5200)이 퇴적되지 않은 영역이 있다.
다음에, 입자(5203)가 기판(5220)의 표면에 도달된다(도 46의 (D) 참조).
입자(5203)는 펠릿(5200)의 표면 등의 활성 영역에는 퇴적되지 못한다. 그러므로, 펠릿(5200)이 퇴적되지 않은 영역을 메우도록 퇴적된다. 그리고, 펠릿(5200)들 사이에서 입자(5203)가 가로 방향으로 성장(Lateral 성장이라고도 함)함으로써, 펠릿(5200)들 사이를 연결시킨다. 이와 같이 펠릿(5200)이 퇴적되지 않은 영역을 메울 때까지 입자(5203)가 퇴적된다. 이 메커니즘은 ALD법의 퇴적 메커니즘과 유사하다.
또한, 펠릿(5200)들 사이에서 입자(5203)가 Lateral 성장하는 메커니즘은 복수 있을 가능성이 있다. 예를 들어, 도 46의 (E)에 도시된 바와 같이, 제 1 M-Zn-O층의 측면으로부터 연결된다는 메커니즘이 있다. 이 경우, 제 1 M-Zn-O층이 연결된 후에, In-O층, 제 2 M-Zn-O층의 순서로 한 층씩 연결된다(제 1 메커니즘).
또는, 예를 들어 도 47의 (A)에 도시된 바와 같이, 우선 제 1 M-Zn-O층의 한 측면에 하나의 입자(5203)가 결합된다. 다음에, 도 47의 (B)에 도시된 바와 같이 In-O층의 한 측면에 하나의 입자(5203)가 결합된다. 다음에, 도 47의 (C)에 도시된 바와 같이 제 2 M-Zn-O층의 한 측면에 하나의 입자(5203)가 결합됨으로써, 연결되는 경우도 있다(제 2 메커니즘). 또한, 도 47에 동시에 일어남으로써 연결되는 경우도 있다(제 3 메커니즘).
상술한 바와 같이 펠릿(5200)들 사이에서 입자(5203)의 Lateral 성장의 메커니즘은 상술한 3종류를 생각할 수 있다. 다만, 다른 메커니즘으로 펠릿(5200)들에서 입자(5203)가 Lateral 성장할 가능성도 있다.
따라서, 복수의 펠릿(5200)이 각각 다른 방향을 향하는 경우에도 복수의 펠릿(5200)들 사이의 틈을 입자(5203)가 Lateral 성장하면서 메움으로써 결정립계의 형성이 억제된다. 또한, 복수의 펠릿(5200)들 사이를 입자(5203)가 빈틈없이 연결시키기 때문에, 단결정도 다결정과도 다른 결정 구조가 형성된다. 바꿔 말하면, 미소한 결정 영역(펠릿(5200))들 사이에 스트레인을 갖는 결정 구조가 형성된다. 이와 같이 결정 영역들 사이를 메우는 영역은 스트레인드 결정 영역이기 때문에, 상기 영역을 비정질 구조라고 하는 것은 적당하지 않을 것이다.
입자(5203)가 펠릿(5200)들 사이의 틈을 메운 후, 펠릿(5200)과 같은 정도의 두께를 갖는 제 1 층이 형성된다. 제 1 층 위에 첫 번째 펠릿(5200)이 새롭게 퇴적된다. 그리고, 제 2 층이 형성된다. 이것이 반복됨으로써 적층체를 갖는 박막 구조가 형성된다(도 44의 (D) 참조).
또한, 펠릿(5200)의 퇴적 방법은 기판(5220)의 표면 온도 등에 따라서도 변화된다. 예를 들어, 기판(5220)의 표면 온도가 높으면, 펠릿(5200)이 기판(5220)의 표면에서 마이그레이션(migration)을 일으킨다. 이로써, 펠릿(5200)과 다른 펠릿(5200)이 입자(5203)를 개재하지 않고 연결되는 비율이 증가하기 때문에, 배향성이 높은 CAAC-OS가 된다. CAAC-OS를 성막할 때의 기판(5220)의 표면 온도는 100℃ 이상 500℃ 미만, 바람직하게는 140℃ 이상 450℃ 미만, 더 바람직하게는 170℃ 이상 400℃ 미만이다. 따라서, 기판(5220)으로서 8세대 이상의 대면적 기판을 사용한 경우에도 거의 휘지 않는 것을 알 수 있다.
한편, 기판(5220)의 표면 온도가 낮으면, 펠릿(5200)이 기판(5220)의 표면에서 마이그레이션을 일으키기 어려워진다. 이로써, 펠릿(5200)들이 쌓임으로써, 배향성이 낮은 nc-OS(nanocrystalline Oxide Semiconductor) 등이 된다(도 48 참조). nc-OS에서는 펠릿(5200)이 음으로 대전되어 있음으로써, 펠릿(5200)들은 서로 일정 간격을 두고 퇴적될 가능성이 있다. 따라서, 배향성은 낮지만, 약간 규칙성을 가짐으로써, 비정질 산화물 반도체에 비해 치밀한 구조가 된다.
또한, CAAC-OS에 있어서, 펠릿들 사이의 틈이 매우 작게 됨으로써, 하나의 큰 펠릿이 형성되는 경우가 있다. 하나의 큰 펠릿의 내부는 단결정 구조를 갖는다. 예를 들어, 펠릿의 크기가 상면으로부터 보아 10nm 이상 200nm 이하, 15nm 이상 100nm 이하, 또는 20nm 이상 50nm 이하가 되는 경우가 있다.
이와 같은 모델에 의하여, 펠릿(5200)이 기판(5220) 표면에 퇴적될 것으로 생각된다. 피형성면이 결정 구조를 갖지 않는 경우에도, CAAC-OS의 성막이 가능하므로, 에피택셜 성장과는 다른 성장 기구임을 알 수 있다. 또한, CAAC-OS 및 nc-OS는 대면적 유리 기판 등이어도 균일한 성막이 가능하다. 예를 들어, 기판(5220)의 표면(피형성면)의 구조가 비정질 구조(예를 들어, 비정질 산화 실리콘)라도 CAAC-OS를 성막할 수 있다.
또한, 피형성면인 기판(5220)의 표면에 요철이 있는 경우에도 그 형상을 따라 펠릿(5200)이 배열되는 것을 알 수 있다.
(실시형태 9)
<모듈>
아래에서는 본 발명의 일 형태에 따른 반도체 장치를 적용한 표시 모듈에 대하여 도 49를 참조하여 설명한다.
도 49에 도시된 표시 모듈(8000)은 상부 커버(8001)와 하부 커버(8002) 사이에, FPC(8003)에 접속된 터치 센서(8004), FPC(8005)에 접속된 표시 장치(8006), 백 라이트 유닛(8007), 프레임(8009), 프린트 기판(8010), 배터리(8011)를 갖는다. 또한, 백 라이트 유닛(8007), 배터리(8011), 터치 센서(8004) 등을 갖지 않는 경우도 있다.
본 발명의 일 형태에 따른 반도체 장치는, 예를 들어 표시 장치(8006)에 사용할 수 있다.
상부 커버(8001) 및 하부 커버(8002)는 터치 센서(8004) 및 표시 장치(8006)의 사이즈에 맞춰 형상이나 치수를 적절히 변경할 수 있다.
터치 센서(8004)는 저항막 방식 또는 정전 용량 방식의 터치 패널을 표시 장치(8006)에 중첩시켜 사용할 수 있다. 또한, 표시 장치(8006)의 대향 기판(밀봉 기판)이 터치 패널 기능을 가질 수도 있다. 또는, 표시 장치(8006)의 각 화소 내에 광 센서를 제공하여 광학식 터치 패널로 할 수도 있다. 또는, 표시 장치(8006)의 각 화소 내에 터치 센서용 전극을 제공하고, 용량 방식 터치 패널로 할 수도 있다.
백 라이트 유닛(8007)은 광원(8008)을 갖는다. 광원(8008)을 백 라이트 유닛(8007)의 단부에 제공하고, 광 확산판을 사용하는 구성으로 하여도 좋다.
프레임(8009)은 표시 장치(8006)의 보호 기능 외에, 프린트 기판(8010)의 동작에 의하여 발생하는 전자기파를 차단하기 위한 전자기 실드로서의 기능을 가져도 좋다. 또한 프레임(8009)은 방열판으로서의 기능을 가져도 좋다.
프린트 기판(8010)은 전원 회로, 비디오 신호 및 클록 신호를 출력하기 위한 신호 처리 회로를 갖는다. 전원 회로에 전력을 공급하는 전원으로서는, 외부의 상용 전원이라도 좋고, 별도로 제공한 배터리(8011)를 이용한 전원이라도 좋다. 상용 전원을 사용하는 경우에는 배터리(8011)를 갖지 않아도 된다.
또한, 표시 모듈(8000)에 편광판, 위상차판, 프리즘 시트 등의 부재를 추가하여도 좋다.
(실시형태 10)
<전자 기기>
본 실시형태에서는 본 발명의 일 형태에 따른 표시 장치를 적용할 수 있는 전자 기기의 일례에 대하여 도 50, 도 51을 참조하여 설명한다.
표시 장치를 적용한 전자 기기로서 예를 들어, 텔레비전 장치(텔레비전 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코(pachinko)기 등의 대형 게임기 등을 들 수 있다. 도 50, 도 51은 이들 전자 기기의 구체적인 예를 도시한 것이다.
도 50의 (A)에 도시된 휴대형 게임기는 하우징(7101), 하우징(7102), 표시부(7103), 표시부(7104), 마이크로폰(7105), 스피커(7106), 조작 키(7107), 스타일러스(7108) 등을 갖는다. 본 발명의 일 형태에 따른 표시 장치는 표시부(7103) 또는 표시부(7104)에 사용할 수 있다. 표시부(7103) 또는 표시부(7104)에 본 발명의 일 형태에 따른 표시 장치를 사용함으로써 사용자의 사용감이 우수하고, 품질 저하가 일어나기 어려운 휴대형 게임기를 제공할 수 있다. 또한, 도 50의 (A)에 도시된 휴대형 게임기는 2개의 표시부(7103)와 표시부(7104)를 갖고 있지만, 휴대형 게임기가 갖는 표시부의 수는 이에 한정되지 않는다.
도 50의 (B)에 도시된 스마트 워치는 하우징(7302), 표시부(7304), 조작 버튼(7311, 7312), 접속 단자(7313), 밴드(7321), 버클(7322) 등을 갖는다. 본 발명의 일 형태에 따른 표시 장치 또는 터치 패널을 표시부(7304)에 사용할 수 있다.
도 50의 (C)에 도시된 휴대 정보 단말은 하우징(7501)에 제공된 표시부(7502) 이외에, 조작 버튼(7503), 외부 접속 포트(7504), 스피커(7505), 마이크로폰(7506) 등을 갖는다. 본 발명의 일 형태에 따른 표시 장치는 표시부(7502)에 사용할 수 있다. 또한, 표시부(7502)는 매우 고정세한 표시가 가능하기 때문에, 중소형이면서 8k 표시가 가능하며, 매우 선명한 화상을 얻을 수 있다.
도 50의 (D)에 도시된 비디오 카메라는 제 1 하우징(7701), 제 2 하우징(7702), 표시부(7703), 조작 키(7704), 렌즈(7705), 및 접속부(7706) 등을 갖는다. 조작 키(7704) 및 렌즈(7705)는 제 1 하우징(7701)에 제공되어 있고, 표시부(7703)는 제 2 하우징(7702)에 제공되어 있다. 그리고 제 1 하우징(7701)과 제 2 하우징(7702)은 접속부(7706)에 의하여 접속되고, 제 1 하우징(7701)과 제 2 하우징(7702) 사이의 각도는 접속부(7706)에 의하여 변경할 수 있다. 표시부(7703)에서의 영상을, 접속부(7706)에서의 제 1 하우징(7701)과 제 2 하우징(7702) 사이의 각도에 따라 전환하는 구성으로 하여도 좋다. 렌즈(7705)의 초점이 되는 위치에는 본 발명의 일 형태에 따른 촬상 장치를 제공할 수 있다. 본 발명의 일 형태에 따른 표시 장치는 표시부(7703)에 사용할 수 있다.
도 50의 (E)에 도시된 곡면 디스플레이는 하우징(7801)에 조합된 표시부(7802) 이외에, 조작 버튼(7803), 스피커(7804) 등을 갖는다. 본 발명의 일 형태에 따른 표시 장치는 표시부(7802)에 사용할 수 있다.
도 50의 (F)에 도시된 디지털 사이니지는 전신주(7921)에 설치된 표시부(7922)를 갖는다. 본 발명의 일 형태에 따른 표시 장치는 표시부(7922)에 사용할 수 있다.
도 51의 (A)에 도시된 노트북 퍼스널 컴퓨터는 하우징(8121), 표시부(8122), 키보드(8123), 포인팅 디바이스(8124) 등을 갖는다. 본 발명의 일 형태에 따른 표시 장치는 표시부(8122)에 사용할 수 있다. 또한, 표시부(8122)는 매우 고정세한 표시가 가능하기 때문에, 중소형이면서 8k 표시가 가능하며, 매우 선명한 화상을 얻을 수 있다.
도 51의 (B)는 자동차(9700)의 외관을 도시한 것이다. 도 51의 (C)는 자동차(9700)의 운전석을 도시하였다. 자동차(9700)는 차체(9701), 차륜(9702), 대시보드(9703), 라이트(9704) 등을 갖는다. 본 발명의 일 형태에 따른 표시 장치 또는 입출력 장치는 자동차(9700)의 표시부 등에 사용할 수 있다. 예를 들어, 도 51의 (C)에 도시된 표시부(9710)~표시부(9715)에 본 발명의 일 형태에 따른 표시 장치, 입출력 장치, 또는 터치 패널을 제공할 수 있다.
표시부(9710) 및 표시부(9711)는 자동차의 앞유리에 제공된 표시 장치 또는 입출력 장치이다. 본 발명의 일 형태에 따른 표시 장치 또는 입출력 장치는 표시 장치 또는 입출력 장치가 갖는 전극을 투광성을 갖는 도전성 재료로 제작함으로써, 반대 측이 들여다보이는 소위 시스루 상태의 표시 장치 또는 입출력 장치로 할 수 있다. 시스루 상태의 표시 장치 또는 입출력 장치의 경우, 자동차(9700)를 운전할 때도 시야를 막지 않는다. 따라서, 본 발명의 일 형태에 따른 표시 장치 또는 입출력 장치를 자동차(9700)의 앞유리에 설치할 수 있다. 또한, 표시 장치 또는 입출력 장치에, 표시 장치 또는 입출력 장치를 구동시키기 위한 트랜지스터 등을 제공하는 경우에는, 유기 반도체 재료를 사용한 유기 트랜지스터나, 산화물 반도체를 사용한 트랜지스터 등 투광성을 갖는 트랜지스터를 사용하면 좋다.
표시부(9712)는 필러 부분에 제공된 표시 장치이다. 예를 들어, 차체에 제공된 촬상 수단으로부터의 영상을 표시부(9712)에 표시함으로써, 필러로 차단된 시야를 보완할 수 있다. 표시부(9713)는 대시보드 부분에 제공된 표시 장치이다. 예를 들어, 차체에 제공된 촬상 수단으로부터의 영상을 표시부(9713)에 표시함으로써, 대시보드로 차단된 시야를 보완할 수 있다. 즉, 자동차의 외측에 제공된 촬상 수단으로부터의 영상을 표시함으로써, 사각을 보완하여 안전성을 높일 수 있다. 또한, 보이지 않는 부분을 보완하는 영상을 표시함으로써, 더 자연스럽고 위화감을 느끼지 않게 안전을 확인할 수 있다.
또한, 도 51의 (D)는 운전석과 조수석에 벤치 시트를 채용한 자동차의 실내를 도시한 것이다. 표시부(9721)는 도어 부분에 제공된 표시 장치 또는 입출력 장치이다. 예를 들어, 차체에 제공된 촬상 수단으로부터의 영상을 표시부(9721)에 표시함으로써, 도어로 차단된 시야를 보완할 수 있다. 또한, 표시부(9722)는 핸들에 제공된 표시 장치이다. 표시부(9723)는 벤치 시트의 착좌면의 중앙부에 제공된 표시 장치이다. 또한, 표시 장치를 착좌면이나 등받이 부분 등에 설치하여, 상기 표시 장치를 그 발열을 열원으로 한 시트 히터로서 이용할 수도 있다.
표시부(9714), 표시부(9715), 또는 표시부(9722)는 내비게이션 정보, 스피드미터나 태코미터(tachometer), 주행 거리, 급유량, 기어 상태, 에어컨디셔너의 설정 등 다양한 정보를 제공할 수 있다. 또한, 표시부에 표시되는 표시 항목이나 레이아웃 등은 사용자의 스타일에 맞추어서 적절히 변경할 수 있다. 또한, 상기 정보는 표시부(9710)~표시부(9713), 표시부(9721), 및 표시부(9723)에도 표시할 수 있다. 또한, 표시부(9710)~표시부(9715), 표시부(9721)~표시부(9723)는 조명 장치로서 사용할 수도 있다. 또한, 표시부(9710)~표시부(9715), 표시부(9721)~표시부(9723)는 가열 장치로서 사용할 수도 있다.
본 발명의 일 형태에 따른 표시 장치가 적용되는 표시부는 평면이어도 좋다. 이 경우, 본 발명의 일 형태에 따른 표시 장치는 곡면이나 가요성을 갖지 않는 구성이어도 좋다.
본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시예 1)
본 실시예에서는 본 발명의 일 형태에 따른 보호막(23)의 수분의 배리어성 평가를 하기 위하여 Ca 테스트를 실시하였다. 그 결과에 대하여 설명한다.
시료는 다음과 같이 하여 제작하였다. 유리 기판에 칼슘을 두께 80nm로 진공 증착하고, ODF(One Drop Fill)용 접착재를 도포하고, 진공 중에서 다른 쪽 유리 기판과 접합하였다. 그리고, 접착재를 경화시켰다. 이 때의 접착된 폭은 약 1mm이었다. 그리고, 보호막(23)을 형성하여 시료를 제작하였다.
보호막(23)으로서 산화 알루미늄막을 ALD법으로 형성하였다. 전구체로서 TMA(Trimethyl Aluminum) 및 오존을 사용하여 열 ALD법으로 산화 알루미늄막을 100nm 형성하였다.
도 52에 ALD법으로 형성한 보호막의 유무에 따른 Ca 테스트 측정 결과를 나타내었다. 가로축은 60℃, 습도 90%에서의 보존 시간, 세로 축이 광 투과율이며, 광 투과율이 높을수록 수분이 침입된다는 것을 나타낸다.
도 52에서 보호막(23)이 없는 경우, 수분 침입에 의하여 광 투과율이 증가되는 경향을 나타내는 것을 알 수 있다. 한편, 본 발명의 일 형태에 따른 ALD법을 이용한 보호막(23)을 갖는 시료에서는 광 투과율의 변화는 보이지 않는다. 따라서, 본 발명의 일 형태를 실시함으로써, 수분 침입의 억제 효과를 얻을 수 있다.
(실시예 2)
본 실시예에서는 본 발명의 일 형태에 따른 액정을 봉입하고 보호막(23)을 형성한 테스트 셀을 이용하여 전압 유지율 특성을 평가하였다. 그 결과에 대하여 설명한다.
표 1에 테스트 셀의 개요를 나타내고, 표 2에 측정 조건을 나타낸다.
Figure pat00001
Figure pat00002
테스트 셀은 액정이 투광성을 갖는 전극(ITO 전극)에 끼워진 구조이며, ODF 프로세스로 제작하였다. 이 후, 보호막(23)으로서 산화 알루미늄막을 형성하였다. 상기 산화 알루미늄막의 형성 조건은 전구체로서 TMA 및 오존을 사용하여 열 ALD법으로 80℃로 하였다. 또한, 상기 산화 알루미늄막은 막 두께가 70nm인 것과 110nm인 것의 2종류를 준비하였다. 또한, 포지티브형 액정과 네거티브형 액정의 2종류를 평가하였다.
도 53에 본 발명의 일 형태에 따른 보호막(23)을 형성하고 액정에 포지티브형 액정을 사용한 시료의 전압 유지율 측정 결과를 나타내고, 도 54에 본 발명의 일 형태를 사용한 경우의 네거티브형 액정의 전압 유지율 측정 결과를 나타내었다. 가로축이 60℃, 습도 90%에서 보존한 시간, 세로축이 전압 유지율을 나타낸다.
도 53, 도 54로부터, 본 발명의 일 형태인 보호막(23)을 가지면, 포지티브형 액정 및 네거티브형 액정 중 어느 쪽이라도 보존 시험 시작 시점으로부터 변화가 없는 상태에서 추이(推移)하며, 전압 유지율의 장기 신뢰성이 향상되는 것을 알 수 있다. 또한, 보호막(23)은 두께가 70nm인 것과 110nm인 것 양쪽 모두에서 같은 효과가 얻어졌다. 따라서, 본 발명의 일 형태에 따른 보호막(23)을 가짐으로써, 전압을 더 안정적으로 유지할 수 있어, 기록 횟수를 억제한 구동을 하는 경우에도 동작 신뢰성을 향상시킬 수 있다.
(실시예 3)
본 실시예에서는 본 발명의 일 형태에 따른 액정 소자를 사용한 표시 장치를 제작하였다. 상기 표시 장치의 표시 결과에 대하여 설명한다.
표 3에 액정 소자를 사용한 표시 장치의 사양을 나타낸다. 상기 표시 장치는 고정세 액정 패널이다.
Figure pat00003
상기 표시 장치에 있어서, 보호막(23)으로서 산화 알루미늄막을 ALD법으로 형성하였다. 전구체로서 TMA 및 오존을 사용하여 열 ALD법으로 산화 알루미늄막을 80℃에서 약 100nm 형성하였다.
도 55에 본 발명의 일 형태를 사용하여 제작한 표시 장치의 표시 결과를 나타내었다. 베젤 폭은 1mm 이하이다. 도 55를 보면 알 수 있듯이, ALD법으로 형성한 보호막(23)을 사용하여 측면부 및 주변부를 밀봉함으로써 높은 표시 품위를 갖고, 베젤이 좁아도 신뢰성이 높은 표시 장치를 얻을 수 있다.
(실시예 4)
본 실시예에서는 실시예 3에서 사용한 표시 패널(20)의 측면부에 대하여 주사형 전자 현미경(SEM: Scanning Electron Microscope)에 의한 단면 관찰, 및 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray Spectroscopy)에 의한 원소 매핑 분석을 실시한 결과에 대하여 설명한다.
SEM 관찰에는 SU8030(히타치 하이테크놀로지즈사 제조)을 이용하였다. EDX 분석에는 EMAXEvolution(호리바 제작소 제조)을 이용하였다. 또한, 기판 측면부를 수지(378)에 고정하고 관찰하였다. 도 56의 (A)는 관찰한 표시 패널(20)의 단면 모식도이다. 설명을 하기 쉽게 하기 위하여, 트랜지스터, 용량 소자, 절연층, 도전층 등이 형성되는 영역을 영역(15), 영역(16)으로 한다. 관찰 영역은 도 56의 (A)의 영역(17)이다. 도 56의 (B)는 영역(17)의 모식도이다. 영역(17)은 기판(100), 기판(300), 절연층(131), 절연층(180), 보호막(23), 절연층(330), 도전층(380), 접착층(370), 및 수지(378)를 갖는다.
도 57의 (A)에 영역(17)의 단면 SEM 이미지, 도 57의 (B)에 EDX법에 의한 알루미늄의 매핑 분석 결과, 도 57의 (C)에 EDX법에 의한 산소의 매핑 분석 결과를 나타내었다.
도 57의 (A)에서, 영역(17)은 기판(100), 절연층(131), 절연층(180), 접착층(370), 수지(378), 도전층(380)을 포함하는 것을 알 수 있다. 또한, 도 57의 (B) 및 (C)에서, 표시 장치의 측면부에 대하여 알루미늄 및 산소가 도전층(380), 접착층(370), 절연층(180)을 따른 상태로 검출되고, ALD법으로 형성한 보호막(23)인 산화 알루미늄막이 균일하게 형성되었다는 것을 알 수 있다.
또한, 영역(17)의 상부 및 하부를 확대하여 단면 SEM 관찰을 수행하고, 이에 더하여 그 상부에 EDX 분석을 수행하였다. 도 58의 (A)에 영역(17) 상부의 SEM 이미지, 도 58의 (B)에 영역(17) 상부의 EDX법에 의한 알루미늄의 매핑 분석 결과, 도 58의 (C)에 영역(17) 하부의 단면 SEM 관찰 결과를 나타내었다.
도 58의 (A) 및 (B)에서, 절연층(330), 접착층(370), 수지(378), 도전층(380) 외에도 알루미늄의 존재를 확인할 수 있어, 보호막(23)인 산화 알루미늄막이 접착층(370), 도전층(380)을 포함하는 표시 장치의 측면부에 균일하게 형성되었다는 것을 알 수 있다. 또한, 도 58의 (C)에서, 하부 영역에 관해서도, 보호막(23)인 산화 알루미늄막이 균일하게 형성되었다는 것을 알 수 있다.
이와 같이, 도 57, 도 58은 도 56의 (B)의 구성을 반영한 것이며, 본 발명을 실시할 수 있다는 것이 확인되었다. 본 발명의 일 형태를 사용한 표시 장치는 배리어성을 높일 수 있기 때문에, 베젤을 좁게 한 경우에도 신뢰성을 향상시킬 수 있다.
(실시예 5)
본 실시예에서는 보호막(23)에 함유되는 불순물 농도를 평가한 결과에 대하여 설명한다.
이차 이온 질량 분석(SIMS: Secondary Ion Mass Spectrometry)에 의하여 불순물 농도 평가를 수행하고, 분석 장치로서 다이내믹 SIMS 장치 PHI ADEPT-1010(Ulback-PHI사 제조)을 이용하였다. 분석용 시료는 실리콘 웨이퍼 위에 염산 산화에 의하여 열 산화막을 형성하고, 이 열 산화막 위에 보호막(23)으로서 사용할 수 있는 산화 알루미늄(AlOx)막을 ALD법 또는 스퍼터링법으로 형성함으로써, 제작하였다.
도 59에 산화 알루미늄막 내의 수소, 탄소, 플루오린의 SIMS 분석 결과를 나타내었다.
도 59에서, ALD법으로 형성한 산화 알루미늄막은 수소 농도가 1×1021atoms/cm3 정도, 탄소 농도가 1×1020atoms/cm3 정도, 플루오린 농도가 1×1020atoms/cm3 정도임을 알았다. 또한, ALD법으로 형성한 산화 알루미늄막과 스퍼터링법으로 형성한 산화 알루미늄막은 각 원소의 농도가 다르며, 이것은 성막 방법의 차이에 기인한 것으로 알 수 있다. 또한, ALD법으로 형성한 산화 알루미늄막 내의 불순물 농도는 더 저감할 수 있어, 표시 장치의 신뢰성을 향상시킬 수 있다.
(실시예 6)
본 실시예에서는 고온 고습 보존 시험 후의 광 투과율 측정 결과에 대하여 설명한다.
시료는 실시예 3에서 제시한 액정 디스플레이와 같은 사양으로 제작하고, ALD법에 의하여 산화 알루미늄막을 형성한 시료와 산화 알루미늄막을 형성하지 않은 시료를 각각 몇 개씩 준비하였다. 이들 시료에 대하여 60℃, 습도 90%의 고온 고습 보존 시험을 실시하고, 이 후 프레임 주파수 0.1Hz의 아이들링 스톱(IDS: idling stop) 구동을 실시하였을 때의 광 투과율을 측정하였다. 측정점은 시료의 단부로부터 5mm 안에 있는 점으로 하였다(도 60의 (A) 참조). 또한, 측정 시에, 데이터 재기록 전후에서 가장 광 투과율의 차이를 관찰하기 쉬운 중간 계조(회색)를 표시시켰다(도 61 참조).
아이들링 스톱(IDS) 구동이란, 데이터 기록 처리를 실행한 후, 데이터 재기록을 정지하는 구동 방법을 말한다. 도 60의 (B)와 같은 종래의 구동 방법이라면 1초에 60번 정도의 데이터 재기록이 필요하지만, 도 60의 (C)와 같은 IDS 구동을 수행함으로써, 기록 횟수를 삭감할 수 있어 소비 전력을 삭감할 수 있다.
도 62에, 60℃, 습도 90%의 환경하에서 보존한 후의 각 시간에서의 광 투과율의 측정 결과를 나타내었다. 또한, 도 62에서는 광 투과율 차이를 계조 차이로 변환하여 표시하였다. 산화 알루미늄막을 형성한 시료(도 62의 (A))는 데이터 기록 전후의 계조 차이가 4계조 정도인 한편, 산화 알루미늄막을 형성하지 않은 시료(도 62의 (B) 참조)는 계조 차이가 13계조 정도로 크다.
따라서, 본 발명을 사용함으로써, 계조 변화를 억제할 수 있어, 액정 디스플레이의 장기 신뢰성을 향상시킬 수 있다.
(실시예 7)
본 실시예에서는 ALD법에 의하여 형성한 산화 알루미늄막의 형성 시의 온도를 바꿔 각 평가를 수행한 결과에 대하여 설명한다.
<산화 알루미늄막의 밀도>
산화 알루미늄막의 밀도 측정용 시료는 Si 웨이퍼 위에 ALD법을 이용하여 산화 알루미늄막을 100nm 형성하였다. 상기 산화 알루미늄막의 형성 온도는 각각 80℃, 100℃, 120℃로 하였다. 전구체는 실시예 3과 마찬가지로 하였다.
상기 산화 알루미늄막의 밀도는 X선 반사율법을 이용하여 측정하였다. 상기 측정에는 TRXV-SMX(주식 회사 테크노스 제조)을 이용하였다.
도 63에 각 온도로 성막한 산화 알루미늄막의 밀도를 나타내었다. 도 63을 보면, 성막 온도가 높아질수록 밀도도 높아지는 경향이 있는 것을 알 수 있다.
<산화 알루미늄막의 수분의 투과성>
상기 방법에 의하여 성막한 산화 알루미늄막을 사용하여 실시예 1과 같은 Ca 테스트 측정을 수행하였다. 측정 결과를 도 64에 나타내었다. 가로축은 60℃ 습도 90%에서 보존한 시간, 세로축은 광 투과율이다. 광 투과율이 높을수록 수분이 침입한다는 것이다.
도 64를 보면, 성막 온도 80℃, 100℃의 시료 각각에서 광 투과율이 낮은 상태를 유지할 수 있다는 것을 알 수 있다. 또한, 성막 온도 100℃의 시료는 광 투과율이 낮은 상태를 안정적으로 유기하기 쉬운 것을 알 수 있다. 즉, 보호막인 산화 알루미늄막이 수분의 침입을 차단한다는 것을 알 수 있다.
이와 같이 본 발명의 일 형태를 사용함으로써, 신뢰성이 높은 표시 장치를 제공할 수 있다.
10: 표시 장치
11: 영역
12: 영역
13: 영역
14: 영역
15: 영역
16: 영역
17: 영역
18: 차광층
20: 표시 패널
21: 표시 영역
22: 주변 회로
23: 보호막
24: 화소
30: 홈부
36: 전극
42: FPC
50: 트랜지스터
51: 트랜지스터
52: 트랜지스터
53: 트랜지스터
54: 트랜지스터
55: 트랜지스터
60: 용량 소자
61: 용량 소자
62: 용량 소자
63: 용량 소자
70: 발광 소자
80: 액정 소자
81: 액정 소자
90: 입력 장치
91: 소스선
92: 게이트선
100: 기판
101: 기판
103: 편광판
104: 백 라이트
105: 보호 기판
110: 절연층
112: 절연층
120: 도전층
130: 절연층
131: 절연층
140: 반도체층
141: 산화물 반도체층
142: 산화물 반도체층
143: 산화물 반도체층
150: 도전층
160: 도전층
165: 절연층
170: 절연층
180: 절연층
181: 절연층
182: 절연층
190: 도전층
200: 도전층
210: 절연층
220: 도전층
230: 층
240: 스페이서
245: 격벽
250: EL층
260: 도전층
300: 기판
301: 기판
302: 보호 기판
303: 편광판
304: 산란 필름
312: 절연층
330: 절연층
360: 착색층
370: 접착층
371: 접착층
372: 접착층
373: 접착층
374: 접착층
375: 접착층
376: 접착층
377: 접착층
378: 수지
380: 도전층
390: 액정층
400: 도전층
410: 도전층
420: 절연층
430: 도전층
440: 절연층
510: 이방성 도전막
520: 도전층
530: 개구부
601: 전구체
602: 전구체
700: 기판
701: 화소부
702: 주사선 구동 회로
703: 주사선 구동 회로
704: 신호선 구동 회로
710: 용량 배선
711a: 원료 공급부
711b: 원료 공급부
712: 게이트 배선
713: 게이트 배선
714: 데이터선
716: 트랜지스터
717: 트랜지스터
718: 액정 소자
719: 액정 소자
720: 화소
721: 스위칭용 트랜지스터
722: 구동용 트랜지스터
723: 용량 소자
724: 발광 소자
725: 신호선
726: 주사선
727: 전원선
728: 공통 전극
800: 기판
810: 도입구
830: 플라즈마 발생원
930: 기판
931: 전극
932: 전극
933: 전극
934: 브리지 전극
936: 전극
937: 전극
938: 교차부
941: 배선
942: 배선
950: FPC
951: IC
1700: 기판
1701: 체임버
1702: 로드실
1703: 처리실
1704: 체임버
1705: 체임버
1706: 언로드실
1711a: 원료 공급부
1711b: 원료 공급부
1712a: 고속 밸브
1712b: 고속 밸브
1713a: 원료 도입구
1713b: 원료 도입구
1714: 원료 배출구
1715: 배기 장치
1716: 기판 홀더
1720: 반송실
3501: 배선
3502: 배선
3503: 트랜지스터
3504: 액정 소자
3510: 배선
3510_1: 배선
3510_2: 배선
3511: 배선
3515_1: 블록
3515_2: 블록
3516: 블록
5200: 펠릿
5201: 이온
5203: 입자
5220: 기판
5230: 타깃
5240: 플라즈마
5260: 가열 기구
7101: 하우징
7102: 하우징
7103: 표시부
7104: 표시부
7105: 마이크로폰
7106: 스피커
7107: 조작 키
7108: 스타일러스
7302: 하우징
7304: 표시부
7311: 조작 버튼
7312: 조작 버튼
7313: 접속 단자
7321: 밴드
7322: 버클
7501: 하우징
7502: 표시부
7503: 조작 버튼
7504: 외부 접속 포트
7505: 스피커
7506: 마이크로폰
7701: 하우징
7702: 하우징
7703: 표시부
7704: 조작 키
7705: 렌즈
7706: 접속부
7801: 하우징
7802: 표시부
7803: 조작 버튼
7804: 스피커
7901: 전신주
7902: 표시부
8000: 표시 모듈
8001: 상부 커버
8002: 하부 커버
8003: FPC
8004: 터치 센서
8005: FPC
8006: 표시 장치
8007: 백 라이트 유닛
8008: 광원
8009: 프레임
8010: 프린트 기판
8011: 배터리
8030: SU
8121: 하우징
8122: 표시부
8123: 키보드
8124: 포인팅 디바이스
9700: 자동차
9701: 차체
9702: 차륜
9703: 대시보드
9704: 라이트
9710: 표시부
9711: 표시부
9712: 표시부
9713: 표시부
9714: 표시부
9715: 표시부
9721: 표시부
9722: 표시부
9723: 표시부

Claims (2)

  1. 표시 장치로서,
    제 1 기판;
    상기 제 1 기판 위에 배치된 제 1 절연층;
    상기 제 1 절연층 위에 배치된 제 2 절연층;
    상기 제 2 절연층 위에 배치되고, 트랜지스터의 채널 형성 영역을 가지는 제 1 산화물 반도체층;
    상기 제 2 절연층 위에 배치되고, 용량 소자의 한쪽 전극으로서 기능하는 영역을 가지는 제 2 산화물 반도체층;
    상기 제 1 산화물 반도체층 위에 배치된 영역을 가지는 제 3 절연층;
    상기 제 2 산화물 반도체층 위에 배치된 영역과, 상기 제 3 절연층 위에 배치된 영역을 가지는 제 4 절연층;
    상기 제 4 절연층 위에 배치된 영역을 가지고, 또한 상기 용량 소자의 다른 쪽 전극으로서 기능하는 영역을 가지고, 또한 상기 트랜지스터의 소스 또는 드레인과 전기적으로 접속되는 투명 도전층; 및
    적색, 녹색, 청색, 또는 황색의 파장 대역의 빛을 투과하는 착색층을 가지고,
    상기 제 1 절연층은 상기 제 1 산화물 반도체층과 접하지 않고, 또한 상기 제 2 산화물 반도체층과 접하지 않고,
    상기 제 2 절연층의 상면은 상기 제 1 산화물 반도체층과 접하는 영역, 상기 제 2 산화물 반도체층과 접하는 영역, 및 상기 제 3 절연층과 접하는 영역을 가지고,
    상기 제 3 절연층의 단부는 상기 제 4 절연층과 접하는 영역을 가지고,
    상기 제 4 절연층은 상기 채널 형성 영역과 접하지 않고, 상기 제 2 절연층과 접하는 영역을 가지고,
    상기 제 2 산화물 반도체층은 상기 제 4 절연층과 접하는 영역에서, 상기 채널 형성 영역보다 수소 농도가 높고,
    상기 제 2 산화물 반도체층은 상기 착색층과 중첩되지 않는, 표시 장치.
  2. 표시 장치로서,
    제 1 기판;
    상기 제 1 기판 위에 배치된 제 1 절연층;
    상기 제 1 절연층 위에 배치된 제 2 절연층;
    상기 제 2 절연층 위에 배치되고, 트랜지스터의 채널 형성 영역을 가지는 제 1 산화물 반도체층;
    상기 제 2 절연층 위에 배치되고, 용량 소자의 한쪽 전극으로서 기능하는 영역을 가지는 제 2 산화물 반도체층;
    상기 제 1 산화물 반도체층 위에 배치된 영역을 가지는 제 3 절연층;
    상기 제 2 산화물 반도체층 위에 배치된 영역과, 상기 제 3 절연층 위에 배치된 영역을 가지는 제 4 절연층;
    상기 제 4 절연층 위에 배치된 영역을 가지고, 또한 상기 용량 소자의 다른 쪽 전극으로서 기능하는 영역을 가지고, 또한 상기 트랜지스터의 소스 또는 드레인과 전기적으로 접속되는 투명 도전층; 및
    적색, 녹색, 청색, 또는 황색의 파장 대역의 빛을 투과하는 착색층을 가지고,
    상기 제 1 절연층은 상기 제 1 산화물 반도체층과 접하지 않고, 또한 상기 제 2 산화물 반도체층과 접하지 않고,
    상기 제 2 절연층의 상면은 상기 제 1 산화물 반도체층과 접하는 영역, 상기 제 2 산화물 반도체층과 접하는 영역, 및 상기 제 3 절연층과 접하는 영역을 가지고,
    상기 제 3 절연층의 단부는 상기 제 4 절연층과 접하는 영역을 가지고,
    상기 제 4 절연층은 상기 채널 형성 영역과 접하지 않고, 상기 제 2 절연층과 접하는 영역을 가지고,
    상기 제 2 산화물 반도체층은 상기 제 4 절연층과 접하는 영역에서, 상기 채널 형성 영역보다 2배 이상 수소 농도가 높고,
    상기 제 2 산화물 반도체층은 상기 착색층과 중첩되지 않는, 표시 장치.
KR1020220131707A 2014-11-26 2022-10-13 표시 장치 및 전자 기기 KR102520082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230044693A KR102645012B1 (ko) 2014-11-26 2023-04-05 표시 장치 및 전자 기기

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JPJP-P-2014-238566 2014-11-26
JP2014238566 2014-11-26
JPJP-P-2014-243313 2014-12-01
JP2014243313 2014-12-01
JP2015044820 2015-03-06
JPJP-P-2015-044820 2015-03-06
JP2015109045 2015-05-28
JPJP-P-2015-109045 2015-05-28
KR1020150162557A KR102456654B1 (ko) 2014-11-26 2015-11-19 표시 장치 및 전자 기기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150162557A Division KR102456654B1 (ko) 2014-11-26 2015-11-19 표시 장치 및 전자 기기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230044693A Division KR102645012B1 (ko) 2014-11-26 2023-04-05 표시 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20220146373A true KR20220146373A (ko) 2022-11-01
KR102520082B1 KR102520082B1 (ko) 2023-04-10

Family

ID=56010065

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020150162557A KR102456654B1 (ko) 2014-11-26 2015-11-19 표시 장치 및 전자 기기
KR1020220131707A KR102520082B1 (ko) 2014-11-26 2022-10-13 표시 장치 및 전자 기기
KR1020230044693A KR102645012B1 (ko) 2014-11-26 2023-04-05 표시 장치 및 전자 기기
KR1020240030719A KR20240035964A (ko) 2014-11-26 2024-03-04 표시 장치 및 전자 기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150162557A KR102456654B1 (ko) 2014-11-26 2015-11-19 표시 장치 및 전자 기기

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020230044693A KR102645012B1 (ko) 2014-11-26 2023-04-05 표시 장치 및 전자 기기
KR1020240030719A KR20240035964A (ko) 2014-11-26 2024-03-04 표시 장치 및 전자 기기

Country Status (3)

Country Link
US (4) US10871669B2 (ko)
JP (4) JP6731717B2 (ko)
KR (4) KR102456654B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107111970B (zh) 2014-10-28 2021-08-13 株式会社半导体能源研究所 显示装置、显示装置的制造方法及电子设备
CN111477657B (zh) 2014-10-28 2024-03-05 株式会社半导体能源研究所 功能面板、功能面板的制造方法、模块、数据处理装置
KR102345978B1 (ko) * 2015-01-16 2021-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6474337B2 (ja) * 2015-08-27 2019-02-27 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR101730537B1 (ko) * 2015-11-30 2017-04-26 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR102375685B1 (ko) * 2016-02-02 2022-03-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102606279B1 (ko) 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
CN106094301A (zh) * 2016-06-06 2016-11-09 深圳市华星光电技术有限公司 压力触控式液晶显示装置及其制作方法
KR102548461B1 (ko) 2016-06-10 2023-06-28 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
JP6749807B2 (ja) * 2016-07-26 2020-09-02 新光電気工業株式会社 光半導体装置
US10141544B2 (en) 2016-08-10 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Electroluminescent display device and manufacturing method thereof
KR102103962B1 (ko) * 2016-09-02 2020-06-01 삼성디스플레이 주식회사 디스플레이 장치 및 제조 방법
KR20180028850A (ko) * 2016-09-09 2018-03-19 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102671371B1 (ko) 2016-10-07 2024-06-04 삼성디스플레이 주식회사 플렉시블 디스플레이 장치 및 그 제조방법
WO2018130930A1 (en) * 2017-01-16 2018-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI763772B (zh) * 2017-01-30 2022-05-11 德商麥克專利有限公司 電子裝置之有機元件的形成方法
JP6785171B2 (ja) 2017-03-08 2020-11-18 株式会社日本製鋼所 成膜方法および電子装置の製造方法並びにプラズマ原子層成長装置
CN106971980A (zh) * 2017-03-30 2017-07-21 武汉华星光电技术有限公司 一种阵列基板的制作方法及阵列基板
CN107561760A (zh) * 2017-09-19 2018-01-09 惠科股份有限公司 内嵌式触控显示装置
JP6942602B2 (ja) * 2017-10-19 2021-09-29 株式会社ジャパンディスプレイ 表示装置の製造方法
KR102439156B1 (ko) * 2017-11-28 2022-09-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN108761887B (zh) * 2018-04-28 2020-03-27 武汉华星光电技术有限公司 阵列基板及显示面板
JPWO2020039292A1 (ja) * 2018-08-23 2021-09-09 株式会社半導体エネルギー研究所 表示パネル、表示装置
CN110867490B (zh) * 2018-08-28 2021-01-08 上海交通大学 用于半导体薄膜晶体管的保护层及其实现和应用方法
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
JP7160334B2 (ja) 2018-11-22 2022-10-25 株式会社ジャパンディスプレイ 表示装置
JP6929265B2 (ja) * 2018-12-13 2021-09-01 キヤノン株式会社 有機発光装置とその製造方法、照明装置、移動体、撮像装置、電子機器
US11387383B2 (en) * 2019-02-14 2022-07-12 Seoul Viosys Co., Ltd. Method of transferring light emitting device for display and display apparatus
JP7283148B2 (ja) * 2019-03-14 2023-05-30 富士通株式会社 赤外線検出器、これを用いた撮像装置、及び赤外線検出器の製造方法
USD1023405S1 (en) 2023-12-11 2024-04-16 Shenzhen Yimai E-commerce Co., Ltd. Picture light

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20140094448A (ko) * 2013-01-21 2014-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2049274B (en) 1979-03-16 1983-04-27 Sharp Kk Moisture absorptive arrangement for a glass sealed thinfilm electroluminescent display panel
US4640583A (en) 1983-07-22 1987-02-03 Kabushiki Kaisha Seiko Epson Display panel having an inner and an outer seal and process for the production thereof
JPH0672540B2 (ja) 1985-10-16 1994-09-14 マツダ株式会社 エンジンの吸気装置
JPS6291623U (ko) 1985-11-28 1987-06-11
JPH11202349A (ja) 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 表示装置
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2001222017A (ja) 1999-05-24 2001-08-17 Fujitsu Ltd 液晶表示装置及びその製造方法
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP4827294B2 (ja) 1999-11-29 2011-11-30 株式会社半導体エネルギー研究所 成膜装置及び発光装置の作製方法
TW465122B (en) 1999-12-15 2001-11-21 Semiconductor Energy Lab Light-emitting device
US7579203B2 (en) 2000-04-25 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6872604B2 (en) 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
JP2002082347A (ja) 2000-09-08 2002-03-22 Mitsui Chemicals Inc 液晶ディスプレイ素子
JP3611511B2 (ja) * 2000-09-27 2005-01-19 三菱電機株式会社 マトリクス型表示装置及び画像データ表示方法並びに携帯情報端末装置
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP2004047634A (ja) 2002-07-10 2004-02-12 Tokyo Electron Ltd 成膜方法及び成膜装置
CN100373637C (zh) 2002-09-13 2008-03-05 统宝光电股份有限公司 封装保护结构
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN101882668B (zh) 2002-12-19 2012-05-09 株式会社半导体能源研究所 显示装置
US7928654B2 (en) 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4683883B2 (ja) * 2003-08-29 2011-05-18 株式会社半導体エネルギー研究所 発光装置
KR101108369B1 (ko) 2004-12-31 2012-01-30 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
TWI381765B (zh) 2005-01-28 2013-01-01 Zeon Corp And a light-emitting element for a light-emitting element
JP4592473B2 (ja) 2005-03-31 2010-12-01 三洋電機株式会社 発光パネルの製造方法、表示パネルの製造方法及び表示パネル
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR100673765B1 (ko) 2006-01-20 2007-01-24 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR100688795B1 (ko) 2006-01-25 2007-03-02 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR100671638B1 (ko) 2006-01-26 2007-01-19 삼성에스디아이 주식회사 유기 전계 발광 표시장치
JP2007219364A (ja) * 2006-02-20 2007-08-30 Seiko Epson Corp 液晶装置の製造方法、液晶装置及び電子機器
JP4978138B2 (ja) 2006-09-29 2012-07-18 セイコーエプソン株式会社 電気光学装置及び電子機器
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8241713B2 (en) * 2007-02-21 2012-08-14 3M Innovative Properties Company Moisture barrier coatings for organic light emitting diode devices
JP2008225399A (ja) 2007-03-16 2008-09-25 Citizen Holdings Co Ltd 液晶表示素子
JP5121432B2 (ja) * 2007-12-11 2013-01-16 キヤノン株式会社 液晶表示装置及びその製造方法並びに液晶プロジェクション装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5374098B2 (ja) 2008-09-08 2013-12-25 株式会社ジャパンディスプレイ 有機ｅｌ表示装置およびその製造方法
JP2010098076A (ja) 2008-10-15 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2010098141A (ja) 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US8911653B2 (en) 2009-05-21 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
KR101600887B1 (ko) * 2009-07-06 2016-03-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP2011018479A (ja) 2009-07-07 2011-01-27 Panasonic Corp 有機エレクトロルミネッセンス表示装置及びその製造方法
KR101907366B1 (ko) 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
TWI396003B (zh) 2009-07-30 2013-05-11 Au Optronics Corp 顯示面板及其邊框窄化、邊緣強度提昇方法
DE102009035640A1 (de) 2009-07-31 2011-02-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauteils mit mindestens einem organischen Material und Bauteil mit mindestens einem organischen Material
CN102598345B (zh) 2009-09-11 2015-11-25 皇家飞利浦电子股份有限公司 具有保护覆盖物的oled器件
JP2011076760A (ja) 2009-09-29 2011-04-14 Toppan Printing Co Ltd 有機ｅｌ装置およびその製造方法
WO2011125843A1 (ja) * 2010-04-02 2011-10-13 株式会社フジクラ 電子機器及びその製造方法
FR2962556B1 (fr) * 2010-07-12 2013-05-24 Astrium Sas Systeme optique de veille pour systeme de veille spatiale de surveillance de l'espace proche
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2013031509A1 (en) 2011-08-26 2013-03-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, lighting device, and method for manufacturing the light-emitting device
WO2013051358A1 (ja) * 2011-10-04 2013-04-11 コニカミノルタホールディングス株式会社 有機エレクトロルミネッセンス素子、面状発光体、及び、有機エレクトロルミネッセンス素子の製造方法
TW201322382A (zh) 2011-11-17 2013-06-01 Wintek Corp 電致發光顯示裝置
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6050018B2 (ja) 2012-04-04 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR102082793B1 (ko) * 2012-05-10 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
DE102012211335A1 (de) * 2012-06-29 2014-01-02 Tesa Se Klebeband für die Kapselung einer organischen elektronischen Anordnung
US9625764B2 (en) * 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102161078B1 (ko) 2012-08-28 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
KR20140029202A (ko) 2012-08-28 2014-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101977708B1 (ko) 2012-09-04 2019-08-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102400509B1 (ko) * 2012-09-13 2022-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20200038333A (ko) 2013-05-20 2020-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN107111970B (zh) 2014-10-28 2021-08-13 株式会社半导体能源研究所 显示装置、显示装置的制造方法及电子设备
CN111477657B (zh) 2014-10-28 2024-03-05 株式会社半导体能源研究所 功能面板、功能面板的制造方法、模块、数据处理装置
WO2016083934A1 (en) 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Display module and method for manufacturing display module
JP6674764B2 (ja) 2014-12-01 2020-04-01 株式会社半導体エネルギー研究所 表示パネルの作製方法
US9766763B2 (en) 2014-12-26 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Functional panel, light-emitting panel, display panel, and sensor panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20140094448A (ko) * 2013-01-21 2014-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
JP2023022069A (ja) 2023-02-14
KR102645012B1 (ko) 2024-03-06
JP7177227B2 (ja) 2022-11-22
US20220390791A1 (en) 2022-12-08
US11635648B2 (en) 2023-04-25
JP7558236B2 (ja) 2024-09-30
JP2016206642A (ja) 2016-12-08
JP6731717B2 (ja) 2020-07-29
JP2020188006A (ja) 2020-11-19
KR20160063251A (ko) 2016-06-03
US20240004229A1 (en) 2024-01-04
US10871669B2 (en) 2020-12-22
KR20240035964A (ko) 2024-03-19
KR102520082B1 (ko) 2023-04-10
US20160147109A1 (en) 2016-05-26
US11372276B2 (en) 2022-06-28
US20210141265A1 (en) 2021-05-13
KR102456654B1 (ko) 2022-10-18
JP2021182142A (ja) 2021-11-25
KR20230053563A (ko) 2023-04-21

Similar Documents

Publication Publication Date Title
KR102456654B1 (ko) 표시 장치 및 전자 기기
JP7495964B2 (ja) 表示装置
JP7225362B2 (ja) タッチパネル
JP2020017735A (ja) 半導体装置の作製方法
JP2016127155A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant