JP2021182142A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2021182142A
JP2021182142A JP2021116958A JP2021116958A JP2021182142A JP 2021182142 A JP2021182142 A JP 2021182142A JP 2021116958 A JP2021116958 A JP 2021116958A JP 2021116958 A JP2021116958 A JP 2021116958A JP 2021182142 A JP2021182142 A JP 2021182142A
Authority
JP
Japan
Prior art keywords
layer
film
oxide
insulating layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021116958A
Other languages
English (en)
Other versions
JP7177227B2 (ja
Inventor
舜平 山崎
Shunpei Yamazaki
吉晴 平形
Yoshiharu Hirakata
哲二 石谷
Tetsuji Ishitani
大介 久保田
Daisuke Kubota
亮 初見
Akira Hatsumi
賢 中野
Tadashi Nakano
崇 浜田
Takashi Hamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021182142A publication Critical patent/JP2021182142A/ja
Priority to JP2022180214A priority Critical patent/JP7558236B2/ja
Application granted granted Critical
Publication of JP7177227B2 publication Critical patent/JP7177227B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】周辺回路部の動作安定性の高い表示装置を提供する。【解決手段】第１の基板と、第２の基板と、を有し、前記第１の基板の第１面上には第１の絶縁層が設けられ、前記第２の基板の第１面上には第２の絶縁層が設けられ、前記第１の基板の第１面と、前記第２の基板の第１面とは、同一の面積を有し、前記第１の基板の第１面と前記第２の基板の第１面は向かい合い、前記第１の絶縁層と前記第２の絶縁層との間には、接着層が設けられ、保護膜は、前記第１の基板、前記第１の絶縁層、前記接着層、前記第２の絶縁層および前記第２の基板と接する領域を有する。【選択図】図１

Description

本発明の一態様は、表示装置、電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様
は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マ
ター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様
の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、入力装置
、入出力装置、それらの駆動方法、または、それらの製造方法、を一例として挙げること
ができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装
置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気
光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半
導体装置を有している場合がある。
薄膜トランジスタを用いたディスプレイは世の中に広く普及し、人々の生活に欠かせない
ものとなっている。また、これらのディスプレイは薄型、軽量であり、携帯型情報端末な
どにおいて必要不可欠となっている。
また、同一基板内に表示領域（画素部）と周辺回路（駆動部）を有した表示装置が普及し
ている。例えば、特許文献１には、酸化物半導体を用いたトランジスタを表示領域および
周辺回路に採用した技術が開示されている。表示領域と周辺回路を同時形成することで、
製造コストを下げることができる。
特開２００７−１２３８６１号公報
表示装置を作製する上で、視認する側（表示面側）に可能な限り広い表示領域を確保する
ことが求められている。表示領域を広げるためには、表示領域の端部から基板端までの領
域である額縁を可能な限り狭くする必要がある。
一方で、表示領域の周辺に存在する駆動回路は額縁の領域に位置しており、表示領域を広
げ、額縁部分を狭くした場合、駆動回路が基板端にさらに近づくこととなり、大気成分の
侵入などにより駆動回路のトランジスタ特性の信頼性が低下し、回路動作が不安定になる
恐れがある。
本発明の一態様は、周辺回路部の動作安定性の高い表示装置を提供することを課題の一つ
とする。
または、本発明の一態様は、狭額縁の表示装置を提供することを課題の一つとする。
または、本発明の一態様は、軽量な表示装置を提供することを課題の一とする。
または、本発明の一態様は、高精細な表示装置を提供することを課題の一とする。
または、本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。
または、本発明の一態様は、大面積の表示装置を提供することを課題の一とする。
または、本発明の一態様は、消費電力を抑えることのできる表示装置を提供することを課
題の一とする。
または、新規の表示装置等を提供することを課題の一とする。
または、上記表示装置の作製方法を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の基板と、第２の基板と、を有し、第１の基板の第１面上には第
１の絶縁層が設けられ、第２の基板の第１面上には第２の絶縁層が設けられ、第１の基板
の第１面と、第２の基板の第１面は、同一の面積を有し、第１の基板の第１面と第２の基
板の第１面は向かい合い、第１の絶縁層と第２の絶縁層との間には、接着層が設けられ、
保護膜は、第１の基板、第１の絶縁層、接着層、第２の絶縁層および第２の基板と接する
領域を有している表示装置である。
本発明の一態様は、第１の基板と、第２の基板と、を有し、第１の基板の第１面上には第
１の絶縁層が設けられ、第２の基板の第１面上には第２の絶縁層が設けられ、第２の基板
の第１面は第１の基板の第１面よりも小さい面積を有し、第１の基板の第１面と第２の基
板の第１面は向かい合い、第１の絶縁層と第２の絶縁層との間には、接着層が設けられ、
保護膜は、第１の基板、第１の絶縁層、接着層、第２の絶縁層および第２の基板と接する
領域を有している表示装置である。
また、第１の基板の第１面と第２の基板の第１面との間には、トランジスタ、容量素子、
表示素子、遮光層、着色層、およびスペーサを有することができる。
また、保護膜として、酸化物、窒化物または金属を用いることができる。
また、保護膜として、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタ
ン、酸化亜鉛、酸化インジウム、酸化スズ、酸化スズインジウム、酸化タンタル、酸化シ
リコン、酸化マンガン、酸化ニッケル、酸化エルビウム、酸化コバルト、酸化テルル、チ
タン酸バリウム、窒化チタン、窒化タンタル、窒化アルミニウム、窒化タングステン、窒
化コバルト、窒化シリコン、窒化マンガン、窒化ハフニウム、ルテニウム、白金、ニッケ
ル、コバルト、マンガン、または銅を用いることができる。
また、保護膜中にはフッ素、炭素、または水素を有することできる。
保護膜中に含有するフッ素濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔ
ｏｍｓ／ｃｍ３未満であることが望ましい。
保護膜中に含有する炭素濃度は１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏ
ｍｓ／ｃｍ３未満であることが望ましい。
保護膜中に含有する水素濃度は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏ
ｍｓ／ｃｍ３未満であることが望ましい。
また、表示装置において、液晶素子を有することができる。
また、表示装置において、有機ＥＬ素子を有することができる。
また、表示装置と、マイクおよびスピーカーを用いた構成とすることができる。
なお、その他の本発明の一態様については、以下で述べる実施の形態における説明、及び
図面に記載されている。
本発明の一態様は、周辺回路部の動作安定性の高い表示装置を提供することができる。
または、本発明の一態様は、狭額縁の表示装置を提供することができる。
または、本発明の一態様は、軽量な表示装置を提供することができる。
または、本発明の一態様は、高精細な表示装置を提供することができる。
または、本発明の一態様は、信頼性の高い表示装置を提供することができる。
または、本発明の一態様は、大面積の表示装置を提供することができる。
または、本発明の一態様は、消費電力を抑えることのできる表示装置を提供することがで
きる。
または、本発明の一態様は、新規の表示装置等を提供することができる。
または、上記表示装置の作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様の表示装置を説明するための上面図、および断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置の製造方法を説明するための断面図 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための上面図、および断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置の製造方法を説明するための断面図。 成膜原理を説明するための断面模式図。 成膜装置の断面模式図および成膜装置を一室備えた製造装置の上面模式図。 成膜装置の断面模式図。 本発明の一態様の表示装置を説明するための上面図および断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様のトランジスタを説明するための断面図。 本発明の一態様のトランジスタを説明するための断面図。 本発明の一態様のトランジスタを説明するための上面図および断面図。 本発明の一態様の表示装置を説明するための上面図および回路図。 画素、トランジスタ、タッチセンサの配線の位置関係を示した上面図。 本発明の一態様の入力装置を説明するための上面図。 本発明の一態様の入力装置を説明するための上面図。 本発明の一態様の入力装置を説明するための上面図。 本発明の一態様の入力装置を説明するための上面図。 本発明の一態様の入力装置を説明するための回路図。 本発明の一態様の入力装置を説明するための回路図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ｎｃ−ＯＳの成膜方法を説明する図。 本発明の一態様の半導体装置を適用した表示モジュールの上面図。 本発明の一態様の電子機器を示す図。 本発明の一態様の電子機器を示す図。 ＡＬＤ法により成膜した保護膜有無によるＣａテスト測定結果。 本発明の一態様を用い、液晶にはポジ型液晶を使用したサンプルの電圧保持率測定結果。 本発明の一態様を用い、液晶にはネガ型液晶を使用したサンプルの電圧保持率測定結果。 本発明の一態様を用いて作製した表示装置の表示結果。 表示パネルの断面模式図、およびＳＥＭ観察領域の断面模式図。 表示パネル側面部の断面ＳＥＭ写真、およびＥＤＸによるマッピング分析結果。 表示パネル側面部の断面ＳＥＭ写真、およびＥＤＸによるマッピング分析結果。 ＡＬＤ法、またはスパッタリング法により成膜した酸化アルミニウム膜のＳＩＭＳ分析結果。 光透過率測定サンプルの上面図およびディスプレイの駆動方法を示す図。 中間調における電圧ー光透過率特性。 ６０℃、９０％環境下で保存した後の各時間における光透過率の測定結果。 酸化アルミニウム膜の密度評価結果。 ＡＬＤ法により成膜した保護膜有無によるＣａテスト測定結果。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
＜図面を説明する記載に関する付記＞
本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を
、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各
構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に
限定されず、状況に応じて適切に言い換えることができる。
また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接し
ていることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、
絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間
に他の構成要素を含むものを除外しない。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示し
たものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期す
ために模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、
図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
また、「同一」とは、同一の面積を有してよいし、同一の形状を有してもよい。また、製
造工程の関係上、完全に同一の形状とならないことも想定されるので、略同一であっても
同一であると言い換えることができる。
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、「ソース又はドレインの一
方」（又は第１電極、又は第１端子）、「ソース又はドレインの他方」（又は第２電極、
又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジ
スタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレ
インの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に
応じて適切に言い換えることができる。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャ
ネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことがで
きるものである。
ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため
、いずれがソース又はドレインであるかを限定することが困難である。そこで、ソースと
して機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、
ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電極と
表記する場合がある。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同
を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉ
ｎｔｅｄ Ｃｉｒｃｕｉｔｓ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａ
ｇｅ）などが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）
方式によりＩＣ（集積回路）が直接実装されたものを、表示装置と呼ぶ場合がある。
また、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。
＜接続について＞
本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているも
のの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接
続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき
、ＡとＢとの電気信号の授受を可能とするものをいう。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形
態で述べる別の内容（一部の内容でもよい）、および／又は、一つ若しくは複数の別の実
施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換
えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて
述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、および／又は、一つ若しくは複
数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることによ
り、さらに多くの図を構成させることが出来る。
（実施の形態１）
本実施の形態では、表示パネルの構成例について説明する。
＜保護膜２３による基板表面部、側面部の保護＞
図１に表示装置の上面図、および断面図を示す。図１（Ａ）において、表示装置１０は、
表示領域２１、および周辺回路２２を有する表示パネル２０と、ＦＰＣ４２と、を用いる
ことで構成することができる。本発明の一態様では、表示パネル２０に対して保護膜２３
が均一に設けられている。保護膜２３の成膜方法としては、原子層堆積（ＡＬＤ：Ａｔｏ
ｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により成膜することが望ましい。なお、
保護膜２３などの保護膜は、一例としては、表示素子やトランジスタを保護することがで
きる機能を有する。また、保護膜２３などの保護膜は、表示素子やトランジスタに対して
一種あるいは複数種の成分を添加する等の、他の機能を有する場合がある。そのため、保
護膜２３などの保護膜を、単に、膜と呼ぶ場合がある。例えば、保護膜２３などの保護膜
を、第１の膜、第２の膜などと呼ぶ場合がある。
図１（Ｂ）に、表示パネルの基板端部を示す一点鎖線Ａ１−Ａ２間の断面図を示す。Ａ３
は、接着層３７０を有する領域の端部を示し、Ａ４は周辺回路部の端部を示す。表示パネ
ルは、トランジスタ、容量素子、表示素子等が形成されており、基板端部において、保護
膜２３で覆われた基板１００、基板３００、絶縁層１３０、絶縁層１３１、絶縁層１７０
、絶縁層１８０、絶縁層１８１、絶縁層１８２、遮光層１８、絶縁層３３０、スペーサ２
４０、および接着層３７０を有している。また、図１（Ｂ）において基板１００と、基板
３００とは、重なっており、略同一の面積を有することができる。同一の面積を有するこ
とで、貼り合わせ時の位置合わせの制御性を良くすることができる。
当該保護膜２３の膜厚は、３ｎｍ以上２００ｎｍ以下、より好ましくは、５ｎｍ以上１５
０ｎｍ未満とすることが望ましい。これにより、バリア性を向上させ、表示パネル内部へ
の大気成分の浸入を抑えることができる。
または、保護膜２３中に含まれる、水素濃度は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×
１０２２ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以上１×
１０２１ａｔｏｍｓ／ｃｍ３未満であることが望ましい。保護膜２３が水素を多く有する
場合、保護膜２３から表示パネル側に水素が侵入し、周辺回路の特性が劣化してしまう恐
れがある。したがって、保護膜中の水素濃度として、上記濃度を有することで、高純度の
保護膜２３を有することができ、保護膜から表示パネル側への水素の侵入を抑え、周辺回
路の動作安定性、信頼性を向上させることができる。
または、保護膜２３中に含まれる、炭素濃度は１×１０１７ａｔｏｍｓ／ｃｍ３以上１×
１０２２ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以上１×
１０２１ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以
上１×１０２０ａｔｏｍｓ／ｃｍ３未満であることが望ましい。保護膜２３中の炭素濃度
として、上記濃度を有することで、保護膜をより緻密にすることができ、バリア性をさら
に高めることができる。
または、保護膜２３中に含まれる、フッ素濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上１
×１０２２ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以上１
×１０２１ａｔｏｍｓ／ｃｍ３未満であることが望ましい。保護膜２３中のフッ素濃度と
して、上記濃度を有することで、保護膜をより緻密にすることができ、バリア性をさらに
高めることができる。
＜表示パネルへのＡＬＤ法による保護膜２３の成膜方法＞
図３（Ａ）、図３（Ｂ）、図３（Ｃ）を用いて、表示パネルへのＡＬＤ法を用いた保護膜
２３の成膜方法を説明する。
基板１００上に、トランジスタ、容量素子、表示素子の一部等を設け、領域１１を形成す
る。また、基板３００上に遮光層、着色層、絶縁層、表示素子の一部等を設け、領域１２
を形成する（図３（Ａ）参照）。
次に、基板１００の領域１１と、基板３００の領域１２を向かい合わせ、接着層３７０を
用いて、基板１００と基板３００を接着することで、表示パネル２０を形成することがで
きる（図３（Ｂ）参照）。
ＡＬＤ法にて成膜される保護膜２３の成膜温度は、室温以上２００度未満、好ましくは５
０度以上１５０度未満とすることができる。
ＡＬＤ法は、被成膜面に対して極めて均一に成膜することができる。ＡＬＤ法を用いるこ
とで、たとえば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン、
酸化亜鉛、酸化インジウム、酸化スズ、酸化スズインジウム（ＩＴＯ）、酸化タンタル、
酸化シリコン、酸化マンガン、酸化ニッケル、酸化エルビウム、酸化コバルト、酸化テル
ル、チタン酸バリウム、窒化チタン、窒化タンタル、窒化アルミニウム、窒化タングステ
ン、窒化コバルト、窒化シリコン、窒化マンガン、窒化ハフニウムなどを保護膜として成
膜することができる。また、保護膜は絶縁膜に限定されることはなく導電膜を成膜しても
よい。たとえば、ルテニウム、白金、ニッケル、コバルト、マンガン、銅などを成膜する
ことができる。
また、ＦＰＣ４２などとの電気的に接続する部分については、保護膜２３が成膜されない
ようにマスキングすることが望ましい。マスキングする方法としては、有機膜、無機膜、
金属などを用いることができる。たとえば、酸化シリコン、酸化窒化シリコン、酸化ガリ
ウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、
酸化窒化ハフニウム等の酸化物絶縁膜、窒化シリコン、窒化アルミニウム等の窒化物絶縁
膜、フォトレジスト、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシ
クロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の有機材料を用いることができる。こ
れらの膜をマスクとして用いた場合は保護膜２３を成膜後に除去することができる。
また、ＡＬＤ法により成膜される領域をメタルマスクでマスキングしてもよい。当該メタ
ルマスクは、鉄、クロム、ニッケル、コバルト、タングステン、モリブデン、アルミニウ
ム、銅、タンタル、チタン、から選ばれた金属元素、または上述した金属元素を成分とす
る合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。メタ
ルマスクは表示パネルと近接させてもよいし、接触させてもよい。
また、ＡＬＤ法を用いることにより、緻密な膜を形成することができる。表示パネルの側
面部にＡＬＤ法で形成した保護膜２３を形成することで、水分などの外的成分の侵入を抑
えることができる。その結果、トランジスタ特性の変動を抑えることができ、周辺回路の
動作を安定させることができる。また、狭額縁化が可能となることで、画素領域の拡大、
さらには表示装置を高精細化することができる。
また、保護膜２３を有することで、周辺回路２２の端部と基板端部との距離Ａ１−Ａ４間
を狭くしても、バリア性が高いため、トランジスタ特性が安定、すなわち周辺回路の動作
安定性が向上する。したがって、保護膜２３を有することで表示パネルの額縁を狭くする
ことができる。例えば、周辺回路２２の端部から基板端部（パネル加工切断部）までの距
離Ａ１−Ａ４を３００μｍ以下、好ましくは２００μｍ以下とすることができる。また、
端部における構造を図１（Ｃ）のように凹凸のない形状とすることもできる。
ところで、絶縁層の上に保護膜２３を成膜することで、保護膜２３中の金属成分を絶縁層
中に拡散させることもできる。たとえば、絶縁層３３０上に保護膜２３を成膜する際に、
加熱して成膜しており、絶縁層が有機樹脂である場合、樹脂が軟化することで保護膜２３
中の金属成分を絶縁層中に拡散させることもできる。
また、保護膜２３の外側に樹脂膜を有することもできる。これにより、さまざまな応力を
分散し、応力の集中に伴う絶縁層の破壊を防ぐことができる。その結果、利便性または信
頼性に優れた表示装置を提供できる。
＜表示パネル周辺部の別の構成例１＞
図２（Ａ）、図２（Ｂ）に図１（Ｂ）の別の構成例を示す。保護膜の成膜領域は、マスキ
ングを行うことで制御することができる。この場合、図２（Ａ）のように保護膜２３を裏
面側にわずかに周り込ませることもできるし、図２（Ｂ）のように裏面側（領域１４）へ
の保護膜２３の成膜を抑えることもできる。
＜表示パネル周辺部の別の構成例２＞
図４（Ａ）、図４（Ｂ）に図１（Ｂ）の別の構成例を示す。保護膜２３を用いることで、
水分などの侵入を抑えることができ、絶縁層の数を減らすことができる。図４（Ａ）、図
４（Ｂ）では、図１（Ｂ）、図１（Ｃ）で用いている絶縁層１８２を有しない構造とする
ことができる。
＜表示パネル周辺部の別の構成例３＞
図５（Ａ）に、図４（Ａ）、図４（Ｂ）とは異なる構成例を示す。図５（Ａ）は表示パネ
ル２０を基板３００側から見た上面図であり、図５（Ｂ）は、一点鎖線Ａ１−Ａ２間の断
面図である。図５（Ａ）では、見やすくするために、各層を省略して構成している。図５
（Ｂ）に示す構成例では、図４（Ａ）と同様に図１（Ｂ）の構造に対して絶縁層１８２を
有しない構造とすることができる。また、図５（Ａ）、図５（Ｂ）では、基板１００の上
面部の面積に対して基板３００の上面部の面積を小さくすることができる。このことによ
り、図５（Ａ）に示すように基板１００の周辺部が表面側（基板３００側）から見た際に
露出した状態となり、接着層３７０の側面も傾斜した形状となるため、保護膜２３をより
均一に形成することができる。
また、図５（Ａ）とは異なる構成例として、図５（Ｃ）に示すように基板３００から基板
１００にかけて凹凸を有さずに、基板１００に比べて基板３００が小さい面積を有する構
造としてもよい。また、図５（Ｄ）に示すように基板１００側、基板３００側に保護膜２
３がほとんど形成されないようにしてもよい。
＜表示パネル周辺部の別の構成例４＞
図６（Ａ）、図６（Ｂ）、図６（Ｃ）、図６（Ｄ）、図６（Ｅ）に図１（Ｂ）とは異なる
構成例を示す。保護膜２３を用いることで、水分などの侵入を抑えることができ、絶縁層
の数をさらに減らすことができる。図６（Ａ）、図６（Ｂ）、図６（Ｃ）、図６（Ｄ）、
図６（Ｅ）に示す構成例では、図１（Ｂ）、図１（Ｃ）に示す構成例で用いている絶縁層
１８１、絶縁層１８２を有しない構造とすることができる。周辺部の構造は、図６（Ａ）
に示すように凹凸を有していてもよいし、図６（Ｂ）に示すように凹凸をほとんど有して
いない構造としてもよい。また、図６（Ｂ）、図６（Ｃ）に示すようにスペーサ２４０を
有しない構造としてもよい。また、図６（Ｄ）に示すように基板１００側、基板３００側
に保護膜２３を有しない構造としてもよいし、図６（Ｅ）のように領域１４に保護膜２３
を有しない構造としてもよい。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載され
ているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様と
して、ＡＬＤ法を用いて成膜する場合の例を示したが、本発明の一態様は、これに限定さ
れない。場合によっては、または、状況に応じて、本発明の一態様における様々な成膜方
法で膜を成膜してもよい。例えば、場合によっては、または、状況に応じて、本発明の一
態様では、ＣＶＤ法、プラズマＣＶＤ法、ＭＯＣＶＤ法、ＰＶＤ法、スパッタ法、蒸着法
、スピンコート、インクジェット、印刷法、または、塗布法などの少なくとも一つの方法
を用いて、膜を成膜してもよい。または例えば、場合によっては、または、状況に応じて
、本発明の一態様では、ＡＬＤ法を用いずに、膜を成膜してもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１で説明した保護膜２３を有した表示パネルを複数枚作製
する方法について説明する。
図７（Ａ）、図７（Ｂ）、図７（Ｃ）、図７（Ｄ）に表示パネル２０の作製方法を示す。
図７は概略図であり、表示素子として液晶素子８０と接着層３７０を示しているが、表示
パネルは、基板１００上にトランジスタ、容量素子など、を有する素子基板と、基板３０
０上に遮光層、着色層などを有する対向基板が液晶を密閉する形で接合する構成とするこ
とができる。なお、図３で示した製造方法と同様の部分については、省略する。
表示パネル２０を複数有する構成において（図７（Ａ）参照）、基板３００（上面側）を
切断することで、溝部３０を形成することができる（図７（Ｂ）参照）。溝部３０を形成
後、ＡＬＤ法により上側から保護膜２３を形成し（図７（Ｃ）参照）、最終的に基板１０
０側を切断することで、表示パネルを複数枚作製することができる（図７（Ｄ）参照）。
なお、この場合、裏面への保護膜２３の形成を抑えることができる。
また、切断した後で、ＡＬＤ法を用いて再度保護膜を形成してもよい。
図７（Ｄ）において、基板１００を分断すると、基板端部、または基板端部近傍に存在す
る膜に、微細なヒビ（マイクロクラックともいう）を有した損傷領域が形成される場合が
ある。具体的には、けがき（スクライブともいう）をし、けがきに集中するように応力を
加えて分断されたガラスの端部には、マイクロクラックが形成される場合がある。このよ
うな場合に、ＡＬＤ法を用いて保護膜を形成すると、当該損傷領域に対して保護膜がマイ
クロクラックの内部にまで成膜されるため、当該損傷領域を覆うことができる。これによ
り、その後の製造工程において基板、または膜の脆化や割れを抑えることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態３）
《成膜方法に関する説明》
以下では、本発明の一態様に適用できる半導体層、絶縁層、導電層などの成膜に適用可能
な成膜装置について説明する。
《ＣＶＤ成膜とＡＬＤ成膜》
従来のＣＶＤ法を利用した成膜装置は、成膜の際、反応のための原料ガス（プリカーサ）
の１種または複数種がチャンバーに同時に供給される。ＡＬＤ法を利用した成膜装置は、
反応のためのプリカーサが順次にチャンバーに導入され、そのガス導入の順序を繰り返す
ことで成膜を行う。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切
り替えて２種類以上のプリカーサを順番にチャンバーに供給し、複数種のプリカーサが混
ざらないように第１のプリカーサの後に不活性ガス（アルゴン、或いは窒素など）などを
導入し、第２のプリカーサを導入する。また、不活性ガスを導入する代わりに真空排気に
よって第１のプリカーサを排出した後、第２のプリカーサを導入することができる。
図８（Ａ）、図８（Ｂ）、図８（Ｃ）、図８（Ｄ）にＡＬＤ法の成膜過程を示す。第１の
プリカーサ６０１が基板の表面に吸着して（図８（Ａ）参照）、第１の単一層が成膜され
る（図８（Ｂ）参照）。この際、プリカーサ中に含有する金属原子等が基板表面に存在す
る水酸基と結合することができる。金属原子にはメチル基やエチル基などのアルキル基が
結合していてもよい。第１のプリカーサ６０１を排気した後に導入される第２のプリカー
サ６０２と反応して（図８（Ｃ）参照）、第２の単一層が第１の単一層上に積層されて薄
膜が形成される（図８（Ｄ）参照）。例えば、第２のプリカーサに酸化剤が含まれていた
場合には第１のプリカーサ中に存在する金属原子または金属原子と結合したアルキル基と
、酸化剤との間で化学反応がおこり、酸化膜を形成することができる。
また、ＡＬＤ法は表面化学反応に基づいた成膜方法であり、プリカーサが被成膜表面に吸
着し、自己停止機構が作用することで、一層形成される。例えば、トリメチルアルミニウ
ムのようなプリカーサと当該被成膜表面に存在する水酸基（ＯＨ基）が反応する。この時
、熱による表面反応のみが起こるため、プリカーサが当該被成膜表面と接触し、熱エネル
ギーを用いて当該被成膜表面にプリカーサ中の金属原子等が吸着することができる。また
、プリカーサは、高い蒸気圧を有し、成膜前の段階では熱的安定であり自己分解しない、
基板へ化学吸着が速いなどの特徴を有する。また、プリカーサはガスとして導入されるた
め、交互に導入される第１のプリカーサ、第２のプレカーサ、が十分に拡散する時間を有
することができれば、高アスペクト比の凹凸を有する領域であっても、被覆性よく成膜す
ることができる。
また、ＡＬＤ法においては、ガス導入順序を制御しつつ所望の厚さになるまで複数回繰り
返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、繰り返す
回数によって調節することができるため、精密な膜厚調節が可能である。また、排気能力
を高めることで成膜速度を高めることができ、さらに膜中の不純物濃度を低減することが
できる。
ＡＬＤ法には、熱を用いたＡＬＤ法（熱ＡＬＤ法）、プラズマを用いたＡＬＤ法（プラズ
マＡＬＤ法）がある。熱ＡＬＤ法では、熱エネルギーを用いてプリカーサの反応を行うも
のであり、プラズマＡＬＤ法はプリカーサの反応をラジカルの状態で行うものである。
ＡＬＤ法は、極めて薄い膜が精度よく成膜できる。凹凸を有する面に対しても、表面被覆
率が高く、膜密度が高い。
また、熱ＡＬＤ法は、プラズマダメージがないために、膜に対する欠陥発生を抑制するこ
とができる。
《プラズマＡＬＤ》
また、プラズマＡＬＤ法により成膜することで、熱を用いたＡＬＤ法（熱ＡＬＤ法）に比
べてさらに低温での成膜が可能となる。プラズマＡＬＤ法は、例えば、１００度以下でも
成膜速度を低下させずに成膜することができる。また、プラズマＡＬＤ法では、Ｎ２をプ
ラズマによりラジカル化することができるため、酸化物のみならず窒化物を成膜すること
ができる。
また、プラズマＡＬＤ法では、酸化剤の酸化力を高めることができる。これにより膜形成
を行う場合に膜中に残留するプリカーサ、あるいはプリカーサから脱離した有機成分を低
減することができ、また膜中の炭素、塩素、水素などを低減することができ、不純物濃度
の低い膜を有することができる。
また、表示素子に発光素子（有機ＥＬ素子など）を用いた場合、プロセス温度が高いと、
発光素子の劣化を速めてしまう恐れがある。ここで、プラズマＡＬＤ法を用いることで、
プロセス温度を下げることができるため、発光素子の劣化を抑制することができる。
また、プラズマＡＬＤを行う場合には、ラジカル種を発生させるために、ＩＣＰ（Ｉｎｄ
ｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）を用いる。これにより、プラズマを
基板から離れた状態で発生させることができ、基板あるいは当該保護膜が形成される膜に
対するプラズマダメージを抑えることができる。
上記によりプラズマＡＬＤ法を用いることで、他の成膜方法に比べて、プロセス温度を下
げることができ、かつ表面被覆率を高めることができ、表示パネル作製後に基板側面部に
当該膜を成膜することができる。これにより、外部からの水の浸入を抑えることができる
。したがって、パネルの端部において周辺回路のドライバ動作の信頼性が向上（トランジ
スタ特性の信頼性向上）するため、狭額縁とした場合においても安定した動作が可能とな
る。
《ＡＬＤ装置に関する説明》
図９（Ａ）にＡＬＤ法を利用する成膜装置の一例を示す。ＡＬＤ法を利用する成膜装置は
、成膜室（チャンバー１７０１）と、原料供給部１７１１ａ、原料供給部１７１１ｂと、
流量制御器である高速バルブ１７１２ａ、高速バルブ１７１２ｂと、原料導入口１７１３
ａ、原料導入口１７１３ｂと、原料排出口１７１４と、排気装置１７１５を有する。チャ
ンバー１７０１内に設置される原料導入口１７１３ａ、原料導入口１７１３ｂは供給管や
バルブを介して原料供給部１７１１ａ、原料供給部１７１１ｂとそれぞれ接続されており
、原料排出口１７１４は、排出管やバルブや圧力調整器を介して排気装置１７１５と接続
されている。
チャンバー内部にはヒータを備えた基板ホルダ１７１６があり、その基板ホルダ上に被成
膜させる基板１７００を配置する。
原料供給部１７１１ａ、原料供給部１７１１ｂでは、気化器や加熱手段などによって固体
の原料や液体の原料からプリカーサを形成する。或いは、原料供給部１７１１ａ、原料供
給部１７１１ｂは、気体のプリカーサを供給する構成としてもよい。
また、原料供給部１７１１ａ、原料供給部１７１１ｂを２つ設けている例を示しているが
特に限定されず、３つ以上設けてもよい。また、高速バルブ１７１２ａ、高速バルブ１７
１２ｂは時間で精密に制御することができ、プリカーサと不活性ガスのいずれか一方を供
給する構成となっている。高速バルブ１７１２ａ、高速バルブ１７１２ｂはプリカーサの
流量制御器であり、且つ、不活性ガスの流量制御器とも言える。
図９（Ａ）に示す成膜装置では、基板１７００を基板ホルダ１７１６上に搬入し、チャン
バー１７０１を密閉状態とした後、基板ホルダ１７１６のヒータ加熱により基板１７００
を所望の温度（例えば、１００℃以上または１５０℃以上）とし、プリカーサの供給と、
排気装置１７１５による排気と、不活性ガスの供給と、排気装置１７１５による排気とを
繰りかえすことで薄膜を基板表面に形成する。
図９（Ａ）に示す成膜装置では、原料供給部１７１１ａ、原料供給部１７１１ｂに用意す
る原料（揮発性有機金属化合物など）を適宜選択することにより、ハフニウム、アルミニ
ウム、タンタル、ジルコニウム等から選択された一種以上の元素を含む酸化物（複合酸化
物も含む）を含む絶縁層を成膜することができる。具体的には、酸化ハフニウムを含んで
構成される絶縁層、酸化アルミニウムを含んで構成される絶縁層、ハフニウムシリケート
を含んで構成される絶縁層、又はアルミニウムシリケートを含んで構成される絶縁層を成
膜することができる。また、原料供給部１７１１ａ、原料供給部１７１１ｂに用意する原
料（揮発性有機金属化合物など）を適宜選択することにより、タングステン層、チタン層
などの金属層や、窒化チタン層などの窒化物層などの薄膜を成膜することもできる。
例えば、ＡＬＤ法を利用する成膜装置により酸化ハフニウム層を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチル
アミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させたプリカーサと、
酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。この場合、原料供給部１７１１ａ
から供給する第１のプリカーサがＴＤＭＡＨであり、原料供給部１７１１ｂから供給する
第２のプリカーサがオゾンとなる。なお、テトラキスジメチルアミドハフニウムの化学式
はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料としては、テトラキス（エチルメチ
ルアミド）ハフニウムなどがある。なお、窒素は電荷捕獲準位を消失させる機能を有する
。したがって、プリカーサが窒素を含むことで、電荷捕獲準位密度の低い酸化ハフニウム
を成膜することができる。
ＡＬＤ法を利用する成膜装置により酸化アルミニウム層を形成する場合には、溶媒とアル
ミニウム前駆体化合物を含む液体（ＴＭＡなど）を気化させたプリカーサと、酸化剤とし
てＨ２Ｏの２種類のガスを用いる。この場合、原料供給部１７１１ａから供給する第１の
プリカーサがＴＭＡであり、原料供給部１７１１ｂから供給する第２のプリカーサがＨ２
Ｏとなる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他
の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウ
ム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート
）などがある。
《マルチチャンバー製造装置》
また、図９（Ａ）に示す成膜装置を少なくとも一つ有するマルチチャンバーの製造装置の
一例を図９（Ｂ）に示す。
図９（Ｂ）に示す製造装置は、積層膜を大気に触れることなく連続成膜することができ、
不純物の混入防止やスループット向上を図っている。
図９（Ｂ）に示す製造装置は、ロード室１７０２、搬送室１７２０、処理室１７０３、成
膜室であるチャンバー１７０１、アンロード室１７０６を少なくとも有する。なお、製造
装置のチャンバー（ロード室、処理室、搬送室、成膜室、アンロード室などを含む）は、
水分の付着などを防ぐため、露点が管理された不活性ガス（窒素ガス等）を充填させてお
くことが好ましく、望ましくは減圧を維持させる。
また、チャンバー１７０４、１７０５は、チャンバー１７０１と同じＡＬＤ法を利用する
成膜装置としてもよいし、プラズマＣＶＤ法を利用する成膜装置としてもよいし、スパッ
タリング法を利用する成膜装置としてもよいし、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅ
ｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を
利用する成膜装置としてもよい。
例えば、チャンバー１７０４としてプラズマＣＶＤ法を利用する成膜装置とし、チャンバ
ー１７０５としてＭＯＣＶＤ法を利用する成膜装置とし、積層膜を成膜する一例を以下に
示す。
図９（Ｂ）では搬送室１７２０の上面図が六角形の例を示しているが、積層膜の層数に応
じて、それ以上の多角形としてより多くのチャンバーと連結させた製造装置としてもよい
。また、図９（Ｂ）では基板の上面形状を矩形で示しているが、特に限定されない。また
、図９（Ｂ）では枚葉式の例を示したが、複数枚の基板に対して一度に成膜するバッチ式
の成膜装置としてもよい。
《大面積ＡＬＤ成膜装置》
また、プラズマＡＬＤ法を用いることで、大面積の基板に対しても成膜可能である。図１
０（Ａ）、（Ｂ）にＡＬＤ成膜装置の別構成の模式図を示す。プラズマ化したガス（プリ
カーサ）を導入口８１０からチャンバー内８２０に導入して、プラズマ発生源８３０を介
して上下方向から基板８００に対してＡＬＤ法による成膜を行うことができる。プラズマ
発生源８３０は、チャンバー内に有してもよいし、チャンバー外に有してもよい。また、
成膜方式としては、図１０（Ａ）のようにチャンバー内で固定して成膜することもできる
し、図１０（Ｂ）のようにインライン方式で基板を流しながら成膜することができる。プ
ラズマＡＬＤ法を用いることで、スループット高く、大面積に成膜することができる。
なお、表示パネルの側面部に均一に膜を形成するために、当該表示パネルはサセプタなど
に載せて成膜してもよいし、表示パネルの基板１００とカセットの治具を点接触、線接触
、あるいは面接触させてもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１および２で説明した表示装置の詳細について図を用いて
説明する。
図１１（Ａ）、および（Ｂ）は表示装置の上面図および断面図の一例である。なお、図１
１（Ａ）では表示パネル２０、表示領域２１、周辺回路２２、およびＦＰＣ４２を有する
代表的な構成を図示している。
図１１（Ｂ）に図１１（Ａ）の破線Ａ−Ａ’間、Ｂ−Ｂ’間、Ｃ−Ｃ’間、およびＤ−Ｄ
’間の断面図を示す。Ａ−Ａ’間は表示装置周辺部を示し、Ｂ−Ｂ’間は周辺回路部を示
し、Ｃ−Ｃ’間は表示領域を示し、Ｄ−Ｄ’間はＦＰＣとの接続部を示す。
《トランジスタ５０、５２》
トランジスタ５０は、導電層１２０、絶縁層１３０、絶縁層１３１、半導体層１４０、導
電層１５０、導電層１６０、絶縁層１７０を有する構成とすることができる。また、トラ
ンジスタ５２についても同様の構成とすることができる。また、トランジスタ５０は、絶
縁層１８１、または絶縁層１８２を加えた構成とすることができる。
《デュアルゲート構造》
また、トランジスタ５０は、変形例であるトランジスタ５５を用いることもできる。図３
５を用いて説明する。図３５に示すトランジスタ５５は、デュアルゲート構造であること
を特徴とする。
図３５（Ａ）、図３５（Ｂ）、図３５（Ｃ）に、トランジスタ５５の上面図及び断面図を
示す。図３５（Ａ）はトランジスタ５５の上面図であり、図３５（Ｂ）は、図３５（Ａ）
の一点鎖線Ｘ−Ｘ’間の断面図であり、図３５（Ｃ）は、図３５（Ａ）の一点鎖線Ｙ−Ｙ
’間の断面図である。なお、図３５（Ａ）では、明瞭化のため、基板１００、絶縁層１１
０、絶縁層１３０、絶縁層１７０、絶縁層１８０などを省略している。
図３５（Ａ）乃至図３５（Ｃ）に示すトランジスタ５５は、トランジスタ５０に示す各層
の他、導電層５２０を有する。導電層１２０は、絶縁層１３０、絶縁層１７０、絶縁層１
８０の開口部５３０において、導電層５２０と接続する構成とすることもできる。
《導電層５２０》
導電層５２０は、可視光に対して透光性のある導電膜、または可視光に対して反射性のあ
る導電膜を用いることができる。可視光に対して透光性のある導電膜としては、後述する
導電層１９０と同様の材料を用いることができ、例えば、インジウム（Ｉｎ）、亜鉛（Ｚ
ｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。また、可視光に対し
て透光性のある導電膜としては、代表的には、インジウム錫酸化物、酸化タングステンを
含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含
むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸
化シリコンを含むインジウム錫酸化物などの導電性酸化物を用いることができる。
または、導電層５２０には、可視光に対して反射性のある導電膜として、後述する導電層
２２０と同様の材料を用いることができる。
なお、図３５（Ｃ）に示すように、チャネル幅方向において半導体層１４０の側面と導電
層５２０とが対向することで、半導体層１４０において、絶縁層１７０及び絶縁層１３０
と半導体層１４０界面のみでなく、半導体層１４０の内部においてもキャリアが流れるた
め、トランジスタ５５におけるキャリアの移動量が増加する。この結果、トランジスタ５
５のオン電流が大きくなる共に、電界効果移動度が高くなる。また、導電層５２０の電界
が半導体層１４０の側面、または側面及びその近傍を含む端部に影響するため、半導体層
１４０の側面または端部における寄生チャネルの発生を抑制することができる。
また、図３５に示すトランジスタは、画素部に設けることで、大型の表示装置や、高精細
な表示装置において配線数が増大しても、各配線における信号遅延を低減することが可能
であり、表示ムラ等の表示不良を抑えることが可能である。
なお、周辺回路（ゲートドライバなど）が有するトランジスタ５２は、すべて同じ構造で
あってもよく、二種以上の構造であってもよい。また、画素部が有する複数のトランジス
タ５０についても、すべて同じ構造であってもよく、二種以上の構造であってもよい。
または、本実施の形態で説明したトランジスタは、酸化物半導体を有するトランジスタを
用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、
または、状況に応じて、本発明の一態様は、酸化物半導体とは異なる半導体材料を用いた
トランジスタを用いてもよい。
《反射液晶パネル》
また、表示装置に搭載する表示パネルとして、図１１（Ｂ）に示すように反射型の液晶パ
ネルを用いることができる。図１１（Ｂ）に示す表示装置１０は、表示素子として液晶素
子８０が適用されている。また、表示装置１０は、偏光板１０３、偏光板３０３、保護基
板１０５、保護基板３０２、接着層３７３、接着層３７４、接着層３７５、及び接着層３
７６を有する。反射型液晶パネルを実現する場合には、画素電極の一部、または、全部が
、反射電極としての機能を有するようにすればよい（以下に後述する。）。さらに、その
場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより
、さらに消費電力を低減することができる。
その他の液晶パネルの例としては、透過型（後述）、半透過型、直視型、投射型などを用
いることもできる。
《基板１００》
基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。また、基板１００は透光性が高いことが望ましい。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板１００に用いること
ができる。例えば、ガラス、セラミックス、金属等の無機材料を基板１００に用いること
ができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラスまたはクリスタルガラス
等を、基板１００に用いることができる。無機酸化物膜、無機窒化物膜または無機酸窒化
物膜等を、基板１００に用いることができる。例えば、酸化シリコン、窒化シリコン、酸
窒化シリコン、アルミナ等を、基板１００に用いることができる。また、ステンレス鋼ま
たはアルミニウム等を、基板１００に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板１００に用いることができる
。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板
１００に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防
ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複
数の膜が積層された材料を、基板１００に適用できる。または、樹脂と樹脂を透過する不
純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層さ
れた材料を、基板１００に適用できる。
なお、上記の基板１００に適用できる基板は、基板３００にも適用することができる。
《絶縁層１１０》
なお、下地膜としての機能を有する絶縁層１１０は、酸化シリコン、酸化窒化シリコン、
窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、
酸化アルミニウム、酸化窒化アルミニウム等を用いて形成される。なお、絶縁層１１０と
して、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニ
ウム等を用いることで、基板１００から不純物、代表的にはアルカリ金属、水、水素等の
半導体層１４０への拡散を抑制することができる。絶縁層１１０は基板１００上に形成さ
れる。また、絶縁層１１０は形成されなくてもよい。
《導電層１２０》
ゲート電極としての機能を有する導電層１２０は、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、
または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を
用いて形成される。また、マンガン、ジルコニウムのいずれか一または複数から選択され
た金属元素を用いて形成されてもよい。また、導電層１２０は、単層構造でも、二層以上
の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガン
を含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜
上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造
、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マ
ンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニ
ウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に
銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、
アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、ス
カンジウムから選ばれた、一または複数を組み合わせた合金膜、もしくは窒化膜を用いて
もよい。
《絶縁層１３０》
また、絶縁層１３０は、ゲート絶縁膜としての機能を有する。絶縁層１３０には、例えば
、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シ
リコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジル
コニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上
含む絶縁膜を用いることができる。なお、絶縁層１３０に、ランタン（Ｌａ）、窒素、ジ
ルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。絶縁層１３０として、例え
ば酸化窒化シリコンを用いることができる。
《絶縁層１３１》
また、ゲート絶縁膜は、絶縁層１３０と絶縁層１３１を積層させて用いることができる。
絶縁層１３１には、絶縁層１３０と同様の材料を用いることができる。絶縁層１３１とし
て、例えば窒化シリコンを用いることができる。絶縁層１３１を用いることで、外部から
半導体層１４０への水素、水等の侵入を防ぐことができる。
《半導体層１４０》
半導体層１４０は、少なくともＩｎ若しくはＺｎを含む金属酸化物で形成される。半導体
層１４０の上面の面積は、導電層１２０の上面の面積と同一、あるいは小さいことが好ま
しい。
《酸化物半導体》
上記半導体層１４０として用いる酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化
物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物
、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、
Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉ
ｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ
−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−
Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物、Ｉ
ｎ−Ｇａ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する
酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ
以外の金属元素が入っていてもよい。
なお、半導体層１４０がＩｎ−Ｍ−Ｚｎ酸化物で形成されるとき、ＩｎおよびＭの和を１
００ａｔｏｍｉｃ％としたときのＩｎとＭにおける原子数比率は、好ましくはＩｎが２５
ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａ
ｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
半導体層１４０は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より
好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用
いることで、トランジスタ５０のオフ電流を低減することができる。
半導体層１４０の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ
以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とすることが望ましい。
半導体層１４０がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｔｉ
、Ｇｅ、またはＮｄ）を用いて形成される場合、Ｉｎ−Ｍ−Ｚｎ酸化物を形成するために
用いるスパッタリングターゲットの金属元素の原子数比は、Ｍは自然数でも良いし、自然
数でなくてもよい。たとえば、ターゲットの金属元素の原子数比は、Ｉｎ：Ｍ：Ｚｎ＝１
：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．５、Ｉｎ：
Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１
であることが望ましい。なお、形成される半導体層１４０の金属元素の原子数比はそれぞ
れ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラス
マイナス４０％の変動を含む。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物を含むターゲット、好まし
くはＩｎ−Ｇａ−Ｚｎ酸化物を含む多結晶ターゲットを用いることで、後述するＣＡＡＣ
−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ）膜、および微結晶酸化物半導体膜を形成することが可能である。
半導体層１４０に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。
従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性と
なりやすい。
このため、半導体層１４０は酸素欠損と共に、水素ができる限り低減されていることが好
ましい。具体的には、半導体層１４０において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅ
ｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃
度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／
ｃｍ３以下、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×
１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下
、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。この結果、トランジス
タ５０は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有
する。
また、半導体層１４０において、第１４族元素の一つであるシリコンや炭素が含まれると
、半導体層１４０において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層１
４０におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２
×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下と
する。この結果、トランジスタ５０は、しきい値電圧がプラスとなる電気特性（ノーマリ
ーオフ特性ともいう。）を有する。
また、半導体層１４０において、二次イオン質量分析法により得られるアルカリ金属また
はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１
０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半
導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してし
まうことがある。このため、半導体層１４０のアルカリ金属またはアルカリ土類金属の濃
度を低減することが好ましい。この結果、トランジスタ５０は、しきい値電圧がプラスと
なる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、半導体層１４０に窒素が含まれていると、キャリアである電子が生じ、キャリア密
度が増加し、ｎ型化しやすい。この結果、トランジスタはノーマリーオン特性となりやす
い。従って、半導体層１４０において、窒素はできる限り低減されていることが好ましい
、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／
ｃｍ３以下にすることが好ましい。
半導体層１４０の不純物を低減することで、半導体層１４０のキャリア密度を低減するこ
とができる。このため、半導体層１４０は、キャリア密度が１×１０１５個／ｃｍ３以下
、好ましくは１×１０１３個／ｃｍ３以下、さらに好ましくは８×１０１１個／ｃｍ３未
満、より好ましくは１×１０１１個／ｃｍ３未満、最も好ましくは１×１０１０個／ｃｍ
３未満であり、１×１０−９個／ｃｍ３以上とする。
半導体層１４０として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体を用いるこ
とで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、
不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実
質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、
キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って
、当該酸化物半導体を用いて形成された半導体層１４０にチャネル領域が形成されるトラ
ンジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）に
なりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準
位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実
質的に高純度真性である酸化物半導体を用いて半導体層１４０が形成されたトランジスタ
は、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１
Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下
、すなわち１×１０−１３Ａ以下という特性を得ることができ、さらに特性変動を抑える
ことができる。
なお、酸化物半導体を半導体層１４０に用いたトランジスタ５０は、例えば、ソースとド
レインとの間の電圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタ
のチャネル幅で規格化したオフ電流を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減すること
が可能となる。
表示素子（例えば、液晶素子８０）に接続されるトランジスタ５０に、オフ状態において
リークする電流が極めて小さいトランジスタを用いると、画像信号を保持することができ
る時間を長くすることができる。例えば、画像信号の書き込みを１１．６μＨｚ（１日に
１回）以上０．１Ｈｚ（１秒間に０．１回）未満の頻度、好ましくは０．２８ｍＨｚ（１
時間に１回）以上１Ｈｚ（１秒間に１回）未満の頻度としても画像を保持することができ
る。これにより、画像信号の書き込みの頻度を低減することができる。その結果、表示パ
ネル２０の消費電力を削減することができる。もちろん、画像信号の書き込みを１Ｈｚ以
上、好ましくは３０Ｈｚ（１秒間に３０回）以上、より好ましくは６０Ｈｚ（１秒間に６
０回）以上９６０Ｈｚ（１秒間に９６０回）未満の頻度とすることもできる。
上記理由により、酸化物半導体を用いたトランジスタを用いることで、信頼性が高く、消
費電力を抑えた表示パネルを作製することができる。
酸化物半導体を用いたトランジスタでは、半導体層１４０をスパッタ法、ＭＯＣＶＤ（Ｍ
ｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法
、ＰＬＤ（Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などで成膜することがで
きる。スパッタ法を用いて半導体層１４０を成膜した場合には、大面積の表示装置を作製
することができる。
なお、半導体層１４０に、シリコンまたはシリコンゲルマニウムで形成される半導体層を
用いてもよい。シリコンまたはシリコンゲルマニウムで形成される半導体層は、適宜非晶
質構造、多結晶構造、単結晶構造とすることができる。
《導電層１５０、導電層１６０》
導電層１５０、導電層１６０は、それぞれソース電極、あるいはドレイン電極、あるいは
容量素子の電極としての機能を有する。導電層１５０、導電層１６０は、アルミニウム、
クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンか
ら選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を
組み合わせた合金等を用いて形成される。また、マンガン、ジルコニウムのいずれか一ま
たは複数から選択された金属元素を用いて形成されてもよい。また、導電層１５０、導電
層１６０は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含む
アルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン
膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上
にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタ
ングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チ
タン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成す
る三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜
を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン
、モリブデン、クロム、ネオジム、スカンジウムから選ばれた、一または複数を組み合わ
せた合金膜、もしくは窒化膜を用いてもよい。
《絶縁層１７０》
絶縁層１７０は、トランジスタのチャネル領域を保護する機能を有する。絶縁層１７０は
、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガ
リウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム
、酸化窒化ハフニウム等の酸化物絶縁膜、窒化シリコン、窒化アルミニウム等の窒化物絶
縁膜を用いて形成される。絶縁層１７０は、単層構造または積層構造とすることができる
。
また、絶縁層１７０は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁
膜を用いて形成されることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を
含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よ
りも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析において、膜の表面温度が１００℃以上７００℃以下
、または１００℃以上５００℃以下の範囲における酸素原子の脱離量が１．０×１０１８
ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸
化物絶縁膜である。加熱処理により絶縁層１７０に含まれる酸素を半導体層１４０に移動
させることが可能であり、半導体層１４０の酸素欠損を低減することが可能である。
《絶縁層１８０》
絶縁層１８０として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けること
で、半導体層１４０からの酸素の外部への拡散と、外部から半導体層１４０への水素、水
等の侵入を防ぐことができる。例えば、酸化アルミニウム、酸化マグネシウム、酸化シリ
コン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマ
ニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフ
ニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層１
８０は上記材料の積層であってもよい。なお、絶縁層１８０に、ランタン（Ｌａ）、窒素
、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。
《絶縁層１８１》
絶縁層１８１は、平坦化する機能を有する。絶縁層１８１は、無機系材料、あるいは有機
系材料を用いることができる。たとえば、酸化シリコン、酸化窒化シリコン、酸化アルミ
ニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、
酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の酸化物絶縁膜、窒化シ
リコン、窒化アルミニウム等の窒化物絶縁膜、ポリイミド樹脂、アクリル樹脂、ポリイミ
ドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有
する有機材料を用いて形成される。
《絶縁層１８２》
絶縁層１８２として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けること
で、絶縁層１８０に加えて半導体層１４０からの酸素の外部への拡散と、外部から半導体
層１４０への水素、水等の侵入をさらに防ぐことができる。例えば、酸化アルミニウム、
酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン
、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタ
ン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いるこ
とができる。また、絶縁層１８２は上記材料の積層であってもよい。なお、絶縁層１８２
に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚｒ）などを、不純物として含んでいても
よい。
《液晶素子８０》
液晶素子８０は、例えばＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードで駆動させるこ
とができる。液晶素子８０は液晶層３９０と、導電層２２０と、導電層３８０と、を有す
る。
なお、図１１において図示しないが、導電層２２０、３８０の液晶層３９０と接する側に
、それぞれ配向膜を設ける構成としてもよい。
また、液晶層３９０は、導電層２２０と、導電層３８０間に挟まれており、そこで発生す
る電界により液晶分子の配向を制御することができる。液晶素子を用いた表示装置の駆動
方法としては、例えば、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍ
ｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
ｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒ
ｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦ
ｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、Ｐ
ＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（
Ｉｎ ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ
Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法
としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌ
ｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅ
ｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔ
ｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。た
だし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることがで
きる。
また、ネマティック相を示す液晶とカイラル剤とを含む液晶組成物により液晶素子８０を
構成してもよい。この場合、コレステリック相、または、ブルー相（Ｂｌｕｅ Ｐｈａｓ
ｅ）となる。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、また、光学的等
方性であるため、配向処理が不要であり、かつ、視野角依存性が小さい。
《導電層２２０》
可視光を反射する導電層２２０としては、例えば、アルミニウム、金、白金、銀、ニッケ
ル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金
属材料、又はこれら金属材料を含む合金を用いることができる。また、上記金属材料や合
金に、ランタン、ネオジム、又はゲルマニウム等が添加されていてもよい。また、アルミ
ニウムとチタンの合金、アルミニウムとニッケルの合金、アルミニウムとネオジムの合金
、アルミニウム、ニッケル、及びランタンの合金（Ａｌ−Ｎｉ−Ｌａ）等のアルミニウム
を含む合金（アルミニウム合金）や、銀と銅の合金、銀とパラジウムと銅の合金（Ａｇ−
Ｐｄ−Ｃｕ、ＡＰＣとも記す）、銀とマグネシウムの合金等の銀を含む合金を用いて形成
することができる。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニ
ウム合金膜に接する金属膜又は金属酸化物膜を積層することで、アルミニウム合金膜の酸
化を抑制することができる。該金属膜、該金属酸化物膜の材料としては、チタン、酸化チ
タンなどが挙げられる。また、可視光を透過する導電膜と金属材料からなる膜とを積層し
てもよい。例えば、銀とＩＴＯの積層膜、銀とマグネシウムの合金とＩＴＯの積層膜など
を用いることができる。
《容量素子６０、容量素子６２》
容量素子６０は、導電層１２０と、絶縁層１３０と、絶縁層１３１と、導電層１６０と、
を有することができる。導電層１２０は、容量素子６０の一方の電極としての機能を有す
る。導電層１６０は、容量素子６０の他方の電極としての機能を有する。導電層１２０と
、導電層１６０との間には、絶縁層１３０、および絶縁層１３１が設けられる。容量素子
６２についても、容量素子６０と同様に構成することができる。
《導電層３８０》
導電層３８０は、可視光に対して透光性のある導電膜を用いて形成される。可視光に対し
て透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ
）の中から選ばれた一種を含む材料を用いるとよい。また、可視光に対して透光性のある
導電膜としては、代表的には、インジウム錫酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含
むインジウム錫酸化物などの導電性酸化物を用いることができる。
《絶縁層３３０》
絶縁層３３０は、平坦化する機能を有する。絶縁層３３０は、無機系材料、あるいは有機
系材料を用いることができる。たとえば、酸化シリコン、酸化窒化シリコン、酸化アルミ
ニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、
酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の酸化物絶縁膜、窒化シ
リコン、窒化アルミニウム等の窒化物絶縁膜、ポリイミド樹脂、アクリル樹脂、ポリイミ
ドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有
する有機材料を用いて形成される。
《着色層３６０》
着色層３６０は、特定の波長帯域の光を透過する有色層である。例えば、赤色、緑色、青
色、又は黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。各着
色層は、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ法を用い
たエッチング方法などでそれぞれ所望の位置に形成する。また、白色の画素では、発光素
子と重ねて透明又は白色等の樹脂を配置してもよい。
《遮光層１８》
遮光性を有する材料を遮光層１８に用いることができる。例えば、顔料を分散した樹脂、
染料を含む樹脂の他、黒色クロム膜等の無機膜を遮光層１８に用いることができる。カー
ボンブラック、無機酸化物、複数の無機酸化物の固溶体を含む複合酸化物等を遮光層１８
に用いることができる。
《スペーサ２４０》
絶縁性の材料をスペーサ２４０に用いることができる。例えば、無機材料、有機材料また
は無機材料と有機材料が積層された材料などを用いることができる。具体的には、酸化シ
リコンまたは窒化シリコン等を含む膜、アクリルまたはポリイミド等もしくは感光性樹脂
等を適用できる。
《接着層３７０》
無機材料、有機材料または無機材料と有機材料の複合材料等を接着層３７０に用いること
ができる。
例えば、光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤または／および嫌気型接着
剤等の有機材料を接着層３７０に用いることができる。なお、それぞれの接着剤は、単独
で用いることもできるし、または、組み合わせて用いることもできる。
光硬化型接着剤は、例えば、紫外線、電子線、可視光、赤外線等により硬化する接着剤を
いう。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミ
ド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラ
ル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂、シリカ等、を含む接着剤を接着層
３７０に用いることができる。
特に、光硬化型接着剤を用いた場合、材料の硬化速度が速く、作業時間を短縮することが
可能である。また、光を照射することで硬化が開始されるため、成膜工程による影響を抑
えることができる。また、低温での硬化が可能であり、作業環境の制御が容易である。上
記により、光硬化型接着剤を用いることで、工程が短縮され、安価に処理することできる
。
《ＦＰＣ４２》
ＦＰＣ４２は、異方性導電膜５１０を介して導電層１６０と電気的に接続される。画像信
号等は、ＦＰＣ４２からトランジスタ５２および容量素子６２等を有する駆動回路に供給
することができる。
＜凹凸を有する絶縁層１８１、絶縁層１８２＞
なお、絶縁層１８１、および絶縁層１８２は、画素領域において凹凸を有することができ
、導電層２２０に外光が入射した際に反射光を散乱させることができる。これにより、反
射を防ぐことができる。
＜凹凸を有しない絶縁層１８１、絶縁層１８２と散乱フィルム３０４＞
または、絶縁層１８１、絶縁層１８２は、凹凸を有していなくてもよい。図１２に図１１
の表示装置の別構成の断面図を示す。この場合、基板３００の視認側（表示装置の表面側
）に散乱フィルム３０４、接着層３７７を用いることで図１１と同様の効果を得ることが
できる。
＜表示装置の基板端の形状の別構成１＞
また、図１３に図１１（Ｂ）とは表示装置の別構成の断面図を示す。図１３は、図１（Ｃ
）のように基板端を凹凸のない形状として、ＡＬＤ法により保護膜２３を成膜することが
できる。
＜表示装置の基板端の形状の別構成２＞
また、表示装置１０に保護膜２３を形成する際に、表面、側面に選択的に形成することが
できる。図１４、図１５に表示装置の断面図を示す。
図１４では、図２（Ａ）で示したように保護膜２３が裏面側（基板１００側）に成膜され
ない構成である。たとえば、図１４に示す構成ではマスクを用いることで基板１００側の
裏面及び、ＦＰＣ４２上面側に、保護膜２３の形成を抑えることができる。また、この場
合、基板１００、基板３００の端部の領域１３のように保護膜が回り込む形で成膜されて
もよい。また、図１５に示すように図７で示した方法を用いて、裏面側に保護膜が形成さ
れない領域１４を設ける構成とすることができる。
＜表示装置の基板端の形状の別構成３＞
また、図１６、図１７、図１８に表示装置１０の前述した構成とは異なる構成例を示す。
図１６の構成例は、図４（Ａ）の構成を用いた構造であり、図１７の構成例は、図４（Ｂ
）の構成を用いた構造であり、図１８の構成例は、図５（Ａ）の構成を用いた構造である
。いずれも保護膜２３を設けることで、水などの大気成分の浸入を防ぐことができ、絶縁
層１８２を有しない構造とすることができる。
また、図１８の構造は、基板１００に比べて基板３００の面積を小さくすることで、保護
膜２３をより均一に成膜することができる。
＜表示装置の基板端の形状の別構成４＞
また、図１９に表示装置１０の別構成例を示す。図１９は、図６（Ａ）を用いた構造であ
り、保護膜２３を設けることで絶縁層１８１、絶縁層１８２を有しない構造とすることが
できる。
＜表示装置のタッチセンサとの組み合わせ＞
表示装置１０は、タッチセンサと組み合わせてタッチパネルを形成することができる。図
２０、図２１にタッチパネルの断面図を示す。図２０に示すようにタッチセンサ用の電極
（配線）として、導電層４１０、導電層４３０を用いた構成とすることができる。また、
タッチセンサ用の配線は、表示パネルで用いている導電層３８０を用いることができ、組
み合わせてインセル型のタッチパネルを形成することができる。なお、タッチセンサの電
極は、基板３００の視認側（表面側）に形成してもよいし、内側（表示素子側）に形成し
てもよい。
《導電層４１０、導電層４３０》
導電層４１０は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル
、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分と
する合金か、上述した金属元素を組み合わせた合金等を用いて形成される。また、マンガ
ン、ジルコニウムのいずれか一または複数から選択された金属元素を用いて形成されても
よい。
また、導電層は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを
含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチ
タン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン
膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上
にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造
、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形
成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む
銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングス
テン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた、一または複数を組み
合わせた合金膜、もしくは窒化膜を用いてもよい。
または、導電層４１０などの導電膜、つまり、タッチパネルを構成する配線や電極に用い
ることのできる材料としては、酸化インジウム、酸化錫、酸化亜鉛等を有する透明導電膜
（例えば、ＩＴＯなど）が挙げられる。また、タッチパネルを構成する配線や電極に用い
ることのできる材料として、例えば、抵抗値が低い方が好ましい。一例として、銀、銅、
アルミニウム、カーボンナノチューブ、グラフェン、ハロゲン化金属（ハロゲン化銀など
）などを用いてもよい。さらに、非常に細くした（例えば、直径が数ナノメール）複数の
導電体を用いて構成されるような金属ナノワイヤを用いてもよい。または、導電体を網目
状にした金属メッシュを用いてもよい。一例としては、Ａｇナノワイヤ、Ｃｕナノワイヤ
、Ａｌナノワイヤ、Ａｇメッシュ、Ｃｕメッシュ、Ａｌメッシュなどを用いてもよい。例
えば、タッチパネルを構成する配線や電極にＡｇナノワイヤを用いる場合、可視光におい
て透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることがで
きる。
また、上述したタッチパネルを構成する配線や電極に用いることのできる材料の一例であ
る、金属ナノワイヤ、金属メッシュ、カーボンナノチューブ、グラフェンなどは、可視光
において透過率が高いため、表示素子に用いる電極（例えば、画素電極または共通電極な
ど）として用いてもよい。また、導電層４３０においても、同様の膜を用いることができ
る。
《絶縁層４２０、絶縁層４４０》
絶縁層４２０は、無機系材料、あるいは有機系材料を用いることができる。たとえば、酸
化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウ
ム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸
化窒化ハフニウム等の酸化物絶縁膜、窒化シリコン、窒化アルミニウム等の窒化物絶縁膜
、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポ
リアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いて形成される。また、絶
縁層４４０は、４２０と同様の膜を用いることができる。
《透過型液晶パネル》
また、表示装置に搭載する表示パネルとして、図２２に示すように透過型液晶パネルを用
いることができる。図２２に示す表示装置は、表示素子として液晶素子８１が適用されて
いる。また、表示装置は、偏光板１０３、偏光板３０３、バックライト１０４、及び接着
層３７３、３７４、３７５を有する。また、偏光板３０３よりも視認側には保護基板３０
２が設けられており、接着層３７６で接着されている。また、トランジスタなどの反射型
液晶パネルと共通で用いられる部分は、反射型液晶パネルと同様に形成することができる
。
《液晶素子８１》
液晶素子８１は、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードで駆
動させることができる。液晶素子８１は、液晶層３９０、導電層１９０を有する。液晶層
３９０は、導電層１９０からの横方向の電界を受けることで、液晶層３９０が有する液晶
分子の配向を制御することができる。
《導電層１９０》
導電層１９０は、可視光に対して透光性のある導電膜を用いて形成される。可視光に対し
て透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ
）の中から選ばれた一種を含む材料を用いるとよい。また、可視光に対して透光性のある
導電膜としては、代表的には、インジウム錫酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコン又は酸化
シリコンを含むインジウム錫酸化物などの導電性酸化物を用いることができる。
《容量素子６１、容量素子６３》
容量素子６１は、導電層４００と、絶縁層１８０と、導電層１９０と、を有する。導電層
４００は、容量素子６１の一方の電極としての機能を有する。導電層１９０は、容量素子
６１の他方の電極としての機能を有する。導電層４００と、導電層１９０との間には、絶
縁層１３０が設けられる。容量素子６３についても、容量素子６１と同様に構成すること
ができる。
《導電層４００》
また、トランジスタ５０として、酸化物半導体を半導体層１４０に用いたトランジスタと
することで、導電層４００を半導体層１４０と同じ材料で形成することができる。この場
合、導電層４００は、半導体層１４０と同時に形成された膜を加工して形成される。また
、導電層４００は、半導体層１４０と同様の結晶構造、または異なる結晶構造を有する。
また、半導体層１４０と同時に形成された膜に、不純物または酸素欠損を有せしめること
で、導電性を付与することが可能となる。これにより、導電層４００が形成される。導電
層４００に含まれる不純物の代表例としては、希ガス、水素、ホウ素、窒素、フッ素、ア
ルミニウム、およびリンがある。希ガスの代表例としては、ヘリウム、ネオン、アルゴン
、クリプトンおよびキセノンがある。なお、導電層４００は、導電性を有する場合の例を
示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応
じて、導電層４００は、必ずしも導電性が付与されなくてもよい。つまり、導電層４００
は、半導体層１４０と同様な特性を有していてもよい。
上記より、半導体層１４０及び導電層４００は、共に絶縁層１３０上に形成されるが、不
純物濃度が異なる。具体的には、半導体層１４０と比較して、導電層４００の不純物濃度
が高い。例えば、半導体層１４０において、二次イオン質量分析法により得られる水素濃
度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ
３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１７ａｔ
ｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である。一方、導
電層４００において、二次イオン質量分析法により得られる水素濃度は、８×１０１９ａ
ｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、好ましくは５
×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、半導体層１４０と比較して、導電層４
００に含まれる水素濃度は２倍、または１０倍以上である。
また、半導体層１４０と同時に形成された酸化物半導体膜をプラズマに曝すことにより、
酸化物半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、酸化物半
導体膜上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜すると、酸化物半導体
膜がプラズマに曝され、酸素欠損が生成される。または、絶縁層１７０に開口部を形成す
るためのエッチング処理において、酸化物半導体膜がプラズマに曝されることで、酸素欠
損が生成される。または、酸化物半導体膜が、酸素及び水素の混合ガス、水素、希ガス、
アンモニア等のプラズマに曝されることで、酸素欠損が生成される。また、酸化物半導体
膜に不純物を添加することで、酸素欠損を形成しつつ、不純物を酸化物半導体膜に添加す
ることができる。不純物の添加方法としては、イオンドーピング法、イオン注入法、プラ
ズマ処理法等がある。プラズマ処理法の場合、添加する不純物を含むガス雰囲気にてプラ
ズマを発生させて、プラズマ処理を行うことによって、加速させた不純物イオンを酸化物
半導体膜に衝突させ、酸化物半導体膜に酸素欠損を形成することができる。
不純物元素の添加により酸素欠損が形成された酸化物半導体膜に不純物、一例として水素
が含まれると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この
結果、酸化物半導体膜は、導電性が高くなり、導電体化する。導電体化された酸化物半導
体膜を酸化物導電体膜ということができる。即ち、半導体層１４０は、酸化物半導体で形
成され、導電層４００は酸化物導電体膜で形成されるといえる。また、導電層４００は、
導電性の高い酸化物半導体膜で形成されるともいえる。また、導電層４００は、導電性の
高い金属酸化物膜で形成されるともいえる。
なお、絶縁層１８０は、水素を含むことが好ましい。導電層４００は、絶縁層１８０に接
しているため、絶縁層１８０が水素を含むことで、絶縁層１８０の水素を、半導体層１４
０と同時に形成された酸化物半導体膜に拡散させることができる。この結果、半導体層１
４０と同時に形成された酸化物半導体膜に不純物を添加することができ、導電層４００の
導電性を高めることができる。
上記方法により、導電層４００は、半導体層１４０と同時に形成し、形成後に導電性を付
与する構成とする。該構成とすることで、製造コストの削減を図ることができる。
なお、一般に、酸化物半導体膜は、エネルギーギャップが大きいため、可視光に対して透
光性を有する。一方、酸化物導電体膜は、伝導帯近傍にドナー準位を有する酸化物半導体
膜である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物
半導体膜と同程度の透光性を有する。
上記より、導電層１９０及び導電層４００は、透光性を有する。そのため、容量素子６１
は全体として透光性を有する容量素子とすることができる。
＜透過型液晶パネルの別構成＞
また、透過型液晶パネルにおいても、反射型液晶パネルと同様に、さまざまな周辺部の形
状をとることができ、それに対応した保護膜２３を有することができる。
図２３、図２４、図２５に透過型液晶パネルの断面図を示す。本発明の一態様の透過型液
晶パネルは、図２３に示すように周辺部に凹凸のない構造とすることができる。また、図
２４に示すように、表示装置の裏面（基板１００のトランジスタ５０、液晶素子８１を有
しない側）に保護膜２３をほとんど有しない構造とすることができる。また、図２５に示
すように表示装置の表面（基板３００の液晶素子を有しない側）、表示装置の裏面（基板
１００のトランジスタ５０、液晶素子８１を有しない側）に保護膜２３を有しない構造と
することができる。なお、図２４、図２５ともに保護膜２３が一部回り込んだ構造とする
ことができる。また、図２６に示すように、領域１４（表示装置の裏面・側面側）に保護
膜２３を有しない構造とすることができる。
また、透過型液晶パネルにおいても、タッチセンサと組み合わせてタッチパネルを形成す
ることができ、図２７、図２８、図２９にタッチパネルの断面図を示す。図２７、図２８
は、インセル型のタッチパネルの一例であり、図２７はＦＰＣ部を除く保護膜２３を全域
に有する構成例であり、図２８は基板１００側には保護膜２３の形成を抑える構成例であ
る。また、図２９では、オンセル型のタッチパネルを有する構成例である。
＜有機ＥＬパネル＞
また、表示素子として発光素子７０を用いた表示装置１０を作製することができる。
図３０、図３１、図３２に発光素子を用いた表示装置の断面図を示す。トランジスタなど
の液晶パネルと共通で用いられる部分は、同様に形成することができる。
《発光素子７０》
発光素子７０としては、自発光が可能な素子を用いることができ、電流又は電圧によって
輝度が制御される素子をその範疇に含んでいる。例えば、発光ダイオード（ＬＥＤ）、有
機ＥＬ素子、無機ＥＬ素子等を用いることができる。例えば、下部電極、上部電極ならび
に下部電極と上部電極の間に発光性の有機化合物を含む層（以下、ＥＬ層２５０とも記す
）を備える有機ＥＬ素子を発光素子７０に用いることができる。
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型の
いずれであってもよい。光を取り出す側の電極には、可視光に対して透光性を有する導電
膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いる。
導電層２２０からなる下部電極、及び、導電層２６０からなる上部電極の間に、発光素子
の閾値電圧より高い電圧を印加すると、ＥＬ層２５０に陽極側から正孔が注入され、陰極
側から電子が注入される。注入された電子と正孔はＥＬ層２５０において再結合し、ＥＬ
層２５０に含まれる発光物質が発光する。
ＥＬ層２５０は少なくとも発光層を有する。ＥＬ層２５０は、発光層以外の層として、正
孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質
、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物
質）等を含む層をさらに有していてもよい。
ＥＬ層２５０は低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化
合物を含んでいてもよい。ＥＬ層２５０を構成する層は、それぞれ、蒸着法（真空蒸着法
を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる
。
発光素子は、２以上の発光物質を含んでいてもよい。これにより、例えば、白色発光の発
光素子を実現することができる。例えば２以上の発光物質の各々の発光が補色の関係とな
るように、発光物質を選択することにより白色発光を得ることができる。例えば、Ｒ（赤
）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、又はＯ（橙）等の発光を示す発光物質や、Ｒ、Ｇ、
Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質を用いることができる。
例えば、青の発光を示す発光物質と、黄の発光を示す発光物質を用いてもよい。このとき
、黄の発光を示す発光物質の発光スペクトルは、緑及び赤のスペクトル成分を含むことが
好ましい。また、発光素子７０の発光スペクトルは、可視領域の波長（例えば３５０ｎｍ
以上７５０ｎｍ以下、又は４００ｎｍ以上８００ｎｍ以下など）の範囲内に２以上のピー
クを有することが好ましい。
ＥＬ層２５０は、複数の発光層を有していてもよい。ＥＬ層２５０において、複数の発光
層は、互いに接して積層されていてもよいし、分離層を介して積層されていてもよい。例
えば、蛍光発光層と、燐光発光層との間に、分離層を設けてもよい。
分離層は、例えば、燐光発光層中で生成する燐光材料等の励起状態から蛍光発光層中の蛍
光材料等へのデクスター機構によるエネルギー移動（特に三重項エネルギー移動）を防ぐ
ために設けることができる。分離層は数ｎｍ程度の厚さがあればよい。具体的には、０．
１ｎｍ以上２０ｎｍ以下、あるいは１ｎｍ以上１０ｎｍ以下、あるいは１ｎｍ以上５ｎｍ
以下である。分離層は、単一の材料（好ましくはバイポーラ性の物質）、又は複数の材料
（好ましくは正孔輸送性材料及び電子輸送性材料）を含む。
分離層は、該分離層と接する発光層に含まれる材料を用いて形成してもよい。これにより
、発光素子の作製が容易になり、また、駆動電圧が低減される。例えば、燐光発光層が、
ホスト材料、アシスト材料、及び燐光材料（ゲスト材料）からなる場合、分離層を、該ホ
スト材料及びアシスト材料で形成してもよい。上記構成を別言すると、分離層は、燐光材
料を含まない領域を有し、燐光発光層は、燐光材料を含む領域を有する。これにより、分
離層と燐光発光層とを燐光材料の有無で蒸着することが可能となる。また、このような構
成とすることで、分離層と燐光発光層を同じチャンバーで成膜することが可能となる。こ
れにより、製造コストを削減することができる。
＜光学距離を調整する層２３０＞
図３０の発光素子７０は、微小共振器構造を発光素子に組み合わせた例である。例えば、
発光素子７０の下部電極および上部電極を用いて微小共振器構造を構成し、発光素子から
特定の光を効率よく取り出してもよい。
具体的には、可視光を反射する反射膜を下部電極に用い、可視光の一部を透過し一部を反
射する半透過・半反射膜を上部電極に用いる。そして、所定の波長を有する光が効率よく
取り出されるように、下部電極に対して上部電極を配設する。
例えば、下部電極は、発光素子の下部電極または陽極としての機能を有する。または、下
部電極は、発光層からの所望の光を共振させ、その波長を強めることができるように、光
学距離を調整する機能を有する。なお、光学距離を調整する層２３０は、下部電極に限ら
れず、発光素子を構成する少なくとも一つの層により光学距離を調整すればよい。光学距
離を調整する層２３０としては、例えば、酸化インジウム、インジウム錫酸化物（ＩＴＯ
：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化亜鉛（ＺｎＯ）、
ガリウムを添加した酸化亜鉛などを用いて形成することができる。
微小共振器構造を組み合わせる場合、発光素子の上部電極には、半透過・半反射電極を用
いることができる。半透過・半反射電極は、反射性を有する導電性材料と透光性を有する
導電性材料により形成される。該導電性材料としては、可視光の反射率が２０％以上８０
％以下、好ましくは４０％以上７０％以下であり、かつその抵抗率が１×１０−２Ω・ｃ
ｍ以下の導電性材料が挙げられる。半透過・半反射電極としては、導電性を有する金属、
合金、導電性化合物などを１種又は複数種用いて形成することができる。とくに、仕事関
数が小さい（３．８ｅＶ以下）材料を用いることが好ましい。例えば、元素周期表の第１
族又は第２族に属する元素（リチウム、セシウム等のアルカリ金属、カルシウム、ストロ
ンチウム等のアルカリ土類金属、マグネシウム等）、これら元素を含む合金（例えば、Ａ
ｇ−Ｍｇ、Ａｌ−Ｌｉ）、ユーロピウム、イッテルビウム等の希土類金属、これら希土類
金属を含む合金、アルミニウム、銀等を用いることができる。
なお、電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか
、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、又はメッキ法を用い
て形成することができる。
なお、有機ＥＬの構造として、微小共振器構造以外の方式を用いることもできる。たとえ
ば、発光素子の発光色を異ならせる塗り分け方式、白色の光を射出する材料を用いた発光
させる白色ＥＬ方式を用いることができる。
《隔壁２４５》
絶縁性の材料を隔壁２４５に用いることができる。例えば、無機材料、有機材料または無
機材料と有機材料が積層された材料などを用いることができる。具体的には、酸化シリコ
ンまたは窒化シリコン等を含む膜、アクリルまたはポリイミド等もしくは感光性樹脂等を
適用できる。
《導電層２００》
導電層２００は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル
、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分と
する合金か、上述した金属元素を組み合わせた合金等を用いて形成される。また、マンガ
ン、ジルコニウムのいずれか一または複数から選択された金属元素を用いて形成されても
よい。また、導電層２００は、単層構造でも、二層以上の積層構造としてもよい。例えば
、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニ
ウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造
、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タン
グステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層
する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上に
チタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマ
ンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタ
ル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた、一また
は複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
《絶縁層２１０》
絶縁層２１０は、平坦化する機能を有する。絶縁層２１０は、無機系材料、あるいは有機
系材料を用いることができる。たとえば、酸化シリコン、酸化窒化シリコン、酸化アルミ
ニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、
酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の酸化物絶縁膜、窒化シ
リコン、窒化アルミニウム等の窒化物絶縁膜、ポリイミド樹脂、アクリル樹脂、ポリイミ
ドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有
する有機材料を用いて形成される。
《導電層２６０》
可視光を透過する導電層２６０としては、例えば、酸化インジウム、インジウム錫酸化物
（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化亜鉛（Ｚ
ｎＯ）、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀
、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、
銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、又はこれら
金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に薄く形成すること
で用いることができる。また、上記材料の積層膜を導電層として用いることができる。例
えば、銀とマグネシウムの合金とＩＴＯの積層膜などを用いると、導電性を高めることが
できるため好ましい。また、グラフェン等を用いてもよい。
＜塗り分け有機ＥＬパネル＞
また、有機ＥＬ素子は、図３１に示すように塗り分け方式を用いて作製することも可能で
ある。導電層２２０上にＥＬ層２５０が塗り分け方式で形成されている点が図３０とは異
なる。
＜フレキシブル表示装置＞
また、表示装置は、図３２に示すように可撓性を有する基板１０１、３０１上に作製する
ことも可能である。可撓性を有する基板と表示装置は、接着層３７０を用いて貼りつける
ことができる。これにより、タッチパネルは、可撓性を有し、折り曲げたり、曲面形状の
タッチパネルを実現することができる。さらに、基板の厚みを薄くすることもできるため
、タッチパネルの軽量化を図ることができる。
＜フレキシブル表示装置作製方法例＞
ここで、可撓性を有する表示装置を作製する方法について説明する。
ここでは便宜上、画素や回路を含む構成、カラーフィルタ等の光学部材を含む構成または
タッチセンサを含む構成を素子層と呼ぶこととする。素子層は例えば表示素子を含み、表
示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの
素子を備えていてもよい。
また、ここでは、素子層が形成される絶縁表面を備える支持体（例えば基板１０１または
基板３０１）のことを、基材と呼ぶこととする。
可撓性を有する絶縁表面を備える基材上に素子層を形成する方法としては、当該基材上に
直接素子層を形成する方法と、支持基材上に素子層を形成した後、素子層と支持基材とを
剥離して素子層を基材に転置する方法と、がある。
基材を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、
基材上に直接素子層を形成すると、工程が簡略化されるため好ましい。このとき、基材を
支持基材に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容易
になるため好ましい。
また、素子層を支持基材上に形成した後に、基材に転置する方法を用いる場合、まず支持
基材上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基材
と素子層を剥離し、基材に転置する。このとき、支持基材と剥離層の界面、剥離層と絶縁
層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。
例えば、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化
物を含む層を積層して用い、剥離層上に窒化シリコンや酸窒化シリコンを複数積層した層
を用いることが好ましい。高融点金属材料を用いると、素子層の形成工程の自由度が高ま
るため好ましい。
剥離は、機械的な力を加えることや、剥離層をエッチングすること、または剥離界面の一
部に液体を滴下して剥離界面全体に浸透させることなどにより剥離を行ってもよい。また
は、熱膨張の違いを利用して剥離界面に熱を加えることにより剥離を行ってもよい。
また、支持基材と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。例
えば、支持基材としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いて、
有機樹脂の一部をレーザ光等を用いて局所的に加熱することにより剥離の起点を形成し、
ガラスと絶縁層の界面で剥離を行ってもよい。または、支持基材と有機樹脂からなる絶縁
層の間に金属層を設け、当該金属層に電流を流すことにより当該金属層を加熱することに
より、当該金属層と絶縁層の界面で剥離を行ってもよい。このとき、有機樹脂からなる絶
縁層は基材として用いることができる。
可撓性を有する基材としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエ
チレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリ
イミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエー
テルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹
脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂等が挙げられる。特に、熱膨張係数の低
い材料を用いることが好ましく、例えば、熱膨張係数が３０×１０−６／Ｋ以下であるポ
リアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、繊
維体に樹脂を含浸した基板（プリプレグとも記す）や、無機フィラーを有機樹脂に混ぜて
熱膨張係数を下げた基板を使用することもできる。
上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度
繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のこと
を言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミ
ド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサ
ゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス
、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布ま
たは不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を可撓性
を有する基板として用いても良い。可撓性を有する基板として、繊維体と樹脂からなる構
造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい
。
または、可撓性を有する程度に薄いガラス、金属などを基材に用いることもできる。また
は、ガラスと樹脂材料とが貼り合わされた複合材料を用いてもよい。
例えば、図３２に示す構成の場合、第１の支持基材上に第１の剥離層、絶縁層１１２を順
に形成した後に、それよりも上層の構造物を形成する。またこれとは別に、第２の支持基
材上に第２の剥離層、絶縁層３１２を順に形成した後に、それよりも上層の構造物を形成
する。続いて、第１の支持基材と第２の支持基材を接着層３７０により貼り合わせる。そ
の後、第２の剥離層と絶縁層３１２との界面で剥離することで第２の支持基材及び第２の
剥離層を除去し、絶縁層３１２と基板３０１とを接着層３７２により貼り合わせる。また
、第１の剥離層と絶縁層１１２との界面で剥離することで第１の支持基材及び第１の剥離
層を除去し、絶縁層１１２と基板１０１とを接着層３７１により貼り合わせる。なお、剥
離及び貼り合わせはどちら側を先に行ってもよい。
以上が、可撓性を有する表示装置を作製する方法についての説明である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態５）
実施の形態５では、実施の形態４で説明したトランジスタ構造の変形例を示す。
《積層酸化物半導体》
なお、半導体層１４０は、金属元素の原子数比の異なる酸化物半導体膜が複数積層されて
いてもよい。例えば、トランジスタ５１において、図３３（Ａ）に示すように、絶縁層１
３０上に酸化物半導体層１４１、１４２が順に積層されてもよい。または、図３３（Ｂ）
に示すように、絶縁層１３０上に酸化物半導体層１４２、酸化物半導体層１４１、酸化物
半導体層１４３が順に積層されてもよい。酸化物半導体層１４２、酸化物半導体層１４３
は、酸化物半導体層１４１と金属元素の原子数比が異なる。
《チャネル保護型とトップゲート構造》
図１２において図示するトランジスタ５０は、ボトムゲート構造のトランジスタを図示し
ているが、これに限らない。トランジスタ５０の変形例として、図３４（Ａ）にトランジ
スタ５３、図３４（Ｂ）にトランジスタ５４を示す。図１１（Ｂ）ではトランジスタ５０
はチャネルエッチ型を図示しているが、図３４（Ａ）の断面図に示すように絶縁層１６５
を設けたチャネル保護型のトランジスタ５３でも良いし、図３４（Ｂ）の断面図に示すよ
うにトップゲート構造のトランジスタ５４にすることもできる。
なお、周辺回路（ゲートドライバなど）が有するトランジスタ５２は、すべて同じ構造で
あってもよく、二種以上の構造であってもよい。また、画素部が有する複数のトランジス
タ５０は、すべて同じ構造であってもよく、二種以上の構造であってもよい。
または、本実施の形態で説明したトランジスタは、酸化物半導体を有するトランジスタを
用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、
または、状況に応じて、本発明の一態様は、酸化物半導体とは異なる半導体材料を用いた
トランジスタを用いてもよい。
例えば、半導体層１４０に１４族の元素、化合物半導体または酸化物半導体などを用いる
トランジスタを適用できる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半
導体、または、有機半導体、などを用いるトランジスタを適用できる。
例えば、単結晶シリコン、ポリシリコンまたはアモルファスシリコンなどをトランジスタ
の半導体層に適用できる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の表示パネルの構成例について図３６を用いて説明す
る。
［構成例］
図３６（Ａ）は、本発明の一態様の表示装置の上面図であり、図３６（Ｂ）は、本発明の
一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説明
するための回路図である。また、図３６（Ｃ）は、本発明の一態様の表示装置の画素に有
機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である
。
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また
、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネ
ル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一
基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジスタ
を用いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置の上面図の一例を図３６（Ａ）に示す。表示装置の基板
７００上には、画素部７０１、走査線駆動回路７０２、走査線駆動回路７０３、信号線駆
動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路７０４から延
伸して配置され、複数の走査線が走査線駆動回路７０２、および走査線駆動回路７０３か
ら延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有
する画素がマトリクス状に設けられている。また、表示装置の基板７００はＦＰＣ等の接
続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されてい
る。
また、図３６（Ａ）では、走査線駆動回路７０２、走査線駆動回路７０３、信号線駆動回
路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設ける駆
動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板７００外
部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同
じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼
性の向上、または歩留まりの向上を図ることができる。
＜液晶表示装置＞
また、画素の回路構成の一例を図３６（Ｂ）に示す。ここでは、一例としてＶＡ型液晶表
示装置の画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの
画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動
できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素
電極層に印加する信号を、独立して制御できる。
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には
、異なるゲート信号を与えることができるように分離されている。一方、データ線７１４
は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７
１６とトランジスタ７１７は上記実施の形態で説明するトランジスタを適宜用いることが
できる。これにより、信頼性の高い液晶表示装置を提供することができる。
また、トランジスタ７１６には、第１の画素電極が電気的に接続され、トランジスタ７１
７には、第２の画素電極が電気的に接続される。第１の画素電極と第２の画素電極とは、
それぞれ分離されている。なお、第１の画素電極及び第２の画素電極の形状としては、特
に限定は無い。例えば、第１の画素電極は、Ｖ字状とすればよい。
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７の
ゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３
に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミング
を異ならせ、液晶の配向を制御できる。
また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層また
は第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える
。第１の液晶素子７１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され
、第２の液晶素子７１９は第２の画素電極層と対向電極層とその間の液晶層とで構成され
る。
なお、図３６（Ｂ）に示す画素回路は、これに限定されない。例えば、図３６（Ｂ）に示
す画素回路に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理
回路などを追加してもよい。
＜有機ＥＬ表示装置＞
画素の回路構成の他の一例を図３６（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示
装置の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、
他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして
、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、そ
の励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光
素子は、電流励起型の発光素子と呼ばれる。
図３６（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のト
ランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は
、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画
素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作につ
いて説明する。
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素
子７２４および容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲ
ート電極層が走査線７２６に接続され、第１電極（ソース電極層およびドレイン電極層の
一方）が信号線７２５に接続され、第２電極（ソース電極層およびドレイン電極層の他方
）が駆動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７
２２は、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電
源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されて
いる。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一
基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ７２１および駆動用トランジスタ７２２には他の実施の形態
で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ
表示装置を提供することができる。
発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低
電源電位とは、電源線７２７に供給される高電源電位より低い電位であり、例えばＧＮＤ
、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい
値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４
に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２
４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しき
い値電圧を含む。
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省
略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲー
ト電極層との間で容量が形成されていてもよい。
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方
式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態とな
るようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジス
タ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用ト
ランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動
用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２
４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をか
ける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し
、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させ
るために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする
。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し
、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図３６（Ｃ）に示す画素構成に限定されない。例えば、図３６
（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論
理回路などを追加してもよい。
図３６で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位
側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気
的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し
、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位な
ど、上記で例示した電位を入力可能な構成とすればよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例え
ば、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機
ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤ
など）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子
、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディス
プレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた
表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・
シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュ
レーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子
、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ
を用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁
気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有して
いても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。
電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（
ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃ
ｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子
を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過
型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶デ
ィスプレイ）などがある。電子インク、電子粉流体（登録商標）、または電気泳動素子を
用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプ
レイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、
反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全
部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極
の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費
電力を低減することができる。なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体
の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複
数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設ける
ことにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを
容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層など
を設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を
有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧ
ａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより
、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様のタッチパネルの構成例について図３７を用いて説明
する。
＜トランジスタとタッチセンサの配線の位置関係＞
図３７に画素、トランジスタ、タッチセンサの配線の位置関係を示した上面図を示す。タ
ッチセンサ用の電極である導電層４１０は、例えばソース線９１、ゲート線９２に重なる
ようにして配置することができるし、重ならずに並行して配置することができる。また、
タッチセンサの配線である導電層４１０とトランジスタ５０、容量素子６１が重ならない
例を示しているが、重ねて配置することもできる。また、導電層４１０は、画素２４に重
ならずに配置してあるが、重ねて配置することもできる。また、タッチセンサの電極とし
て役割を有することができる導電層４３０、導電層３８０についても同様の配置とするこ
とができる。
＜センサ電極等の構成例＞
以下では、タッチセンサとしての機能を有する入力装置９０のより具体的な構成例につい
て、図面を参照して説明する。
図３８（Ａ）に、入力装置９０の上面図を示す。入力装置９０は、基板９３０上に複数の
電極９３１、複数の電極９３２、複数の配線９４１、複数の配線９４２を有する。また基
板９３０には、複数の配線９４１及び複数の配線９４２の各々と電気的に接続するＦＰＣ
９５０が設けられている。また、図３８（Ａ）では、ＦＰＣ９５０にＩＣ９５１が設けら
れている例を示している。
図３８（Ｂ）に、図３８（Ａ）中の一点鎖線で囲った領域の拡大図を示す。電極９３１は
、複数の菱形の電極パターンが、紙面横方向に連なった形状を有している。一列に並んだ
菱形の電極パターンは、それぞれ電気的に接続されている。また電極９３２も同様に、複
数の菱形の電極パターンが、紙面縦方向に連なった形状を有し、一列に並んだ菱形の電極
パターンはそれぞれ電気的に接続されている。また、電極９３１と、電極９３２とはこれ
らの一部が重畳し、互いに交差している。この交差部分では電極９３１と電極９３２とが
電気的に短絡（ショート）しないように、絶縁体が挟持されている。
また、図３８（Ｃ）に示すように、電極９３２が菱形の形状を有する複数の電極９３３と
、ブリッジ電極９３４によって構成されていてもよい。島状の電極９３３は、紙面縦方向
に並べて配置され、ブリッジ電極９３４により隣接する２つの電極９３３が電気的に接続
されている。このような構成とすることで、電極９３３と、電極９３１を同一の導電膜を
加工することで同時に形成することができる。そのためこれらの膜厚のばらつきを抑制す
ることができ、それぞれの電極の抵抗値や光透過率が場所によってばらつくことを抑制で
きる。なお、ここでは電極９３２がブリッジ電極９３４を有する構成としたが、電極９３
１がこのような構成であってもよい。
また、図３８（Ｄ）に示すように、図３８（Ｂ）で示した電極９３１及び９３２の菱形の
電極パターンの内側をくりぬいて、輪郭部のみを残したような形状としてもよい。このと
き、電極９３１及び電極９３２の幅が、使用者から視認されない程度に細い場合には、後
述するように電極９３１及び電極９３２に金属や合金などの遮光性の材料を用いてもよい
。また、図３８（Ｄ）に示す電極９３１または電極９３２が、上記ブリッジ電極９３４を
有する構成としてもよい。
１つの電極９３１は、１つの配線９４１と電気的に接続している。また１つの電極９３２
は、１つの配線９４２と電気的に接続している。ここで、電極９３１と電極９３２のいず
れか一方が、行配線に相当し、いずれか他方が列配線に相当する。
一例として、図３９（Ａ）、図３９（Ｂ）、図３９（Ｃ）、図３９（Ｄ）に、電極９３１
または電極９３２の一部を拡大した概略図を示している。電極は様々な形状を有すること
ができる。
図４０（Ａ）、図４０（Ｂ）、図４０（Ｃ）には、電極９３１及び電極９３２に代えて、
細線状の上面形状を有する電極９３６及び電極９３７を用いた場合の例を示している。図
４０（Ａ）において、それぞれ直線状の電極９３６及び電極９３７が、格子状に配列して
いる例を示している。図４０（Ｂ）、図４０（Ｃ）では電極９３６、電極９３７がジグザ
グ状に配置されている。
図４０（Ｂ）中の一点鎖線で囲った領域の拡大図を図４１（Ａ）、図４１（Ｂ）、図４１
（Ｃ）に、図４０（Ｃ）中の一点鎖線で囲った領域の拡大図を図４１（Ｄ）、図４１（Ｅ
）、図４１（Ｆ）にそれぞれ示す。また、各図には電極９３６、電極９３７、およびこれ
らが交差する交差部９３８を示している。図４１（Ｂ）、図４１（Ｅ）に示すように、図
４１（Ａ）、図４１（Ｄ）における電極９３６及び電極９３７の直線部分が、角部を有す
るように蛇行する形状であってもよいし、図４１（Ｃ）、図４１（Ｆ）に示すように、曲
線が連続するように蛇行する形状であってもよい。
＜インセル型のタッチパネルの構成例＞
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネルの構成例
について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した例
を示す。
図４２（Ａ）は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一部
における等価回路図である。
一つの画素は少なくともトランジスタ３５０３と液晶素子３５０４を有する。またトラン
ジスタ３５０３のゲートに配線３５０１が、ソースまたはドレインの一方には配線３５０
２が、それぞれ電気的に接続されている。
画素回路は、Ｘ方向に延在する複数の配線（例えば、配線３５１０＿１、配線３５１０＿
２）と、Ｙ方向に延在する複数の配線（例えば、配線３５１１）を有し、これらは互いに
交差して設けられ、その間に容量が形成される。
また、画素回路に設けられる画素のうち、一部の隣接する複数の画素は、それぞれに設け
られる液晶素子の一方の電極が電気的に接続され、一つのブロックを形成する。当該ブロ
ックは、島状のブロック（例えば、ブロック３５１５＿１、ブロック３５１５＿２）と、
Ｙ方向に延在するライン状のブロック（例えば、ブロック３５１６）の、２種類に分類さ
れる。なお、図４２では、画素回路の一部のみを示しているが、実際にはこれら２種類の
ブロックがＸ方向及びＹ方向に繰り返し配置される。
Ｘ方向に延在する配線３５１０＿１（または３５１０＿２）は、島状のブロック３５１５
＿１（またはブロック３５１５＿２）と電気的に接続される。なお、図示しないが、Ｘ方
向に延在する配線３５１０＿１は、ライン状のブロックを介してＸ方向に沿って不連続に
配置される複数の島状のブロック３５１５＿１を電気的に接続する。また、Ｙ方向に延在
する配線３５１１は、ライン状のブロック３５１６と電気的に接続される。
図４２（Ｂ）は、Ｘ方向に延在する複数の配線３５１０と、Ｙ方向に延在する複数の配線
３５１１の接続構成を示した等価回路図である。Ｘ方向に延在する配線３５１０の各々に
は、入力電圧または共通電位を入力することができる。また、Ｙ方向に延在する配線３５
１１の各々には接地電位を入力する、または配線３５１１と検出回路と電気的に接続する
ことができる。
以下、図４３（Ａ）、図４３（Ｂ）を用いて、上述したタッチパネルの動作について説明
する。
ここでは１フレーム期間を、書き込み期間と検知期間とに分ける。書き込み期間は画素へ
の画像データの書き込みを行う期間であり、配線３５１０（ゲート線ともいう）が順次選
択される。一方、検知期間は、タッチセンサによるセンシングを行う期間であり、Ｘ方向
に延在する配線３５１０が順次選択され、入力電圧が入力される。
図４３（Ａ）は、書き込み期間における等価回路図である。書き込み期間では、Ｘ方向に
延在する配線３５１０と、Ｙ方向に延在する配線３５１１の両方に、共通電位が入力され
る。
図４３（Ｂ）は、検知期間のある時点における等価回路図である。検知期間では、Ｙ方向
に延在する配線３５１１の各々は、検出回路と電気的に接続する。また、Ｘ方向に延在す
る配線３５１０のうち、選択されたものには入力電圧が入力され、それ以外のものには共
通電位が入力される。
なお、ここで例示した駆動方法は、インセル方式だけでなく上記で例示したタッチパネル
にも適用することができ、上記駆動方法例で示した方法と組み合わせて用いることができ
る。
このように、画像の書き込み期間とタッチセンサによるセンシングを行う期間とを、独立
して設けることが好ましい。これにより、画素の書き込み時のノイズに起因するタッチセ
ンサの感度の低下を抑制することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、酸化物半導体膜の構造について説明する。
＜成膜方法＞
以下では、ＣＡＡＣ−ＯＳの成膜方法の一例について説明する。
図４４（Ａ）は、成膜室内の模式図である。ＣＡＡＣ−ＯＳは、スパッタリング法により
成膜することができる。
図４４（Ａ）に示すように、基板５２２０とターゲット５２３０とは向かい合うように配
置している。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。ま
た、基板５２２０の下部には加熱機構５２６０が設けられている。図示しないが、ターゲ
ット５２３０は、バッキングプレートに接着されている。バッキングプレートを介してタ
ーゲット５２３０と向かい合う位置には、複数のマグネットが配置される。マグネットの
磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と
呼ばれる。
基板５２２０とターゲット５２３０との距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離
）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とす
る。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％
以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは
０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の電
圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲット
５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領
域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は、
例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には
劈開面が含まれる。一例として、図４５に、ターゲット５２３０に含まれるＩｎＭＺｎＯ
４（元素Ｍは、例えばアルミニウム、ガリウム、イットリウムまたはスズ）の結晶構造を
示す。なお、図４５は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造
である。ＩｎＭＺｎＯ４の結晶では、酸素原子が負の電荷を有することにより、近接する
二つのＭ−Ｚｎ−Ｏ層の間に斥力が生じている。そのため、ＩｎＭＺｎＯ４の結晶は、近
接する二つのＭ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に加
速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペレ
ット状のスパッタ粒子であるペレット５２００が剥離する（図４４（Ａ）参照。）。ペレ
ット５２００は、図４５に示す二つの劈開面に挟まれた部分である。よって、ペレット５
２００のみ抜き出すと、その断面は図４４（Ｂ）のようになり、上面は図４４（Ｃ）のよ
うになることがわかる。なお、ペレット５２００は、イオン５２０１の衝突の衝撃によっ
て、構造に歪みが生じる場合がある。なお、ペレット５２００の剥離に伴い、ターゲット
５２３０から粒子５２０３も弾き出される。粒子５２０３は、原子１個または原子数個の
集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ ｐａｒｔｉｃｌ
ｅｓ）と呼ぶこともできる。
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状の
スパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を有
する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状は
、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合が
ある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）
となる場合もある。
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット５
２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下
とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは１
．２ｎｍ以上２．５ｎｍ以下とする。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物を有するターゲット
５２３０にイオン５２０１を衝突させる。そうすると、Ｍ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およ
びＭ−Ｚｎ−Ｏ層の３層を有するペレット５２００が剥離する。なお、ペレット５２００
の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。粒子５２０３は、
原子１個または原子数個の集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔ
ｏｍｉｃ ｐａｒｔｉｃｌｅｓ）と呼ぶこともできる。
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する場
合がある。例えば、ペレット５２００がプラズマ５２４０中にあるＯ２−から負の電荷を
受け取る場合がある。その結果、ペレット５２００の表面の酸素原子が負に帯電する場合
がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラズマ５２４
０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場合がある。
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の表
面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって外
部に排出される場合がある。
次に、基板５２２０の表面におけるペレット５２００および粒子５２０３の堆積について
図４６を用いて説明する。
まず、一つ目のペレット５２００が基板５２２０に堆積する。ペレット５２００は平板状
であるため、平面側を基板５２２０の表面に向けて堆積する（図４６（Ａ）参照。）。こ
のとき、ペレット５２００の基板５２２０側の表面の電荷が、基板５２２０を介して抜け
る。
次に、二つ目のペレット５２００が、基板５２２０に達する。このとき、一つ目のペレッ
ト５２００の表面、および二つ目のペレット５２００の表面が電荷を帯びているため、互
いに反発し合う力が生じる（図４６（Ｂ）参照。）。
その結果、二つ目のペレット５２００は、一つ目のペレット５２００上を避け、基板５２
２０の表面の少し離れた場所に堆積する（図４６（Ｃ）参照。）。これを繰り返すことで
、基板５２２０の表面には、無数のペレット５２００が一層分の厚みだけ堆積する。また
、ペレット５２００と別のペレット５２００との間には、ペレット５２００の堆積してい
ない領域が生じる。
次に、粒子５２０３が基板５２２０の表面に達する（図４６（Ｄ）参照。）。
粒子５２０３は、ペレット５２００の表面などの活性な領域には堆積することができない
。そのため、ペレット５２００の堆積していない領域を埋めるように堆積する。そして、
ペレット５２００間で粒子５２０３が横方向に成長（ラテラル成長ともいう。）すること
で、ペレット５２００間を連結させる。このように、ペレット５２００の堆積していない
領域を埋めるまで粒子５２０３が堆積する。このメカニズムは、ＡＬＤ法の堆積メカニズ
ムに類似する。
なお、ペレット５２００間で粒子５２０３がラテラル成長するメカニズムは複数の可能性
がある。例えば、図４６（Ｅ）に示すように、一層目のＭ−Ｚｎ−Ｏ層の側面から連結す
るメカニズムがある。この場合、一層目のＭ−Ｚｎ−Ｏ層が形成された後で、Ｉｎ−Ｏ層
、二層目のＭ−Ｚｎ−Ｏ層の順に、一層ずつ連結していく（第１のメカニズム）。
または、例えば、図４７（Ａ）に示すように、まず一層目のＭ−Ｚｎ−Ｏ層の一側面につ
き粒子５２０３の一つが結合する。次に、図４７（Ｂ）に示すようにＩｎ−Ｏ層の一側面
につき一つの粒子５２０３が結合する。次に、図４７（Ｃ）に示すように二層目のＭ−Ｚ
ｎ−Ｏ層の一側面につき一つの粒子５２０３が結合することで連結する場合もある（第２
のメカニズム）。なお、図４７（Ａ）、図４７（Ｂ）および図４７（Ｃ）が同時に起こる
ことで連結する場合もある（第３のメカニズム）。
以上に示したように、ペレット５２００間における粒子５２０３のラテラル成長のメカニ
ズムとしては、上記３種類が考えられる。ただし、そのほかのメカニズムによってペレッ
ト５２００間で粒子５２０３がラテラル成長する可能性もある。
したがって、複数のペレット５２００がそれぞれ異なる方向を向いている場合でも、複数
のペレット５２００間を粒子５２０３がラテラル成長しながら埋めることにより、結晶粒
界の形成が抑制される。また、複数のペレット５２００間を、粒子５２０３が滑らかに結
びつけるため、単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、微小
な結晶領域（ペレット５２００）間に歪みを有する結晶構造が形成される。このように、
結晶領域間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と呼
ぶのは適切ではないと考えられる。
粒子５２０３が、ペレット５２００間を埋め終わると、ペレット５２００と同程度の厚さ
を有する第１の層が形成される。第１の層の上には新たな一つ目のペレット５２００が堆
積する。そして、第２の層が形成される。さらに、これが繰り返されることで、積層体を
有する薄膜構造が形成される（図４４（Ｄ）参照。）。
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化す
る。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表面
でマイグレーションを起こす。その結果、ペレット５２００と別のペレット５２００とが
、粒子５２０３を介さずに連結する割合が増加するため、配向性の高いＣＡＡＣ−ＯＳと
なる。ＣＡＡＣ−ＯＳを成膜する際の基板５２２０の表面温度は、１００℃以上５００℃
未満、好ましくは１４０℃以上４５０℃未満、さらに好ましくは１７０℃以上４００℃未
満である。したがって、基板５２２０として第８世代以上の大面積基板を用いた場合でも
、反りなどはほとんど生じないことがわかる。
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマイ
グレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なることで
配向性の低いｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ）などとなる（図４８参照。）。ｎｃ−ＯＳでは、ペレット５２００が負
に帯電していることにより、ペレット５２００は一定間隔を開けて堆積する可能性がある
。したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半
導体と比べて緻密な構造となる。
また、ＣＡＡＣ−ＯＳにおいて、ペレット同士の隙間が極めて小さくなることで、一つの
大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を有
する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎ
ｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。
以上のようなモデルにより、ペレット５２００が基板５２２０の表面に堆積していくと考
えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能
であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、Ｃ
ＡＡＣ−ＯＳおよびｎｃ−ＯＳは、大面積のガラス基板などであっても均一な成膜が可能
である。例えば、基板５２２０の表面（被形成面）の構造が非晶質構造（例えば非晶質酸
化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、被形成面である基板５２２０の表面に凹凸がある場合でも、その形状に沿ってペレ
ット５２００が配列することがわかる。
（実施の形態９）
＜モジュール＞
以下では、本発明の一態様の半導体装置を適用した表示モジュールについて、図４９を用
いて説明を行う。
図４９に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との
間に、ＦＰＣ８００３に接続されたタッチセンサ８００４、ＦＰＣ８００５に接続された
表示装置８００６、バックライトユニット８００７、フレーム８００９、プリント基板８
０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリ
ー８０１１、タッチセンサ８００４などを有さない場合もある。
本発明の一態様の半導体装置は、例えば、表示装置８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチセンサ８００４および表示装置
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチセンサ８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示装置８０
０６に重畳して用いることができる。また、表示装置８００６の対向基板（封止基板）に
、タッチパネル機能を持たせるようにすることも可能である。または、表示装置８００６
の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、
表示装置８００６の各画素内にタッチセンサ用電極を設け、容量式のタッチパネルとする
ことも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライト
ユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示装置８００６の保護機能の他、プリント基板８０１０の動作に
より発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフ
レーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
もよいし、別途設けたバッテリー８０１１による電源であってもよい。商用電源を用いる
場合には、バッテリー８０１１を有さなくてもよい。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
（実施の形態１０）
＜電子機器＞
本実施の形態では、本発明の一態様である表示装置を適用することのできる電子機器の一
例について、図５０、図５１を用いて説明する。
表示装置を適用した電子機器として、例えば、テレビジョン装置（テレビ、又はテレビジ
ョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオ
カメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携
帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げ
られる。これらの電子機器の具体例を図５０、図５１に示す。
図５０（Ａ）は携帯型ゲーム機であり、筐体７１０１、筐体７１０２、表示部７１０３、
表示部７１０４、マイク７１０５、スピーカー７１０６、操作キー７１０７、スタイラス
７１０８等を有する。本発明の一態様に係る表示装置は、表示部７１０３または表示部７
１０４に用いることができる。表示部７１０３または表示部７１０４に本発明の一態様に
係る表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯
型ゲーム機を提供することができる。なお、図５０（Ａ）に示した携帯型ゲーム機は、２
つの表示部７１０３と表示部７１０４とを有しているが、携帯型ゲーム機が有する表示部
の数は、これに限定されない。
図５０（Ｂ）は、スマートウオッチであり、筐体７３０２、表示部７３０４、操作ボタン
７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有する
。本発明の一態様に係る表示装置またはタッチパネルを表示部７３０４に用いることがで
きる。
図５０（Ｃ）は、携帯情報端末であり、筐体７５０１に組み込まれた表示部７５０２の他
、操作ボタン７５０３、外部接続ポート７５０４、スピーカー７５０５、マイク７５０６
などを備えている。本発明の一態様に係る表示装置は、表示部７５０２に用いることがで
きる。なお、表示部７５０２は、非常に高精細とすることができるため、中小型でありな
がら８ｋの表示を行うことができ、非常に鮮明な画像を得ることができる。
図５０（Ｄ）はビデオカメラであり、第１筐体７７０１、第２筐体７７０２、表示部７７
０３、操作キー７７０４、レンズ７７０５、接続部７７０６等を有する。操作キー７７０
４およびレンズ７７０５は第１筐体７７０１に設けられており、表示部７７０３は第２筐
体７７０２に設けられている。そして、第１筐体７７０１と第２筐体７７０２とは、接続
部７７０６により接続されており、第１筐体７７０１と第２筐体７７０２の間の角度は、
接続部７７０６により変更が可能である。表示部７７０３における映像を、接続部７７０
６における第１筐体７７０１と第２筐体７７０２との間の角度に従って切り替える構成と
しても良い。レンズ７７０５の焦点となる位置には本発明の一態様の撮像装置を備えるこ
とができる。本発明の一態様に係る表示装置は、表示部７７０３に用いることができる。
図５０（Ｅ）は、曲面ディスプレイであり、筐体７８０１に組み込まれた表示部７８０２
の他、操作ボタン７８０３、スピーカー７８０４などを備えている。本発明の一態様に係
る表示装置は、表示部７８０２に用いることができる。
図５０（Ｆ）は、デジタルサイネージであり、電柱７９２１に設置された表示部７９２２
を備えている。本発明の一態様に係る表示装置は、表示部７９２２に用いることができる
。
図５１（Ａ）はノート型パーソナルコンピュータであり、筐体８１２１、表示部８１２２
、キーボード８１２３、ポインティングデバイス８１２４等を有する。本発明の一態様に
係る表示装置は、表示部８１２２に適用することができる。なお、表示部８１２２は、非
常に高精細とすることができるため、中小型でありながら８ｋの表示を行うことができ、
非常に鮮明な画像を得ることができる。
図５１（Ｂ）に自動車９７００の外観を示す。図５１（Ｃ）に自動車９７００の運転席を
示す。自動車９７００は、車体９７０１、車輪９７０２、ダッシュボード９７０３、ライ
ト９７０４等を有する。本発明の一態様の表示装置、または入出力装置は、自動車９７０
０の表示部などに用いることができる。例えば、図５１（Ｃ）に示す表示部９７１０乃至
表示部９７１５に本発明の一態様の表示装置、入出力装置、またはタッチパネルを設ける
ことができる。
表示部９７１０と表示部９７１１は、自動車のフロントガラスに設けられた表示装置、ま
たは入出力装置である。本発明の一態様の表示装置、または入出力装置は、表示装置、ま
たは入出力装置が有する電極を、透光性を有する導電性材料で作製することによって、反
対側が透けて見える、いわゆるシースルー状態の表示装置、または入出力装置とすること
ができる。シースルー状態の表示装置、または入出力装置であれば、自動車９７００の運
転時にも視界の妨げになることがない。よって、本発明の一態様の表示装置、または入出
力装置を自動車９７００のフロントガラスに設置することができる。なお、表示装置、ま
たは入出力装置に、表示装置、または入出力装置を駆動するためのトランジスタなどを設
ける場合には、有機半導体材料を用いた有機トランジスタや、酸化物半導体を用いたトラ
ンジスタなど、透光性を有するトランジスタを用いるとよい。
表示部９７１２はピラー部分に設けられた表示装置である。例えば、車体に設けられた撮
像手段からの映像を表示部９７１２に映し出すことによって、ピラーで遮られた視界を補
完することができる。表示部９７１３はダッシュボード部分に設けられた表示装置である
。例えば、車体に設けられた撮像手段からの映像を表示部９７１３に映し出すことによっ
て、ダッシュボードで遮られた視界を補完することができる。すなわち、自動車の外側に
設けられた撮像手段からの映像を映し出すことによって、死角を補い、安全性を高めるこ
とができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感
なく安全確認を行うことができる。
また、図５１（Ｄ）は、運転席と助手席にベンチシートを採用した自動車の室内を示して
いる。表示部９７２１は、ドア部に設けられた表示装置、または入出力装置である。例え
ば、車体に設けられた撮像手段からの映像を表示部９７２１に映し出すことによって、ド
アで遮られた視界を補完することができる。また、表示部９７２２は、ハンドルに設けら
れた表示装置である。表示部９７２３は、ベンチシートの座面の中央部に設けられた表示
装置である。なお、表示装置を座面や背もたれ部分などに設置して、当該表示装置を、当
該表示装置の発熱を熱源としたシートヒーターとして利用することもできる。
表示部９７１４、表示部９７１５、または表示部９７２２はナビゲーション情報、スピー
ドメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他
様々な情報を提供することができる。また、表示部に表示される表示項目やレイアウトな
どは、使用者の好みに合わせて適宜変更することができる。なお、上記情報は、表示部９
７１０乃至表示部９７１３、表示部９７２１、表示部９７２３にも表示することができる
。また、表示部９７１０乃至表示部９７１５、表示部９７２１乃至表示部９７２３は照明
装置として用いることも可能である。また、表示部９７１０乃至表示部９７１５、表示部
９７２１乃至表示部９７２３は加熱装置として用いることも可能である。
本発明の一態様の表示装置が適用される表示部は平面であってもよい。この場合、本発明
の一態様の表示装置は、曲面や可撓性を有さない構成であってもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
本実施例では、本発明の一態様に係る保護膜２３の水分のバリア性評価を行うためにＣａ
テストを実施した。その結果について説明する。
サンプルは、ガラス基板にカルシウムを８０ｎｍの厚さで真空蒸着し、ＯＤＦ（Ｏｎｅ
Ｄｒｏｐ Ｆｉｌｌ）用接着材を塗布し、もう一方のガラス基板と真空中で貼り合せを行
った。そして接着材を硬化させた。このときの接着された幅は約１ｍｍであった。そして
保護膜２３を成膜し、サンプルを作製した。
保護膜２３として、酸化アルミニウム膜をＡＬＤ法により成膜した。プリカーサとしてＴ
ＭＡ （Ｔｒｉｍｅｔｈｙｌ Ａｌｕｍｉｎｕｍ）とオゾンと、を用いて熱ＡＬＤ法によ
り酸化アルミニウム膜を１００ｎｍ成膜した。
図５２にＡＬＤ法により成膜した保護膜の有無によるＣａテスト測定結果を示す。横軸は
６０℃湿度９０％における保存時間、縦軸が光透過率であり、光透過率が高いほど水分が
浸入している事を示す。
図５２より、保護膜２３が無い場合、水分進入により光透過率が増加傾向を示している。
一方で、本発明の一態様であるＡＬＤ法を用いた保護膜２３を有したサンプルにおいては
、光透過率変化は見られない。したがって、本発明の一態様を実施することにより、水分
侵入の抑制効果が得られる。
本実施例では、本発明の一態様に係る保護膜２３を成膜した、液晶を封入したテストセル
にて電圧保持率特性の評価を行った。その結果について説明する。
表１にテストセルの概要を、表２に測定条件を示す。
Figure 2021182142
Figure 2021182142
テストセルは液晶が透光性を有する電極（ＩＴＯ電極）に挟まれた構造であり、ＯＤＦプ
ロセスで作製した。その後、保護膜２３として酸化アルミニウム膜を成膜した。当該酸化
アルミニウム膜の成膜条件は、プリカーサとしてＴＭＡと、オゾンと、を用いて熱ＡＬＤ
法により８０℃とした。また、当該酸化アルミニウムの膜厚は、７０ｎｍと、１１０ｎｍ
を２種類用意した。また、ポジ型液晶と、ネガ型液晶の２種類で評価を行った。
図５３に本発明の一態様に係る保護膜２３を成膜し、液晶にはポジ型液晶を使用したサン
プルの電圧保持率測定結果を、図５４に本発明の一態様を用いた場合のネガ型液晶の電圧
保持率測定結果を示す。横軸が６０℃湿度９０％における保存時間、縦軸が電圧保持率を
示す。
図５３、図５４より、本発明の一態様である、保護膜２３を有することで、ポジ型液晶、
ネガ型液晶、いずれの液晶においても保存試験開始時からの変化がない状態で推移してお
り、電圧保持率の長期信頼性が向上していることがわかる。また、保護膜２３は、７０ｎ
ｍ、１１０ｎｍいずれにおいても同様の効果が得られている。したがって、本発明の一態
様に係る保護膜２３を有することで、電圧をより安定して保持することが可能となり、書
き込み回数を抑えた駆動をさせる場合にも動作信頼性を高めることが可能である。
本実施例では、本発明の一態様に係る液晶素子を用いた表示装置を作製した。当該表示装
置の表示結果について説明する。
表３に液晶素子を用いた表示装置の仕様を示す。当該表示装置は、高精細の液晶パネルで
ある。
Figure 2021182142
当該表示装置に対して、保護膜２３として、酸化アルミニウム膜をＡＬＤ法により成膜し
た。プリカーサとしてＴＭＡ （Ｔｒｉｍｅｔｈｙｌ Ａｌｕｍｉｎｕｍ）と、オゾンと
を用いて、熱ＡＬＤ法により酸化アルミニウム膜を８０℃で約１００ｎｍ成膜した。
図５５に本発明の一態様を用いて作製した表示装置の表示結果を示す。額縁幅は１ｍｍ以
下である。図５５より、ＡＬＤ法で成膜した保護膜２３を用いて側面部および周辺部を封
止することにより、高い表示品位を有し、かつ額縁が狭くても信頼性の高い、表示装置を
得ることができる。
本実施例では、実施例３で用いた表示パネル２０の側面部について走査型電子顕微鏡（Ｓ
ｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＳＥＭ）による断面観察、
およびエネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ
Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）による元素マッピング分析を実施した結果につい
て説明する。
ＳＥＭ観察には、日立ハイテクノロジーズ社製 ＳＵ８０３０を用いた。ＥＤＸ分析には
、堀場製作所社製 ＥＭＡＸＥｖｏｌｕｔｉｏｎを用いた。また、基板側面部は樹脂３７
８に固定した後、観察を実施した。観察した表示パネル２０の断面模式図を図５６（Ａ）
に示す。説明をしやすくするためにトランジスタ、容量素子、および絶縁層や導電層など
が形成される領域は、領域１５、領域１６として示している。観察領域は、図５６（Ａ）
の領域１７である。図５６（Ｂ）に領域１７の模式図を示す。領域１７は、基板１００、
基板３００、絶縁層１３１、絶縁層１８０、保護膜２３、絶縁層３３０、導電層３８０、
接着層３７０、および樹脂３７８を有している。
図５７（Ａ）に領域１７の断面ＳＥＭ写真、図５７（Ｂ）にＥＤＸによるアルミニウムの
マッピング分析結果、図５７（Ｃ）にＥＤＸ法による酸素のマッピング分析結果を示す。
図５７（Ａ）より、領域１７は、基板１００、絶縁層１３１、絶縁層１８０、接着層３７
０、樹脂３７８、導電層３８０を含んでいることが分かる。また、図５７（Ｂ）、図５７
（Ｃ）より、表示装置の側面部に対して、アルミニウム、および酸素が導電層３８０、接
着層３７０、絶縁層１８０に沿って検出されており、ＡＬＤ法により成膜した保護膜２３
である酸化アルミニウム膜が均一に形成されていることが分かる。
また、領域１７の上部、および下部に対して拡大して断面ＳＥＭ観察を行い、上部につい
てはさらにＥＤＸ分析を行った。図５８（Ａ）に領域１７上部のＳＥＭ写真、図５８（Ｂ
）に領域１７上部のＥＤＸ法によるアルミニウムのマッピング分析結果、図５８（Ｃ）に
領域１７下部の断面ＳＥＭ観察結果を示す。
図５８（Ａ）、図５８（Ｂ）より、絶縁層３３０、接着層３７０、樹脂３７８、導電層３
８０のほか、アルミニウムの存在が確認でき、保護膜２３である酸化アルミニウム膜が接
着層３７０、導電層３８０を含む表示装置の側面部に対して、均一に成膜されていること
が分かる。また、図５８（Ｃ）より、下部領域についても保護膜２３である酸化アルミニ
ウム膜が均一に成膜されていることが分かる。
以上より、図５７（Ａ）、図５７（Ｂ）、図５７（Ｃ）、図５８（Ａ）、図５８（Ｂ）、
図５８（Ｃ）は、図５６（Ｂ）の構成を反映しており、本発明が実施可能であることが確
認された。本発明の一態様を用いた表示装置は、バリア性を高めることができ、額縁を小
さくした場合にも、信頼性を向上させることができる。
本実施例では、保護膜２３に含有される不純物濃度の評価を行った結果について説明する
。
不純物濃度評価は、二次イオン質量分析（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐ
ｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）により行い、分析装置としてアルバック・ファイ社製
ダイナミックＳＩＭＳ装置ＰＨＩ ＡＤＥＰＴ−１０１０を用いた。分析用のサンプルは
、シリコンウェーハ上に塩酸酸化により熱酸化膜を形成し、当該熱酸化膜上に保護膜２３
として用いることができるＡＬＤ法により成膜した酸化アルミニウム（ＡｌＯｘ）膜、ま
たはスパッタリング法により成膜した酸化アルミニウム膜を成膜することで作製した。
図５９に酸化アルミニウム膜中の水素、炭素、フッ素のＳＩＭＳ分析結果を示す。
図５９より、ＡＬＤ法で成膜した酸化アルミニウム膜では、水素の濃度が１×１０２１ａ
ｔｏｍｓ／ｃｍ３程度、炭素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３程度、フッ素濃度が
１×１０２０ａｔｏｍｓ／ｃｍ３程度であることが分かった。また、スパッタリング法に
より成膜した酸化アルミニウム膜とは、それぞれの元素濃度が異なっており、成膜方法の
違いにより生じることが分かる。また、ＡＬＤ法により成膜した酸化アルミニウム膜中の
不純物濃度は、より低減することが可能であり、さらに表示装置の信頼性を向上させるこ
とができる。
本実施例では、高温高湿保存試験後の光透過率測定結果について説明する。
サンプルは、実施例３で示した液晶ディスプレイと同様の仕様で作製し、ＡＬＤ法により
酸化アルミニウム膜を成膜したものと、酸化アルミニウム膜を成膜していないものをそれ
ぞれ数個ずつ用意した。これらのサンプルに対して６０℃、９０％の高温高湿保存試験を
行い、その後フレーム周波数０．１Ｈｚのアイドリング・ストップ（ＩＤＳ）駆動を行っ
た際の光透過率を測定した。測定点は、サンプルの端部から５ｍｍ内側とした（図６０（
Ａ））。また、測定の際、書きかえ前後で最も光透過率差の発生しやすい中間調（グレー
）を表示させた（図６１参照）。
なお、アイドリング・ストップ（ＩＤＳ）駆動とは、データの書き込み処理を実行した後
、データの書き換えを停止する駆動方法のことをいう。図６０（Ｂ）に示すように、従来
の駆動方法であれば、１秒間に６０回程度の書き換えが必要であるが、図６０（Ｃ）ＩＤ
Ｓ駆動をすることにより、書きかえ回数を削減することができ、消費電力を削減すること
ができる。
図６２に、６０℃、９０％環境下で保存した後の各時間における光透過率の測定結果を示
す。なお、図６２では光透過率差を階調差に変換して表示している。酸化アルミニウム膜
を成膜したサンプル（図６２（Ａ））は書き込み前後の階調差が４階調程度であるのに対
し、酸化アルミニウム膜を成膜しないサンプル（図６２（Ｂ））は階調差が１３階調程度
と大きい結果となった。
したがって、本発明を用いることにより階調変化を抑えることができ、液晶ディスプレイ
の長期信頼性を向上させることができる。
本実施例では、ＡＬＤ法により成膜した酸化アルミニウム膜の成膜時温度を変えて各評価
を行った結果について説明する。
＜酸化アルミニウム膜の密度＞
酸化アルミニウム膜の密度測定用のサンプルは、Ｓｉウェーハ上にＡＬＤ法を用いて酸化
アルミニウム膜を１００ｎｍ成膜した。当該酸化アルミニウム膜の成膜温度は、８０℃、
１００℃、１２０℃をそれぞれ用いた。プリカーサは、実施例３と同様とした。
当該酸化アルミニウム膜の密度は、Ｘ線反射率法を用いて測定した。当該測定には、株式
会社テクノス製のＴＲＸＶ−ＳＭＸを用いた。
図６３に各温度にて成膜した酸化アルミニウム膜の密度を示す。図６３より、成膜温度が
高くなるごとに、密度を高くなる傾向を示している。
＜酸化アルミニウム膜の水分の透過性＞
上記方法により成膜した酸化アルミニウム膜を用いて、実施例１と同様のＣａテスト測定
を行った。測定結果を図６４に示す。横軸は６０℃湿度９０％における保存時間、縦軸が
光透過率である。光透過率が高いほど水分が浸入している事を示す。
図６４より、成膜温度８０℃、１００℃のサンプルそれぞれにおいて光透過率が低い状態
を保持できていることがわかる。また、成膜温度１００℃のサンプルでは、低い光透過率
を安定して得られやすいことがわかる。つまり、保護膜である酸化アルミニウム膜が水分
の浸入をバリアしているということができる。
以上より、本発明の一態様を用いることにより、信頼性の高い表示装置を提供することが
できる。
１０ 表示装置
１１ 領域
１２ 領域
１３ 領域
１４ 領域
１５ 領域
１６ 領域
１７ 領域
１８ 遮光層
２０ 表示パネル
２１ 表示領域
２２ 周辺回路
２３ 保護膜
２４ 画素
３０ 溝部
４２ ＦＰＣ
５０ トランジスタ
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
５４ トランジスタ
５５ トランジスタ
６０ 容量素子
６１ 容量素子
６２ 容量素子
６３ 容量素子
７０ 発光素子
８０ 液晶素子
８１ 液晶素子
９０ 入力装置
９１ ソース線
９２ ゲート線
１００ 基板
１０１ 基板
１０３ 偏光板
１０４ バックライト
１０５ 保護基板
１１０ 絶縁層
１１２ 絶縁層
１２０ 導電層
１３０ 絶縁層
１３１ 絶縁層
１４０ 半導体層
１４１ 酸化物半導体層
１４２ 酸化物半導体層
１４３ 酸化物半導体層
１５０ 導電層
１６０ 導電層
１６５ 絶縁層
１７０ 絶縁層
１８０ 絶縁層
１８１ 絶縁層
１８２ 絶縁層
１９０ 導電層
２００ 導電層
２１０ 絶縁層
２２０ 導電層
２３０ 層
２４０ スペーサ
２４５ 隔壁
２５０ ＥＬ層
２６０ 導電層
３００ 基板
３０１ 基板
３０２ 保護基板
３０３ 偏光板
３０４ 散乱フィルム
３１２ 絶縁層
３３０ 絶縁層
３６０ 着色層
３７０ 接着層
３７１ 接着層
３７２ 接着層
３７３ 接着層
３７４ 接着層
３７５ 接着層
３７６ 接着層
３７７ 接着層
３７８ 樹脂
３８０ 導電層
３９０ 液晶層
４００ 導電層
４１０ 導電層
４２０ 絶縁層
４３０ 導電層
４４０ 絶縁層
５１０ 異方性導電膜
５２０ 導電層
５３０ 開口部
６０１ プリカーサ
６０２ プリカーサ
７００ 基板
７０１ 画素部
７０２ 走査線駆動回路
７０３ 走査線駆動回路
７０４ 信号線駆動回路
７１０ 容量配線
７１２ ゲート配線
７１３ ゲート配線
７１４ データ線
７１６ トランジスタ
７１７ トランジスタ
７１８ 液晶素子
７１９ 液晶素子
７２０ 画素
７２１ スイッチング用トランジスタ
７２２ 駆動用トランジスタ
７２３ 容量素子
７２４ 発光素子
７２５ 信号線
７２６ 走査線
７２７ 電源線
７２８ 共通電極
８００ 基板
８１０ 導入口
８２０ チャンバー内
８３０ プラズマ発生源
９３０ 基板
９３１ 電極
９３２ 電極
９３３ 電極
９３４ ブリッジ電極
９３６ 電極
９３７ 電極
９３８ 交差部
９４１ 配線
９４２ 配線
９５０ ＦＰＣ
９５１ ＩＣ
１７００ 基板
１７０１ チャンバー
１７０２ ロード室
１７０３ 処理室
１７０４ チャンバー
１７０５ チャンバー
１７０６ アンロード室
１７１１ａ 原料供給部
１７１１ｂ 原料供給部
１７１２ａ 高速バルブ
１７１２ｂ 高速バルブ
１７１３ａ 原料導入口
１７１３ｂ 原料導入口
１７１４ 原料排出口
１７１５ 排気装置
１７１６ 基板ホルダ
１７２０ 搬送室
３５０１ 配線
３５０２ 配線
３５０３ トランジスタ
３５０４ 液晶素子
３５１０ 配線
３５１０＿１ 配線
３５１０＿２ 配線
３５１１ 配線
３５１５＿１ ブロック
３５１５＿２ ブロック
３５１６ ブロック
５２００ ペレット
５２０１ イオン
５２０３ 粒子
５２２０ 基板
５２３０ ターゲット
５２４０ プラズマ
５２６０ 加熱機構
７１０１ 筐体
７１０２ 筐体
７１０３ 表示部
７１０４ 表示部
７１０５ マイク
７１０６ スピーカー
７１０７ 操作キー
７１０８ スタイラス
７３０２ 筐体
７３０４ 表示部
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 金
７５０１ 筐体
７５０２ 表示部
７５０３ 操作ボタン
７５０４ 外部接続ポート
７５０５ スピーカー
７５０６ マイク
７７０１ 筐体
７７０２ 筐体
７７０３ 表示部
７７０４ 操作キー
７７０５ レンズ
７７０６ 接続部
７８０１ 筐体
７８０２ 表示部
７８０３ 操作ボタン
７８０４ スピーカー
７９２１ 電柱
７９２２ 表示部
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチセンサ
８００５ ＦＰＣ
８００６ 表示装置
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー
８１２１ 筐体
８１２２ 表示部
８１２３ キーボード
８１２４ ポインティングデバイス
９７００ 自動車
９７０１ 車体
９７０２ 車輪
９７０３ ダッシュボード
９７０４ ライト
９７１０ 表示部
９７１１ 表示部
９７１２ 表示部
９７１３ 表示部
９７１４ 表示部
９７１５ 表示部
９７２１ 表示部
９７２２ 表示部
９７２３ 表示部

Claims (2)

  1. 第１の基板と、
    前記第１の基板上の第１の絶縁層と、
    前記第１の絶縁層上の第２の絶縁層と、
    前記第２の絶縁層上の、トランジスタのチャネル形成領域を有する第１の酸化物半導体層と、容量素子の一方の電極として機能する領域を有する第２の酸化物半導体層と、
    前記第１の酸化物半導体層上の第３の絶縁層と、
    前記第２の酸化物半導体層上及び前記第３の絶縁層上の第４の絶縁層と、
    前記第４の絶縁層上の、前記容量素子の他方の電極として機能する領域を有し、前記トランジスタのソースまたはドレインと電気的に接続される透明導電層と、を有し、
    前記第１の絶縁層は、前記第１の酸化物半導体層と接せず、且つ、前記第２の酸化物半導体層と接せず、
    前記第２の絶縁層の上面は、前記第１の酸化物半導体層と接する領域と、前記第２の酸化物半導体層と接する領域と、前記第３の絶縁層と接する領域を有し、
    前記第３の絶縁層の端部は、前記第４の絶縁層と接し、
    前記第４の絶縁層は、前記チャネル形成領域と接せず、前記第２の絶縁層と接する領域を有し、
    前記第２の酸化物半導体層は、前記第３の絶縁層が除去され、前記第４の絶縁層と接する領域において、前記チャネル形成領域よりも水素濃度が高い、表示装置。
  2. 第１の基板と、
    前記第１の基板上の第１の絶縁層と、
    前記第１の絶縁層上の第２の絶縁層と、
    前記第２の絶縁層上の、トランジスタのチャネル形成領域を有する第１の酸化物半導体層と、容量素子の一方の電極として機能する領域を有する第２の酸化物半導体層と、
    前記第１の酸化物半導体層上の第３の絶縁層と、
    前記第２の酸化物半導体層上及び前記第３の絶縁層上の第４の絶縁層と、
    前記第４の絶縁層上の、前記容量素子の他方の電極として機能する領域を有し、前記トランジスタのソースまたはドレインと電気的に接続される透明導電層と、を有し、
    前記第１の絶縁層は、前記第１の酸化物半導体層と接せず、且つ、前記第２の酸化物半導体層と接せず、
    前記第２の絶縁層の上面は、前記第１の酸化物半導体層と接する領域と、前記第２の酸化物半導体層と接する領域と、前記第３の絶縁層と接する領域を有し、
    前記第３の絶縁層の端部は、前記第４の絶縁層と接し、
    前記第４の絶縁層は、前記チャネル形成領域と接せず、前記第２の絶縁層と接する領域を有し、
    前記第２の酸化物半導体層は、前記第３の絶縁層が除去され、前記第４の絶縁層と接する領域において、前記チャネル形成領域よりも２倍以上水素濃度が高い、表示装置。
JP2021116958A 2014-11-26 2021-07-15 表示装置 Active JP7177227B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022180214A JP7558236B2 (ja) 2014-11-26 2022-11-10 表示装置

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2014238566 2014-11-26
JP2014238566 2014-11-26
JP2014243313 2014-12-01
JP2014243313 2014-12-01
JP2015044820 2015-03-06
JP2015044820 2015-03-06
JP2015109045 2015-05-28
JP2015109045 2015-05-28
JP2020117079A JP2020188006A (ja) 2014-11-26 2020-07-07 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020117079A Division JP2020188006A (ja) 2014-11-26 2020-07-07 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022180214A Division JP7558236B2 (ja) 2014-11-26 2022-11-10 表示装置

Publications (2)

Publication Number Publication Date
JP2021182142A true JP2021182142A (ja) 2021-11-25
JP7177227B2 JP7177227B2 (ja) 2022-11-22

Family

ID=56010065

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2015228821A Active JP6731717B2 (ja) 2014-11-26 2015-11-24 表示装置
JP2020117079A Withdrawn JP2020188006A (ja) 2014-11-26 2020-07-07 表示装置
JP2021116958A Active JP7177227B2 (ja) 2014-11-26 2021-07-15 表示装置
JP2022180214A Active JP7558236B2 (ja) 2014-11-26 2022-11-10 表示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2015228821A Active JP6731717B2 (ja) 2014-11-26 2015-11-24 表示装置
JP2020117079A Withdrawn JP2020188006A (ja) 2014-11-26 2020-07-07 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022180214A Active JP7558236B2 (ja) 2014-11-26 2022-11-10 表示装置

Country Status (3)

Country Link
US (4) US10871669B2 (ja)
JP (4) JP6731717B2 (ja)
KR (4) KR102456654B1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107111970B (zh) 2014-10-28 2021-08-13 株式会社半导体能源研究所 显示装置、显示装置的制造方法及电子设备
CN111477657B (zh) 2014-10-28 2024-03-05 株式会社半导体能源研究所 功能面板、功能面板的制造方法、模块、数据处理装置
KR102345978B1 (ko) * 2015-01-16 2021-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6474337B2 (ja) * 2015-08-27 2019-02-27 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR101730537B1 (ko) * 2015-11-30 2017-04-26 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR102375685B1 (ko) * 2016-02-02 2022-03-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102606279B1 (ko) 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
CN106094301A (zh) * 2016-06-06 2016-11-09 深圳市华星光电技术有限公司 压力触控式液晶显示装置及其制作方法
KR102548461B1 (ko) 2016-06-10 2023-06-28 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
JP6749807B2 (ja) * 2016-07-26 2020-09-02 新光電気工業株式会社 光半導体装置
US10141544B2 (en) 2016-08-10 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Electroluminescent display device and manufacturing method thereof
KR102103962B1 (ko) * 2016-09-02 2020-06-01 삼성디스플레이 주식회사 디스플레이 장치 및 제조 방법
KR20180028850A (ko) * 2016-09-09 2018-03-19 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102671371B1 (ko) 2016-10-07 2024-06-04 삼성디스플레이 주식회사 플렉시블 디스플레이 장치 및 그 제조방법
WO2018130930A1 (en) * 2017-01-16 2018-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI763772B (zh) * 2017-01-30 2022-05-11 德商麥克專利有限公司 電子裝置之有機元件的形成方法
JP6785171B2 (ja) 2017-03-08 2020-11-18 株式会社日本製鋼所 成膜方法および電子装置の製造方法並びにプラズマ原子層成長装置
CN106971980A (zh) * 2017-03-30 2017-07-21 武汉华星光电技术有限公司 一种阵列基板的制作方法及阵列基板
CN107561760A (zh) * 2017-09-19 2018-01-09 惠科股份有限公司 内嵌式触控显示装置
JP6942602B2 (ja) * 2017-10-19 2021-09-29 株式会社ジャパンディスプレイ 表示装置の製造方法
KR102439156B1 (ko) * 2017-11-28 2022-09-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN108761887B (zh) * 2018-04-28 2020-03-27 武汉华星光电技术有限公司 阵列基板及显示面板
JPWO2020039292A1 (ja) * 2018-08-23 2021-09-09 株式会社半導体エネルギー研究所 表示パネル、表示装置
CN110867490B (zh) * 2018-08-28 2021-01-08 上海交通大学 用于半导体薄膜晶体管的保护层及其实现和应用方法
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
JP7160334B2 (ja) 2018-11-22 2022-10-25 株式会社ジャパンディスプレイ 表示装置
JP6929265B2 (ja) * 2018-12-13 2021-09-01 キヤノン株式会社 有機発光装置とその製造方法、照明装置、移動体、撮像装置、電子機器
US11387383B2 (en) * 2019-02-14 2022-07-12 Seoul Viosys Co., Ltd. Method of transferring light emitting device for display and display apparatus
JP7283148B2 (ja) * 2019-03-14 2023-05-30 富士通株式会社 赤外線検出器、これを用いた撮像装置、及び赤外線検出器の製造方法
USD1023405S1 (en) 2023-12-11 2024-04-16 Shenzhen Yimai E-commerce Co., Ltd. Picture light

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278115A (ja) * 2008-05-15 2009-11-26 Samsung Electronics Co Ltd トランジスタとこれを含む半導体素子及びそれらの製造方法
US20110001137A1 (en) * 2009-07-06 2011-01-06 Samsung Electronics Co., Ltd. Thin-film transistor display panel and method of fabricating the same
US20140063424A1 (en) * 2012-09-04 2014-03-06 Samsung Display Co., Ltd. Display device having a moisture barrier layer and method of manufacturing the same
JP2014199406A (ja) * 2012-09-13 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
JP2014199918A (ja) * 2013-01-21 2014-10-23 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2049274B (en) 1979-03-16 1983-04-27 Sharp Kk Moisture absorptive arrangement for a glass sealed thinfilm electroluminescent display panel
US4640583A (en) 1983-07-22 1987-02-03 Kabushiki Kaisha Seiko Epson Display panel having an inner and an outer seal and process for the production thereof
JPH0672540B2 (ja) 1985-10-16 1994-09-14 マツダ株式会社 エンジンの吸気装置
JPS6291623U (ja) 1985-11-28 1987-06-11
JPH11202349A (ja) 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 表示装置
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2001222017A (ja) 1999-05-24 2001-08-17 Fujitsu Ltd 液晶表示装置及びその製造方法
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP4827294B2 (ja) 1999-11-29 2011-11-30 株式会社半導体エネルギー研究所 成膜装置及び発光装置の作製方法
TW465122B (en) 1999-12-15 2001-11-21 Semiconductor Energy Lab Light-emitting device
US7579203B2 (en) 2000-04-25 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6872604B2 (en) 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
JP2002082347A (ja) 2000-09-08 2002-03-22 Mitsui Chemicals Inc 液晶ディスプレイ素子
JP3611511B2 (ja) * 2000-09-27 2005-01-19 三菱電機株式会社 マトリクス型表示装置及び画像データ表示方法並びに携帯情報端末装置
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP2004047634A (ja) 2002-07-10 2004-02-12 Tokyo Electron Ltd 成膜方法及び成膜装置
CN100373637C (zh) 2002-09-13 2008-03-05 统宝光电股份有限公司 封装保护结构
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN101882668B (zh) 2002-12-19 2012-05-09 株式会社半导体能源研究所 显示装置
US7928654B2 (en) 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4683883B2 (ja) * 2003-08-29 2011-05-18 株式会社半導体エネルギー研究所 発光装置
KR101108369B1 (ko) 2004-12-31 2012-01-30 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
TWI381765B (zh) 2005-01-28 2013-01-01 Zeon Corp And a light-emitting element for a light-emitting element
JP4592473B2 (ja) 2005-03-31 2010-12-01 三洋電機株式会社 発光パネルの製造方法、表示パネルの製造方法及び表示パネル
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR100673765B1 (ko) 2006-01-20 2007-01-24 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR100688795B1 (ko) 2006-01-25 2007-03-02 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR100671638B1 (ko) 2006-01-26 2007-01-19 삼성에스디아이 주식회사 유기 전계 발광 표시장치
JP2007219364A (ja) * 2006-02-20 2007-08-30 Seiko Epson Corp 液晶装置の製造方法、液晶装置及び電子機器
JP4978138B2 (ja) 2006-09-29 2012-07-18 セイコーエプソン株式会社 電気光学装置及び電子機器
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8241713B2 (en) * 2007-02-21 2012-08-14 3M Innovative Properties Company Moisture barrier coatings for organic light emitting diode devices
JP2008225399A (ja) 2007-03-16 2008-09-25 Citizen Holdings Co Ltd 液晶表示素子
JP5121432B2 (ja) * 2007-12-11 2013-01-16 キヤノン株式会社 液晶表示装置及びその製造方法並びに液晶プロジェクション装置
JP5374098B2 (ja) 2008-09-08 2013-12-25 株式会社ジャパンディスプレイ 有機ｅｌ表示装置およびその製造方法
JP2010098076A (ja) 2008-10-15 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2010098141A (ja) 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US8911653B2 (en) 2009-05-21 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
JP2011018479A (ja) 2009-07-07 2011-01-27 Panasonic Corp 有機エレクトロルミネッセンス表示装置及びその製造方法
KR101907366B1 (ko) 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
TWI396003B (zh) 2009-07-30 2013-05-11 Au Optronics Corp 顯示面板及其邊框窄化、邊緣強度提昇方法
DE102009035640A1 (de) 2009-07-31 2011-02-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauteils mit mindestens einem organischen Material und Bauteil mit mindestens einem organischen Material
CN102598345B (zh) 2009-09-11 2015-11-25 皇家飞利浦电子股份有限公司 具有保护覆盖物的oled器件
JP2011076760A (ja) 2009-09-29 2011-04-14 Toppan Printing Co Ltd 有機ｅｌ装置およびその製造方法
WO2011125843A1 (ja) * 2010-04-02 2011-10-13 株式会社フジクラ 電子機器及びその製造方法
FR2962556B1 (fr) * 2010-07-12 2013-05-24 Astrium Sas Systeme optique de veille pour systeme de veille spatiale de surveillance de l'espace proche
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2013031509A1 (en) 2011-08-26 2013-03-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, lighting device, and method for manufacturing the light-emitting device
WO2013051358A1 (ja) * 2011-10-04 2013-04-11 コニカミノルタホールディングス株式会社 有機エレクトロルミネッセンス素子、面状発光体、及び、有機エレクトロルミネッセンス素子の製造方法
TW201322382A (zh) 2011-11-17 2013-06-01 Wintek Corp 電致發光顯示裝置
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6050018B2 (ja) 2012-04-04 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR102082793B1 (ko) * 2012-05-10 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
DE102012211335A1 (de) * 2012-06-29 2014-01-02 Tesa Se Klebeband für die Kapselung einer organischen elektronischen Anordnung
US9625764B2 (en) * 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102161078B1 (ko) 2012-08-28 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
KR20140029202A (ko) 2012-08-28 2014-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20200038333A (ko) 2013-05-20 2020-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN107111970B (zh) 2014-10-28 2021-08-13 株式会社半导体能源研究所 显示装置、显示装置的制造方法及电子设备
CN111477657B (zh) 2014-10-28 2024-03-05 株式会社半导体能源研究所 功能面板、功能面板的制造方法、模块、数据处理装置
WO2016083934A1 (en) 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Display module and method for manufacturing display module
JP6674764B2 (ja) 2014-12-01 2020-04-01 株式会社半導体エネルギー研究所 表示パネルの作製方法
US9766763B2 (en) 2014-12-26 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Functional panel, light-emitting panel, display panel, and sensor panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278115A (ja) * 2008-05-15 2009-11-26 Samsung Electronics Co Ltd トランジスタとこれを含む半導体素子及びそれらの製造方法
US20110001137A1 (en) * 2009-07-06 2011-01-06 Samsung Electronics Co., Ltd. Thin-film transistor display panel and method of fabricating the same
US20140063424A1 (en) * 2012-09-04 2014-03-06 Samsung Display Co., Ltd. Display device having a moisture barrier layer and method of manufacturing the same
JP2014199406A (ja) * 2012-09-13 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
JP2014199918A (ja) * 2013-01-21 2014-10-23 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2023022069A (ja) 2023-02-14
KR102645012B1 (ko) 2024-03-06
JP7177227B2 (ja) 2022-11-22
US20220390791A1 (en) 2022-12-08
US11635648B2 (en) 2023-04-25
JP7558236B2 (ja) 2024-09-30
JP2016206642A (ja) 2016-12-08
JP6731717B2 (ja) 2020-07-29
JP2020188006A (ja) 2020-11-19
KR20160063251A (ko) 2016-06-03
US20240004229A1 (en) 2024-01-04
KR20220146373A (ko) 2022-11-01
US10871669B2 (en) 2020-12-22
KR20240035964A (ko) 2024-03-19
KR102520082B1 (ko) 2023-04-10
US20160147109A1 (en) 2016-05-26
US11372276B2 (en) 2022-06-28
US20210141265A1 (en) 2021-05-13
KR102456654B1 (ko) 2022-10-18
KR20230053563A (ko) 2023-04-21

Similar Documents

Publication Publication Date Title
JP7177227B2 (ja) 表示装置
JP7129540B2 (ja) 電子機器
JP2022037154A (ja) タッチパネル
TW202242817A (zh) 顯示裝置及其製造方法
JP2016127155A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221110

R150 Certificate of patent or registration of utility model

Ref document number: 7177227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150