KR20220003077A - Cof 패키징 방법 - Google Patents

Cof 패키징 방법 Download PDF

Info

Publication number
KR20220003077A
KR20220003077A KR1020217039425A KR20217039425A KR20220003077A KR 20220003077 A KR20220003077 A KR 20220003077A KR 1020217039425 A KR1020217039425 A KR 1020217039425A KR 20217039425 A KR20217039425 A KR 20217039425A KR 20220003077 A KR20220003077 A KR 20220003077A
Authority
KR
South Korea
Prior art keywords
chip
circuit board
flexible circuit
pin
thermal head
Prior art date
Application number
KR1020217039425A
Other languages
English (en)
Inventor
야오신 시
Original Assignee
칩모어 테크놀로지 코퍼레이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩모어 테크놀로지 코퍼레이션 리미티드 filed Critical 칩모어 테크놀로지 코퍼레이션 리미티드
Publication of KR20220003077A publication Critical patent/KR20220003077A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81125—Bonding areas on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81127—Bonding areas outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 COF 패키징 방법에 관한 것으로, 상기 방법은, 패키징을 할 유연성 회로 기판을 제공하고, 상기 유연성 회로 기판의 회로 표면 상에 여러 개의 제1핀을 형성하고; 및 패키징을 할 칩을 제공하고, 또한 칩 상에 여러 개의 제2핀을 형성하는 단계(S1); 유연성 회로 기판의 회로 표면을 아래로 향하게 하고 또한 항상 유지하도록 설치하고, 칩의 제1핀과 매치하여 설치된 제2핀의 표면을 위로 향하게 하고 또한 항상 유지하도록 설치하고, 또한 유연성 회로 기판과 칩 상의 상호 매치되는 제1핀과 제2핀을 마주보게 설치하는 단계(S2); 유연성 회로 기판에 대해 위로부터 아래로 향하는 압력을 가하고, 및/또는 칩에 대해 아래부터 위로 향하는 압력을 가하고, 동시에 고온 가열하여 제1핀과 제2핀을 융합 공정의 방식으로 용접하는 단계(S3)를 포함한다.

Description

COF 패키징 방법
본 발명은 출원일자: 2019년10월29일, 출원번호: 201911038471.0, 발명명칭: COF 패키징 방법인 중국특허출원에 대해 우선권주장을 하고, 그 전부 내용들은 인용을 통해 본 출원에 결합한다.
본 발명은 반도체 제조 분야에 관한 것으로서, 보다 상세하게는 COF 패키징 방법에 관한 것이다.
집적회로의 밀집도가 증가됨에 따라, 칩의 패키징 기술도 점점 더 다양화되고 있고, 플립칩 패키징 기술(Flip Chip Interconnect Technology, FC)은 칩 패키지 사이즈를 축소하고 또한 신호 전송 경로를 단축하는 등 유리한 점들을 가지고 있으므로, 현재 칩 패키징 분야에서 광범위하게 응용되고 있다.
플립칩 패키징 기술은 베어 다이(baredie)를 표면을 아래로 향하게 하는 방식으로기판과 접합하는 기술이다. 그 구체적인 과정은, 칩 표면에 범프(bump)를 형성하고, 열압착 등 기술을 통해, 칩 상의 다수의 범프를 회로기판 상의 회로와 전기적 연결 및 기계적 연결을 한 후, 즉시 회로 기판의 내부 회로를 통해 칩과 외부 전자 장치의 전기적 연결을 실현할 수 있다.
액정 디스플레이 전기회로 패키징 분야에서, 현재 흔히 사용되는 것은 칩 온 필름패키징(Chip on film，COF)이고, 이러한 플립칩 패키징 기술은 유연성 회로 기판을 칩 패키징을 하는 캐리어로 하고, 즉 유연성 회로 기판을 이용하여 상기 회로 기판으로 하고, 나아가 열압착 기술을 통해, 칩 상의 범프를 유연성 회로 기판의 이너 리드와 접합한다.
종래 기술에서, 칩 상의 범프와 유연성 회로 기판의 이너 리드의 연결 과정에서, 유연성 회로 기판의 핀은 위로 향하게 하고, 칩의 범프는 아래로 향하게 하며, 칩은 서멀 헤드로 흡착하여 유연성 회로 기판의 바로 위로 이동한 후, 서멀 헤드로 칩에 대해 가열한 후 압력을 가하여, 칩 상의 범프와 유연성 회로 기판의 이너 리드를 용접한다.
이러한 패키징 방법의 진행 과정에서, 서멀 헤드 기구는 다수의 금속 트랜스포트 기구로 구성되어, 이로써 서멀 헤드는 운동 과정에서, 그 금속 기구의 마찰, 와이어 재료 마찰은 많은 금속 및 비금속의 입자(Particle, 미세한 입자)가 생성되어, 이러한 입자들이 유연성 회로 기판 핀 상에 또는 핀 사이에 떨어질 확률이 높으며, 이로써 범프와 핀이 용접한 후, 이러한 입자로 인하여 핀 접촉 불량 또는 핀 간의 단락을 초래하고; 칩의 전기적 불량을 초래하며; 나아가 일부 입자가 너무 미세하여, 일반적인 전기적 측정으로 측정해내지 못할 수 있고, 해당 제품을 디스플레이 스크린과 결합한 후, 와인딩 또는 환경 온습도의 영향을 받으면, 금속의 입자는 최종적으로 핀간의 단락을 일으킬 수 있고, 비금속의 할로겐 원소를 가지는 입자는 최종적으로 금속 전이로 인하여 단락을 일으키거나, 또는 핀 상의 입자로 인하여 접합 강도가 부족하여 단락을 일으킴으로써, 극대한 손실을 초래할 수 있다.
본 발명의 목적은 COF 패키징 방법을 제공하는 것으로 상기 기술문제를 해결할 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시방식은 COF 패키징 방법을 제공하는 것으로, 상기 방법은, 패키징을 할 유연성 회로 기판을 제공하고, 상기 유연성 회로 기판의 회로 표면 상에 여러 개의 제1핀을 형성하고; 및 패키징을 할 칩을 제공하고, 또한 칩 상에 여러 개의 제2핀을 형성하는 단계(S1);
유연성 회로 기판의 회로 표면을 아래로 향하게 하고 또한 항상 유지하도록 설치하고, 및 칩의 제1핀과 매치하여 설치된 제2핀의 표면을 위로 향하게 하고 또한 항상 유지하도록 설치하고, 또한 유연성 회로 기판과 칩 상의 상호 매치되는 제1핀과 제2핀을 마주보게 설치하는 단계(S2);
유연성 회로 기판에 대해 위로부터 아래로 향하는 압력을 가하고, 및/또는 칩에 대해 아래부터 위로 향하는 압력을 가하고, 동시에 고온 가열하여 제1핀과 제2핀을 융합 공정(Eutectic)의 방식으로 용접하는 단계(S3)를 포함한다.
본 발명 일 실시방식의 진일보 개진으로서, 단계(S3)는 구체적으로,
유연성 회로 기판의 위치 고정을 유지하고, 상기 칩에 대해 아래로부터 위로 향하는 압력을 가하고, 동시에 칩을 고온 가열하여, 제1핀과 제2핀을 융합 공정의 방식으로 용접하는 단계를 포함한다.
본 발명 일 실시방식의 진일보 개진으로서, 상기 방법은, 칩 하방에 위치하는 서멀 헤드를 제공하고, 상기 서멀 헤드의 흡착면을 위로 향하게 설치하는 단계; 서멀 헤드의 흡착면으로 칩의 제2핀이 설치되지 않은 면을 흡착하는 단계; 서멀 헤드의 움직임을 구동하여, 상기 칩에 아래로부터 위로 향하는 압력을 가하는 동시에 칩을 고온 가열하는 단계를 더 포함한다.
본 발명 일 실시방식의 진일보 개진으로서, 단계(S3) 후에, 상기 방법은, 상기 흡착면의 흡착력을 해제하여, 서멀 헤드를 상기 칩에서 이탈시키고 또한 제거하는 단계를 더 포함한다.
본 발명 일 실시방식의 진일보 개진으로서, 상기 방법은, 유연성 회로 기판 상방에 위치하는 베이스 플랫폼을 제공하고, 상기 유연성 회로 기판의 제1핀이 설치되지 않은 면을 상기 베이스 플랫폼 상에 고정하는 단계를 더 포함한다.
본 발명 일 실시방식의 진일보 개진으로서, 상기 베이스 플랫폼은 투명하고 또한 내고온성 재질로 구성된다.
본 발명 일 실시방식의 진일보 개진으로서, 상기 베이스 플랫폼은 석영 재질로 구성된다.
본 발명 일 실시방식의 진일보 개진으로서, 상기 방법은, 베이스 플랫폼 상방에 위치하는 CCD영상 장치를 제공하는 단계를 더 포함한다.
본 발명 일 실시방식의 진일보 개진으로서, 상기 단계(S2)는, CCD영상 장치를 통해 유연성 회로 기판을 투시하고, 유연성 회로 기판 상의 제1핀이 칩 상의 제2핀과 마주보게 설치되었는지 여부를 검측하되, '예'인 경우, 계속하여 다음 작업을 진행하고, '아니오'인 경우, 유연성 회로 기판 및/또는 칩을 조절하여, 제1핀과 제2핀이 마주보게 설치된 후에, 다음 작업을 진행하는 단계를 더 포함한다.
본 발명 일 실시방식의 진일보 개진으로서, 단계(S3) 후에, 상기 방법은, 유연성 회로 기판과 칩 사이에 플라스틱 패키징을 진행하여 세미 패키지를 형성하는 단계; 세미 패키지에 대해 절단을 진행하여 단일 COF 패키지 구조를 형성하는 단계를 더 포함한다.
종래 기술과 대비 시, 본 발명의 COF 패키징 방법은, 유연성 회로 기판과 칩에 대해 위치 호환을 진행하고 뒤집은 후, 패키징을 진행하여, 패키징 과정에서, 유연성 회로 기판 상방에 위치한 설비의 움직임으로 인하여 산생된 입자가 유연성 회로 기판의 핀 상 및/또는 핀 사이에 떨어지는 것을 방지할 수 있으며, 제품 수율 및 안정성을 향상시킬 수 있다.
도1은 본 발명 일 실시방식에서 제공한 COF패키징 방법을 나타낸 흐름도;
도2는 본 발명의 COF패키징을 나타낸 개략도.
아래에 첨부된 도면에서 도시한 실시방식을 결합하여 본 발명에 대해 상세히 설명하기로 한다. 그러나 이러한 실시방식은 본 발명을 제한하지 아니 하고, 해당 분야 당업자가 해당 실시방식을 근거로 진행한 구조, 방법 또는 기능 상에 대한 변경은 모두 본 발명의 보호범위 내에 포함될 것이다.
여기서 설명이 필요한 것은, 본 발명에서 사용한 위치 명사는 공간의 절대적 위치이고, 위는 즉 "위", "상방"을 표시하고, 아래는 즉 "아래", "하방"을 표시하며, 그 공간 위치는 호환될 수 없다. 공간의 절대적 위치의 용어는 사용 또는 작업 중에서 도면에서 도시한 방위와 같고, 실제 응용에서 해당 구조는 뒤집히거나 또는 위치 호환될 수 없다.
도1, 도2를 결합하여 도시한 바와 같이, 본 발명의 일 실시방식은 COF 패키징 방법을 제공하는 것으로, 상기 방법은,
패키징을 할 유연성 회로 기판(10)을 제공하고, 상기 유연성 회로 기판(10)의 회로 표면 상에 여러 개의 제1핀(11)을 형성하고; 및 패키징을 할 칩(20)을 제공하고, 또한 칩(20) 상에 여러 개의 제2핀(21)을 형성하는 단계(S1);
유연성 회로 기판(10)의 회로 표면을 아래로 향하게 하고 또한 항상 유지하도록 설치하고, 칩(20)의 제1핀(11)과 매치하여 설치된 제2핀(21)의 표면을 위로 향하게 하고 또한 항상 유지하도록 설치하고, 유연성 회로 기판(10)과 칩(20) 상의 상호 매치되는 제1핀(11)과 제2핀(21)을 마주보게 설치하는 단계(S2);
유연성 회로 기판(10)에 대해 위로부터 아래로 향하는 압력을 가하고, 및/또는 칩(20)에 대해 아래부터 위로 향하는 압력을 가하고, 동시에 고온 가열하여 제1핀(11)과 제2핀(21)을 융합 공정의 방식으로 용접하는 단계(S3)를 포함한다.
나아가, 단계(S3) 후에, 상기 방법은, 유연성 회로 기판(10)과 칩(20) 사이에 플라스틱 패키징을 진행하여 세미 패키지를 형성하는 단계; 세미 패키지에 대해 절단을 진행하여 단일 COF 패키지 구조를 형성하는 단계를 더 포함한다.
본 발명의 실현 가능한 방식에 있어서, 제1핀(11)은 통상적으로 Cu(동)으로 구성되고, 그 표면에 주석 도금을 하고; 제2핀(21)은 통상적으로 Au(금)으로 구성되며, 이로써 이들이 상호 접속하고 또한 고온을 받은 후에, 제1핀(11)과 제2핀(21)의 금와 주석은 고온 하에서 용합되어 공정을 형성하고, 나아가 유연성 회로 기판(10)과 칩(20)을 결합한다.
단계(S2)에 대하여, 종래 기술의 기초상에서, 유연성 회로 기판(10)과 칩(20)의 위치를 호환하고, 또한 뒤집어서, 패키징 과정에서 제1핀(11)은 항상 아래로 향하게 설치되고, 제2핀(21)은 항상 위로 향하게 설치된다.
구체적 응용 과정에 있어서, 유연성 회로 기판(10)은 통상적으로 칩(20)을 커버함으로써, 유연성 회로 기판(10)이 칩(20)의 상방에 위치하는 경우, 칩(20)의 상방에 위치하는 설비의 움직임 과정에서 산생된 입자는 제1핀(11) 상 또는 제1핀(11) 사이에 떨어지지 않으며, 즉 2개 부품의 움직임을 구동하는 설비의 위치, 종류는 모두 패키징 결과에 영향을 주지 않는다.
본 발명의 보다 바람직한 실시방식에 있어서, 단계(S3)는 구체적으로, 유연성 회로 기판(10)의 위치 고정을 유지하고, 상기 칩(20)에 대해 아래로부터 위로 향하는 압력을 가하고, 동시에 칩(20)을 고온 가열하여 제1핀(11)과 제2핀(21)을 융합 공정(Eutectic)의 방식으로 용접하는 단계를 포함한다.
본 발명의 구체적 실시방식에 있어서, 칩(20) 하방에 위치하는 서멀 헤드(30)를 제공하고, 상기 서멀 헤드(30)의 흡착면(31)을 위로 향해 설치하며; 서멀 헤드(30)의 흡착면(31)으로 칩(20)의 제2핀(21)이 설치되지 않은 면을 흡착하고; 서멀 헤드(30)의 움직임을 구동하여, 상기 칩(20)에 아래로부터 위로 향하는 압력을 가하는 동시에 칩(20)을 고온 가열한다.
상기 서멀 헤드(30)는 해당 분야의 공지의 설비이고, 여기서 그 작업 원리 및 구체적 구성에 대해 상세히 기술하지는 않겠고, 설명이 필요한 것은, 칩(20)의 위치와 매치하기 위하여, 해당 구체적 실시방식에 있어서, 서멀 헤드(30)는 칩(20)의 하방에 위치하고, 동시에 서멀 헤드(30)의 흡착면(31)은 위로 향해 설치해야 하고, 이로써 매치되어 칩(20)의 제2핀(21)이 설치되지 않은 면을 흡착할 수 있다.
나아가, 서멀 헤드(30)로 칩(20)을 전이하고 또한 칩(20)에 대해 압력을 가하고 및 칩(20)의 온도를 상승시킬 때, 단계(S3) 후에, 상기 방법은, 상기 흡착면(31)의 흡착력을 해제하여, 서멀 헤드(30)를 상기 칩(20)에서 이탈시키고 또한 제거하는 단계를 더 포함한다.
상기 구조와 같이, 서멀 헤드(30)가 움직일 때, 칩(20)의 하방에 위치함으로써,서멀 헤드(30)의 움직임 과정에서 산생된 입자가 제1핀(11) 상 및/또는 제1핀(11) 사이에 떨어지는 것을 진일보 방지할 수 있다.
본 발명 구체적 실시방식에 있어서, 상기 방법은, 유연성 회로 기판(10) 상방에 위치하는 베이스 플랫폼(40)을 제공하고, 상기 유연성 회로 기판(10)의 제1핀(11)이 설치되지 않은 면을 상기 베이스 플랫폼(40) 상에 고정하는 단계를 더 포함한다.
본 발명 구체적 실시방식에 있어서, 베이스 플랫폼(40)은 마찬가지로 진공 흡착의 방식으로 유연성 회로 기판(10)을 고정하며, 여기서 상세히 기술하지는 않겠다.
바람직한 전통 공정에 있어서, 베이스 플랫폼(40)은 통상적으로 금속 또는 세라믹으로 구성되고, 전체적으로 불투명체이며, 이로써 유연성 회로 기판(10)과 칩(20)의 연결 과정에서 이들 사이의 핀의 편이 상황을 검측할 수 없으며, 상응하게, 양자를 압착한 후에, 압착 영역에서 나와야만, 영상 시스템을 통해 핀 사이의 서멀 본딩의 편이 상황을 체크할 수 있으므로, 실시간성이 떨어져 지연되고, 편이를 일으켜서 단락의 불량율이 높아질 수 있다.
상응하게, 본 발명의 바람직한 실시방식에 있어서, 베이스 플랫폼(40)의 재질에 대해 체환을 진행하여, 투명하고 또한 내고온성 재질로 구성되는 베이스 플랫폼(40)을 제공하며, 해당 재질은 예를 들면 석영 재질일 수 있다.
나아가, 상기 방법은, 베이스 플랫폼(40) 상방에 위치하는 CCD영상 장치(50)를 제공하는 단계; CCD영상 장치(50)를 통해 유연성 회로 기판(10)을 투시하고, 유연성 회로 기판(10) 상의 제1핀(11)이 칩(20) 상의 제2핀(21)과 마주보게 설치되었는지 여부를 검측하되, '예'인 경우, 계속하여 다음 작업을 진행하고, '아니오'인 경우, 유연성 회로 기판(10) 및/또는 칩(20)을 조절하여, 제1핀(11)과 제2핀(21)이 마주보게 설치된 후에, 다음 작업을 진행하는 단계를 더 포함한다.
요컨대, 본 발명의 COF 패키징 방법은, 유연성 회로 기판과 칩에 대해 위치 호환을 진행하고 뒤집은 후, 패키징을 진행하여, 패키징 과정에서, 유연성 회로 기판 상방에 위치한 설비의 움직임으로 인하여 산생된 입자가 유연성 회로 기판의 핀 상 및/또는 핀 사이에 떨어지는 것을 방지하고, 제품 수율 및 안정성을 향상시킬 수 있으며; 또한 베이스 플랫폼 재질을 개변하여, 서멀 본딩 과정에서, 직관적으로 유연성 회로 기판이 칩에 대응하는 위치를 검측할 수 있으며; 나아가, 베이스 플랫폼 측에 CCD영상 장치를 추가하여, 서멀 본딩 과정에서, 자동적 및 직관적으로 유연성 회로 기판이 칩에 대응하여 편이되었는지 여부를 검측할 수 있으므로, 제품의 패키징 품질을 향상시고, 또한 자원을 절약할 수 있다.
본 발명은 실시방식으로 서술하였지만, 매개 실시방식마다 단지 하나의 독립된 기술방안을 포함하는 것은 아님을 이해하여야 할 것이고, 명세서의 이러한 서술방식은 단지 명확성을 목적으로 하고, 해당 분야 당업자라면 당연하게 명세서를 하나의 일체로 간주하여, 각 실시방식 중의 기술방안도 적절한 조합을 통해 해당 분야 당업자가 이해 가능한 기타 실시방식을 형성할 수 있음을 이해하여야 할 것이다.
상기에서 열거된 일열의 상세한 설명은 단지, 본 발명의 실현 가능한 실시방식에 대한 상세한 설명일 뿐이고, 본 발명의 보호범위에 대한 한정은 아니며, 본 발명의 기술사상을 벗어나지 아니한 동등한 실시방식 또는 변경은 모두 본 발명의 보호범위 내에 포함되어야 할 것이다.

Claims (10)

  1. 패키징을 할 유연성 회로 기판을 제공하고, 상기 유연성 회로 기판의 회로 표면 상에 여러 개의 제1핀을 형성하고; 및 패키징을 할 칩을 제공하고, 또한 칩 상에 여러 개의 제2핀을 형성하는 단계(S1);
    유연성 회로 기판의 회로 표면을 아래로 향하게 하고 또한 항상 유지하도록 설치하고, 및 칩의 제1핀과 매치하여 설치된 제2핀의 표면을 위로 향하게 하고 또한 항상 유지하도록 설치하고, 또한 유연성 회로 기판과 칩 상의 상호 매치되는 제1핀과 제2핀을 마주보게 설치하는 단계(S2);
    유연성 회로 기판에 대해 위로부터 아래로 향하는 압력을 가하고, 및/또는 칩에 대해 아래부터 위로 향하는 압력을 가하고, 동시에 고온 가열하여 제1핀과 제2핀을 융합 공정의 방식으로 용접하는 단계(S3)를 포함하는 것을 특징으로 하는 COF 패키징 방법.
  2. 제1항에 있어서,
    단계(S3)는 구체적으로,
    유연성 회로 기판의 위치 고정을 유지하고, 상기 칩에 대해 아래로부터 위로 향하는 압력을 가하고, 동시에 칩을 고온 가열하여 제1핀과 제2핀을 융합 공정의 방식으로 용접하는 단계를 포함하는 것을 특징으로 하는 COF 패키징 방법.
  3. 제2항에 있어서,
    칩 하방에 위치하는 서멀 헤드를 제공하고, 상기 서멀 헤드의 흡착면을 위로 향하게 설치하는 단계;
    서멀 헤드의 흡착면으로 칩의 제2핀이 설치되지 않은 면을 흡착하는 단계;
    서멀 헤드의 움직임을 구동하여, 상기 칩에 아래로부터 위로 향하는 압력을 가하는 동시에 칩을 고온 가열하는 단계를 더 포함하는 것을 특징으로 하는 COF 패키징 방법.
  4. 제3항에 있어서,
    단계(S3) 후에,
    상기 흡착면의 흡착력을 해제하여, 서멀 헤드를 상기 칩에서 이탈시키고 또한 제거하는 단계를 더 포함하는 것을 특징으로 하는 COF 패키징 방법.
  5. 제1항에 있어서,
    유연성 회로 기판 상방에 위치하는 베이스 플랫폼을 제공하고, 상기 유연성 회로 기판의 제1핀이 설치되지 않은 면을 상기 베이스 플랫폼 상에 고정하는 단계를 더 포함하는 것을 특징으로 하는 COF 패키징 방법.
  6. 제5항에 있어서,
    상기 베이스 플랫폼은 투명하고 또한 내고온성 재질로 구성되는 것을 특징으로 하는 COF 패키징 방법.
  7. 제6항에 있어서,
    상기 베이스 플랫폼은 석영 재질로 구성되는 것을 특징으로 하는 COF 패키징 방법.
  8. 청구항5에 있어서,
    상기 방법은, 베이스 플랫폼 상방에 위치하는 CCD영상 장치를 제공하는 단계를 더 포함하는 것을 특징으로 하는 COF 패키징 방법.
  9. 제8항에 있어서,
    상기 단계(S2)는, CCD영상 장치를 통해 유연성 회로 기판을 투시하고, 유연성 회로 기판 상의 제1핀이 칩 상의 제2핀과 마주보게 설치되었는지 여부를 검측하되, '예'인 경우, 계속하여 다음 작업을 진행하고, '아니오'인 경우, 유연성 회로 기판 및/또는 칩을 조절하여, 제1핀과 제2핀이 마주보게 설치된 후에, 다음 작업을 진행하는 단계를 더 포함하는 것을 특징으로 하는 COF 패키징 방법.
  10. 제1항에 있어서,
    단계(S3) 후에, 상기 방법은,
    유연성 회로 기판과 칩 사이에 플라스틱 패키징을 진행하여 세미 패키지를 형성하는 단계; 세미 패키지에 대해 절단을 진행하여 단일 COF 패키지 구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 COF 패키징 방법.
KR1020217039425A 2019-10-29 2020-10-13 Cof 패키징 방법 KR20220003077A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201911038471.0 2019-10-29
CN201911038471.0A CN110739238B (zh) 2019-10-29 2019-10-29 Cof封装方法
PCT/CN2020/120535 WO2021082898A1 (zh) 2019-10-29 2020-10-13 Cof封装方法

Publications (1)

Publication Number Publication Date
KR20220003077A true KR20220003077A (ko) 2022-01-07

Family

ID=69270295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217039425A KR20220003077A (ko) 2019-10-29 2020-10-13 Cof 패키징 방법

Country Status (5)

Country Link
US (1) US11942432B2 (ko)
JP (1) JP2022535301A (ko)
KR (1) KR20220003077A (ko)
CN (1) CN110739238B (ko)
WO (1) WO2021082898A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739238B (zh) 2019-10-29 2021-03-19 颀中科技（苏州）有限公司 Cof封装方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313521B1 (en) * 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
JP2002009112A (ja) * 2000-06-21 2002-01-11 Matsushita Electric Ind Co Ltd 半導体素子の位置決め方法
JP4601844B2 (ja) * 2001-01-23 2010-12-22 芝浦メカトロニクス株式会社 ボンディング装置及びボンディンク方法
JP3861604B2 (ja) * 2001-02-07 2006-12-20 セイコーエプソン株式会社 電気光学装置の製造方法、電気光学装置、電子機器、および圧着装置
JP2004039802A (ja) * 2002-07-02 2004-02-05 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP4074862B2 (ja) * 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
JP4146826B2 (ja) * 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
WO2006070863A1 (ja) * 2004-12-28 2006-07-06 Matsushita Electric Industrial Co., Ltd. 半導体チップの実装構造体およびその製造方法
JP4668683B2 (ja) * 2005-05-20 2011-04-13 アスリートＦａ株式会社 接合ヘッドの清掃装置および電子部品の接合装置
CN1921100A (zh) * 2005-08-26 2007-02-28 南茂科技股份有限公司 薄膜覆晶封装的卷带及其构造以及制造方法
CN100541774C (zh) * 2007-01-26 2009-09-16 百慕达南茂科技股份有限公司 内引脚接合封装
JP2009277987A (ja) * 2008-05-16 2009-11-26 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
TWI515865B (zh) * 2013-09-30 2016-01-01 南茂科技股份有限公司 多晶片堆疊封裝結構及其製造方法
JP2015149451A (ja) * 2014-02-07 2015-08-20 デクセリアルズ株式会社 アライメント方法、電子部品の接続方法、接続体の製造方法、接続体、異方性導電フィルム
TWI685074B (zh) * 2016-10-25 2020-02-11 矽創電子股份有限公司 晶片封裝結構及相關引腳接合方法
US11039814B2 (en) * 2016-12-04 2021-06-22 Exo Imaging, Inc. Imaging devices having piezoelectric transducers
CN107424966B (zh) * 2017-06-30 2019-07-12 永道无线射频标签(扬州)有限公司 一种覆晶芯片与软性基板封装的结构及方法
CN107170769B (zh) * 2017-07-06 2023-09-08 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
CN110323201B (zh) * 2019-05-10 2021-10-26 颀中科技（苏州）有限公司 柔性线路板与覆晶薄膜封装结构
CN110351460A (zh) * 2019-06-22 2019-10-18 王之奇 一种摄像头封装模组及其封装方法
CN110739238B (zh) * 2019-10-29 2021-03-19 颀中科技（苏州）有限公司 Cof封装方法

Also Published As

Publication number Publication date
JP2022535301A (ja) 2022-08-05
CN110739238A (zh) 2020-01-31
CN110739238B (zh) 2021-03-19
US20220319997A1 (en) 2022-10-06
WO2021082898A1 (zh) 2021-05-06
US11942432B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
JP3798597B2 (ja) 半導体装置
US6995469B2 (en) Semiconductor apparatus and fabricating method for the same
TWI550741B (zh) 四方扁平無接腳封裝及其製造方法
US6624004B2 (en) Flip chip interconnected structure and a fabrication method thereof
US6796025B2 (en) Method for mounting electronic part and paste material
JP4339309B2 (ja) 半導体装置
JP2007281393A (ja) 電子部品及びこれを用いた半導体装置並びに半導体装置の製造方法
KR100592121B1 (ko) 플립 칩 조립을 위한 무세정 플럭스
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
KR20220003077A (ko) Cof 패키징 방법
JP2010118534A (ja) 半導体装置およびその製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
KR100833187B1 (ko) 반도체 패키지의 와이어 본딩방법
JP4972968B2 (ja) 半導体装置及びその製造方法
JP2009212258A (ja) 半導体装置の製造方法
US8703533B2 (en) Semiconductor package and method for manufacturing the same
TWI405312B (zh) 半導體封裝構造、半導體封裝構造用載板及其製造方法
JP2002231755A (ja) 半導体パッケージおよびその製法
JP4955997B2 (ja) 回路モジュールおよび回路モジュールの製造方法
JP4723312B2 (ja) 半導体チップおよび半導体装置
CN101552215A (zh) 覆晶封装结构及其封装制程
TWI303095B (ko)
JP2000332060A (ja) 半導体装置およびその製造方法
KR20110045163A (ko) 칩 온 필름 패키지 및 그 제조 방법
KR20100076810A (ko) 이중 연결구조를 갖는 솔더볼을 포함하는 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application