JP2002231755A - 半導体パッケージおよびその製法 - Google Patents
半導体パッケージおよびその製法Info
- Publication number
- JP2002231755A JP2002231755A JP2001302651A JP2001302651A JP2002231755A JP 2002231755 A JP2002231755 A JP 2002231755A JP 2001302651 A JP2001302651 A JP 2001302651A JP 2001302651 A JP2001302651 A JP 2001302651A JP 2002231755 A JP2002231755 A JP 2002231755A
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- semiconductor chip
- wiring layer
- semiconductor
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1076—Shape of the containers
- H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】ワイヤレス・ファインピッチで、しかも超薄型
であるにもかかわらず、信頼性の高い、優れた半導体パ
ッケージおよびその製法を提供する。 【解決手段】半導体チップ３０表面が、導体配線層１１
を備えた樹脂フィルム１２によって保護された構造を有
する半導体パッケージであって、上記半導体チップ３０
表面と樹脂フィルム１２が、樹脂フィルム１２の熱融着
により直接接合されているとともに、上記導体配線層１
１の一部が半導体チップ３０の電極部に接続され他の一
部が外部端子として外側に露出している。
であるにもかかわらず、信頼性の高い、優れた半導体パ
ッケージおよびその製法を提供する。 【解決手段】半導体チップ３０表面が、導体配線層１１
を備えた樹脂フィルム１２によって保護された構造を有
する半導体パッケージであって、上記半導体チップ３０
表面と樹脂フィルム１２が、樹脂フィルム１２の熱融着
により直接接合されているとともに、上記導体配線層１
１の一部が半導体チップ３０の電極部に接続され他の一
部が外部端子として外側に露出している。
Description
【０００１】
【発明の属する技術分野】本発明は、薄型で高性能の半
導体パッケージおよびその製法に関するものである。
導体パッケージおよびその製法に関するものである。
【０００２】
【従来の技術】従来から、半導体パッケージとしては、
例えば図１４に示すような、モールド型のＱＦＰ（Ｑｕ
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）がよく知られてい
る。すなわち、このものは、リードフレーム１に設けら
れたダイパッド２上に、接着剤層３を介して半導体チッ
プ４を接合し、半導体チップ４上の電極５を、導電体か
らなるボンディングワイヤ６によって、リードフレーム
１側のリード部１ａに接続した上で、モールド樹脂７に
よって全体を封止することによりパッケージ化したもの
である。
例えば図１４に示すような、モールド型のＱＦＰ（Ｑｕ
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）がよく知られてい
る。すなわち、このものは、リードフレーム１に設けら
れたダイパッド２上に、接着剤層３を介して半導体チッ
プ４を接合し、半導体チップ４上の電極５を、導電体か
らなるボンディングワイヤ６によって、リードフレーム
１側のリード部１ａに接続した上で、モールド樹脂７に
よって全体を封止することによりパッケージ化したもの
である。
【０００３】ところで、近年、半導体素子の高集積化と
高速化の進展と、電子機器システムコストの低減化要求
から、ボンディングの狭ピッチ化が一層押し進められて
おり、上記ＱＦＰにおいても、ボンディングワイヤ６に
よる接続のピッチをより狭くすることが要求されてい
る。しかし、ボンディングワイヤ６の狭ピッチ化は限界
に近く、これ以上の狭ピッチ化は、ボンディングワイヤ
６同士の接触や断線を招きやすい。また、ワイヤボンデ
ィング作業には支障がなくても、樹脂封止工程におい
て、樹脂液の流れを受けて、上記と同様のトラブルが生
じやすい。さらに、多ピンになると、ワイヤボンディン
グの能力向上が不可欠となり、ワイヤボンディング装置
への投資が大きくなり、コスト的な負担が大きくなる。
高速化の進展と、電子機器システムコストの低減化要求
から、ボンディングの狭ピッチ化が一層押し進められて
おり、上記ＱＦＰにおいても、ボンディングワイヤ６に
よる接続のピッチをより狭くすることが要求されてい
る。しかし、ボンディングワイヤ６の狭ピッチ化は限界
に近く、これ以上の狭ピッチ化は、ボンディングワイヤ
６同士の接触や断線を招きやすい。また、ワイヤボンデ
ィング作業には支障がなくても、樹脂封止工程におい
て、樹脂液の流れを受けて、上記と同様のトラブルが生
じやすい。さらに、多ピンになると、ワイヤボンディン
グの能力向上が不可欠となり、ワイヤボンディング装置
への投資が大きくなり、コスト的な負担が大きくなる。
【０００４】一方、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａ
ｃｋａｇｅ）、ＢＧＡ（ＢａｌｌＧｒｉｄ Ａｒｒａ
ｙ）、ＦＣ（Ｆｌｉｐ Ｃｈｉｐ）等、高密度実装要求
に応え得る超小型パッケージ技術の開発が進められてい
る。
ｃｋａｇｅ）、ＢＧＡ（ＢａｌｌＧｒｉｄ Ａｒｒａ
ｙ）、ＦＣ（Ｆｌｉｐ Ｃｈｉｐ）等、高密度実装要求
に応え得る超小型パッケージ技術の開発が進められてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、これら
の超小型パッケージ技術は、構造が複雑で製造コストが
高くなる上、これをプリント基板等に組み立て実装し検
査する技術が難しく、装置コストも高くつくことから、
量産に結びつけることが容易でない。このため、従来の
ＱＦＰ等のパッケージ規格に準じた形であって、ワイヤ
レス・ファインピッチであり、しかも超薄型のパッケー
ジ技術が望まれているが、そのようなものは未だ実現し
ていないのが実情である。
の超小型パッケージ技術は、構造が複雑で製造コストが
高くなる上、これをプリント基板等に組み立て実装し検
査する技術が難しく、装置コストも高くつくことから、
量産に結びつけることが容易でない。このため、従来の
ＱＦＰ等のパッケージ規格に準じた形であって、ワイヤ
レス・ファインピッチであり、しかも超薄型のパッケー
ジ技術が望まれているが、そのようなものは未だ実現し
ていないのが実情である。
【０００６】本発明は、このような事情に鑑みなされた
もので、ワイヤレス・ファインピッチで、しかも超薄型
であるにもかかわらず、信頼性の高い、優れた半導体パ
ッケージおよびその製法の提供を、その目的とする。
もので、ワイヤレス・ファインピッチで、しかも超薄型
であるにもかかわらず、信頼性の高い、優れた半導体パ
ッケージおよびその製法の提供を、その目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、半導体チップ表面が、導体配線層を備え
た樹脂フィルムによって保護された構造を有する半導体
パッケージであって、上記半導体チップ表面と樹脂フィ
ルムが、樹脂フィルムの熱融着により直接接合されてい
るとともに、上記導体配線層の一部が半導体チップの電
極部に接続され他の一部が外部端子として外側に露出し
ている半導体パッケージを第１の要旨とし、そのなかで
も、特に、上記半導体チップと樹脂フィルムの接合部に
おけるダイシェア強度が４９．０Ｎ以上に設定されてい
る半導体パッケージを第２の要旨とする。
め、本発明は、半導体チップ表面が、導体配線層を備え
た樹脂フィルムによって保護された構造を有する半導体
パッケージであって、上記半導体チップ表面と樹脂フィ
ルムが、樹脂フィルムの熱融着により直接接合されてい
るとともに、上記導体配線層の一部が半導体チップの電
極部に接続され他の一部が外部端子として外側に露出し
ている半導体パッケージを第１の要旨とし、そのなかで
も、特に、上記半導体チップと樹脂フィルムの接合部に
おけるダイシェア強度が４９．０Ｎ以上に設定されてい
る半導体パッケージを第２の要旨とする。
【０００８】また、本発明は、上記第１，第２の要旨で
ある半導体パッケージのなかでも、特に、上記半導体チ
ップがリードフレームに搭載された構造になっており、
上記樹脂フィルムの導体配線層の、外部端子として外側
に露出している部分がリードフレームのリード部と接続
されている半導体パッケージを第３の要旨とし、上記半
導体チップと樹脂フィルムとが、モールド樹脂によって
封止されている半導体パッケージを第４の要旨とし、上
記半導体チップと樹脂フィルムとが、モールド樹脂によ
って封止されておらず、上記半導体チップ裏面に、他の
樹脂フィルムが熱融着により直接接合されている半導体
パッケージを第５の要旨とする。
ある半導体パッケージのなかでも、特に、上記半導体チ
ップがリードフレームに搭載された構造になっており、
上記樹脂フィルムの導体配線層の、外部端子として外側
に露出している部分がリードフレームのリード部と接続
されている半導体パッケージを第３の要旨とし、上記半
導体チップと樹脂フィルムとが、モールド樹脂によって
封止されている半導体パッケージを第４の要旨とし、上
記半導体チップと樹脂フィルムとが、モールド樹脂によ
って封止されておらず、上記半導体チップ裏面に、他の
樹脂フィルムが熱融着により直接接合されている半導体
パッケージを第５の要旨とする。
【０００９】さらに、本発明は、前記第１，第２の要旨
である半導体パッケージのなかでも、特に、半導体チッ
プに接合される導体配線層付の樹脂フィルムが、半導体
チップ表面と重なる部分と、側方にはみ出す延長部とを
備え、この延長部が、半導体チップのある側と反対側に
折り返されて、導体配線層の外部端子となる部分が、半
導体チップのフェイスダウン方向、フェイスアップ方
向、側面方向の３方向に露出している半導体パッケージ
を第６の要旨とする。
である半導体パッケージのなかでも、特に、半導体チッ
プに接合される導体配線層付の樹脂フィルムが、半導体
チップ表面と重なる部分と、側方にはみ出す延長部とを
備え、この延長部が、半導体チップのある側と反対側に
折り返されて、導体配線層の外部端子となる部分が、半
導体チップのフェイスダウン方向、フェイスアップ方
向、側面方向の３方向に露出している半導体パッケージ
を第６の要旨とする。
【００１０】そして、本発明は、半導体チップと、一部
が上記半導体チップ表面の電極部に接続可能で他の一部
が外部端子としてフィルム外側に露出するよう設定され
た導体配線層を備えた樹脂フィルムとを準備し、上記半
導体チップの表面に、上記樹脂フィルムを、上記導体配
線層の一部が上記半導体チップの電極部に接続するよう
重ね、その状態で加熱加圧することにより、上記樹脂フ
ィルムを熱融着させて両者を接合一体化するようにした
半導体パッケージの製法を第７の要旨とする。
が上記半導体チップ表面の電極部に接続可能で他の一部
が外部端子としてフィルム外側に露出するよう設定され
た導体配線層を備えた樹脂フィルムとを準備し、上記半
導体チップの表面に、上記樹脂フィルムを、上記導体配
線層の一部が上記半導体チップの電極部に接続するよう
重ね、その状態で加熱加圧することにより、上記樹脂フ
ィルムを熱融着させて両者を接合一体化するようにした
半導体パッケージの製法を第７の要旨とする。
【００１１】
【発明の実施の形態】つぎに、本発明の一実施の形態に
ついて説明する。
ついて説明する。
【００１２】まず、本発明は、半導体チップの表面に、
導体配線層を備えた樹脂フィルムを、熱融着により直接
接合することが大きな特徴である。ただし、上記「熱融
着により直接接合する」とは、樹脂フィルムに熱をかけ
て樹脂フィルムを溶融もしくは軟化させて半導体チップ
表面に対する接合力を高めて両者を接合するという趣旨
である。
導体配線層を備えた樹脂フィルムを、熱融着により直接
接合することが大きな特徴である。ただし、上記「熱融
着により直接接合する」とは、樹脂フィルムに熱をかけ
て樹脂フィルムを溶融もしくは軟化させて半導体チップ
表面に対する接合力を高めて両者を接合するという趣旨
である。
【００１３】上記樹脂フィルムとしては、機械的特性、
電気的特性、熱的特性、化学的特性等に優れていること
が必要で、しかも比較的低温（通常、２００℃〜）で半
導体チップ表面に熱融着することにより、優れた接合強
度を発現するものでなければならない。すなわち、実用
的な見地から、上記樹脂フィルムと半導体チップ表面の
接合部におけるダイシェア強度が４９．０Ｎ（＝５ｋｇ
ｆ）以上であることが好ましい。また、さらにいえば、
ピール強度が９．８Ｎ（＝１ｋｇｆ）以上であることが
好ましい。
電気的特性、熱的特性、化学的特性等に優れていること
が必要で、しかも比較的低温（通常、２００℃〜）で半
導体チップ表面に熱融着することにより、優れた接合強
度を発現するものでなければならない。すなわち、実用
的な見地から、上記樹脂フィルムと半導体チップ表面の
接合部におけるダイシェア強度が４９．０Ｎ（＝５ｋｇ
ｆ）以上であることが好ましい。また、さらにいえば、
ピール強度が９．８Ｎ（＝１ｋｇｆ）以上であることが
好ましい。
【００１４】なお、上記「ダイシェア強度」とは、図１
５に示すように、樹脂フィルム１２と半導体チップ３０
を熱融着により直接接合した試料を、万能型ボンドテス
ター（デイジ社製、シリーズ２４００）にかけ、接触工
具５０を矢印のように動かして、半導体チップ３０がず
れない限界荷重を測定することによって得られる値であ
る。
５に示すように、樹脂フィルム１２と半導体チップ３０
を熱融着により直接接合した試料を、万能型ボンドテス
ター（デイジ社製、シリーズ２４００）にかけ、接触工
具５０を矢印のように動かして、半導体チップ３０がず
れない限界荷重を測定することによって得られる値であ
る。
【００１５】また、上記「ピール強度」とは、図１６に
示すように、樹脂フィルム１２と半導体チップ３０を熱
融着により直接接合した試料を、上記と同じ万能型ボン
ドテスターにかけ、樹脂フィルム１２を矢印のように直
角方向に引き上げて、界面剥離が生じない限界荷重を測
定することによって得られる値である。
示すように、樹脂フィルム１２と半導体チップ３０を熱
融着により直接接合した試料を、上記と同じ万能型ボン
ドテスターにかけ、樹脂フィルム１２を矢印のように直
角方向に引き上げて、界面剥離が生じない限界荷重を測
定することによって得られる値である。
【００１６】このような樹脂フィルム１２としては、例
えば、耐熱性の高分子であるポリアリールケトン樹脂と
非晶性のポリエーテルイミド樹脂を配合して調製され
る、特殊なポリイミド系フィルムを用いることができ
る。
えば、耐熱性の高分子であるポリアリールケトン樹脂と
非晶性のポリエーテルイミド樹脂を配合して調製され
る、特殊なポリイミド系フィルムを用いることができ
る。
【００１７】上記ポリアリールケトン樹脂としては、ポ
リエーテルケトン、ポリエーテルエーテルケトン、ポリ
エーテルケトンケトン等があるが、なかでも、下記の一
般式（１）で示されるポリエーテルエーテルケトンが好
適である。
リエーテルケトン、ポリエーテルエーテルケトン、ポリ
エーテルケトンケトン等があるが、なかでも、下記の一
般式（１）で示されるポリエーテルエーテルケトンが好
適である。
【００１８】
【化１】
【００１９】また、上記ポリアリールケトン樹脂ととも
に用いられるポリエーテルイミド樹脂は、その構造単位
に芳香核結合、エーテル結合およびイミド結合を有する
非晶性の熱可塑性樹脂で、例えば、下記の一般式（２）
で示されるポリエーテルイミドが好適に用いられる。
に用いられるポリエーテルイミド樹脂は、その構造単位
に芳香核結合、エーテル結合およびイミド結合を有する
非晶性の熱可塑性樹脂で、例えば、下記の一般式（２）
で示されるポリエーテルイミドが好適に用いられる。
【００２０】
【化２】
【００２１】なお、前記ポリアリールケトン樹脂と、上
記非晶性ポリエーテルイミド樹脂とは、前者を６５〜３
５重量％、後者を３５〜６５重量％の割合で配合したも
のが好適である。すなわち、上記範囲よりもポリアリー
ルケトン樹脂が多すぎると、組成物の結晶化速度が速く
なりすぎてその結晶性が高くなり、熱融着による接合力
が不充分になるおそれがあり、逆に、上記範囲よりも非
晶性ポリエーテルイミド樹脂が多すぎると、組成物の結
晶化速度が遅くなりすぎてその結晶性が低くなり、耐熱
性が低下するからである。
記非晶性ポリエーテルイミド樹脂とは、前者を６５〜３
５重量％、後者を３５〜６５重量％の割合で配合したも
のが好適である。すなわち、上記範囲よりもポリアリー
ルケトン樹脂が多すぎると、組成物の結晶化速度が速く
なりすぎてその結晶性が高くなり、熱融着による接合力
が不充分になるおそれがあり、逆に、上記範囲よりも非
晶性ポリエーテルイミド樹脂が多すぎると、組成物の結
晶化速度が遅くなりすぎてその結晶性が低くなり、耐熱
性が低下するからである。
【００２２】しかも、この樹脂フィルム１２は、ＪＩＳ
Ｋ７１２１、ＪＩＳ Ｋ７１２２に準じた示差走査熱
量測定で昇温した時に測定される、ガラス転移温度が１
５０〜２３０℃、結晶融解ピーク温度が２６０℃以上で
あり、結晶融解熱量ΔＨｍと昇温中の結晶化により発生
する結晶化熱量ΔＨｃとが、下記の関係式を満たすもの
であることが好適である。
Ｋ７１２１、ＪＩＳ Ｋ７１２２に準じた示差走査熱
量測定で昇温した時に測定される、ガラス転移温度が１
５０〜２３０℃、結晶融解ピーク温度が２６０℃以上で
あり、結晶融解熱量ΔＨｍと昇温中の結晶化により発生
する結晶化熱量ΔＨｃとが、下記の関係式を満たすもの
であることが好適である。
【００２３】
【数１】
【００２４】上記関係式の値は、原料ポリマーの種類、
分子量、組成物の比率等にも依存するが、樹脂組成物を
フィルム状に成形加工する際に、原料ポリマーを溶融さ
せた後、速やかに冷却することにより、上記値を小さく
制御することができる。そして、上記関係式に示すよう
に、その値を０．５以下に制御することにより、半導体
チップ３０および導体配線層に対し、熱融着による優れ
た接着性を発現させることができる。
分子量、組成物の比率等にも依存するが、樹脂組成物を
フィルム状に成形加工する際に、原料ポリマーを溶融さ
せた後、速やかに冷却することにより、上記値を小さく
制御することができる。そして、上記関係式に示すよう
に、その値を０．５以下に制御することにより、半導体
チップ３０および導体配線層に対し、熱融着による優れ
た接着性を発現させることができる。
【００２５】また、本発明では、樹脂フィルム１２とし
て、上記のもの以外に、例えば、ビフェニルテトラカル
ボン酸二無水物とジアミンの縮重合によって得られる、
下記の一般式（３）で示されるポリイミド系樹脂からな
る樹脂フィルム（市販品としては、ユーピレックスＶ
Ｔ：宇部興産社製等）を用いることができる。この樹脂
フィルム１２も、半導体チップ３０および導体配線層に
対し、熱融着によって優れた接着性を示す。
て、上記のもの以外に、例えば、ビフェニルテトラカル
ボン酸二無水物とジアミンの縮重合によって得られる、
下記の一般式（３）で示されるポリイミド系樹脂からな
る樹脂フィルム（市販品としては、ユーピレックスＶ
Ｔ：宇部興産社製等）を用いることができる。この樹脂
フィルム１２も、半導体チップ３０および導体配線層に
対し、熱融着によって優れた接着性を示す。
【００２６】
【化３】
【００２７】なお、本発明の樹脂フィルム１２を構成す
る樹脂組成物には、その性質を損なわない程度に、他の
樹脂や添加剤、例えば熱安定剤、紫外線吸収剤、光安定
剤、核剤、着色剤、滑剤、難燃剤、無機フィラー等の充
填剤等、各種の添加剤を適宜配合することができる。ま
た、フィルム状絶縁体の表面に、ハンドリング性の改良
等のために、エンボス加工やコロナ処理等を施すことが
できる。
る樹脂組成物には、その性質を損なわない程度に、他の
樹脂や添加剤、例えば熱安定剤、紫外線吸収剤、光安定
剤、核剤、着色剤、滑剤、難燃剤、無機フィラー等の充
填剤等、各種の添加剤を適宜配合することができる。ま
た、フィルム状絶縁体の表面に、ハンドリング性の改良
等のために、エンボス加工やコロナ処理等を施すことが
できる。
【００２８】また、上記樹脂フィルム１２の厚みは、特
に限定するものではないが、５０〜２００μｍ程度に設
定することが好適である。５０μｍ未満では、熱融着に
よる接合強度が充分に得られないおそれがある。逆に、
２００μｍを超えると、半導体パッケージの薄型化の点
から好ましくない。
に限定するものではないが、５０〜２００μｍ程度に設
定することが好適である。５０μｍ未満では、熱融着に
よる接合強度が充分に得られないおそれがある。逆に、
２００μｍを超えると、半導体パッケージの薄型化の点
から好ましくない。
【００２９】一方、本発明の樹脂フィルム１２に形成さ
れる導体配線層には、従来から導体として用いられてい
る、銅、金、銀、アルミニウム、ニッケル、錫等が用い
られる。なかでも、銅が好適であり、さらに、その表面
に黒色酸化処理等の化成処理を施したものが好適であ
る。そして、導体配線層は、樹脂フィルム上に、箔状の
導体を積層して樹脂フィルム１２を熱融着させることに
より両者を接合したのち、エッチング等により適宜の配
線形状にして得ることができる。上記箔状の導体を用い
る場合、箔の厚みは５〜２０μｍに設定することが好適
である。すなわち、５μｍ未満では、取り扱いに問題を
生じやすく、逆に、２０μｍを超えると、薄型化の点で
好ましくないからである。なお、半導体チップ３０との
接続形態、基板等への実装形態によっては、導体配線層
として、スルーホールやバンプを形成する場合もある。
れる導体配線層には、従来から導体として用いられてい
る、銅、金、銀、アルミニウム、ニッケル、錫等が用い
られる。なかでも、銅が好適であり、さらに、その表面
に黒色酸化処理等の化成処理を施したものが好適であ
る。そして、導体配線層は、樹脂フィルム上に、箔状の
導体を積層して樹脂フィルム１２を熱融着させることに
より両者を接合したのち、エッチング等により適宜の配
線形状にして得ることができる。上記箔状の導体を用い
る場合、箔の厚みは５〜２０μｍに設定することが好適
である。すなわち、５μｍ未満では、取り扱いに問題を
生じやすく、逆に、２０μｍを超えると、薄型化の点で
好ましくないからである。なお、半導体チップ３０との
接続形態、基板等への実装形態によっては、導体配線層
として、スルーホールやバンプを形成する場合もある。
【００３０】そして、導体配線層を形成する際、導体を
箔として接合する場合は、箔の、樹脂フィルム１２との
接合面を、予め化学的または機械的に粗面化しておくこ
とが好ましい。これにより、樹脂フィルム１２との接合
を、より強固にすることができるからである。このよう
な粗面化箔としては、電解銅箔製造時に電気化学的に粗
面化された粗化銅箔等があげられる。
箔として接合する場合は、箔の、樹脂フィルム１２との
接合面を、予め化学的または機械的に粗面化しておくこ
とが好ましい。これにより、樹脂フィルム１２との接合
を、より強固にすることができるからである。このよう
な粗面化箔としては、電解銅箔製造時に電気化学的に粗
面化された粗化銅箔等があげられる。
【００３１】上記導体配線層が形成された樹脂フィルム
１２と、半導体チップ３０の接合は、通常、上記樹脂フ
ィルム１２上の導体配線層の一部が、上記半導体チップ
３０の表面電極に接続し、上記導体配線層の他の一部
が、外部端子としてフィルム外側に露出するような配置
で、両者を重ね、その状態で加熱加圧して樹脂フィルム
１２を熱融着させることにより行われる。
１２と、半導体チップ３０の接合は、通常、上記樹脂フ
ィルム１２上の導体配線層の一部が、上記半導体チップ
３０の表面電極に接続し、上記導体配線層の他の一部
が、外部端子としてフィルム外側に露出するような配置
で、両者を重ね、その状態で加熱加圧して樹脂フィルム
１２を熱融着させることにより行われる。
【００３２】上記接合方法を、半導体チップ３０をリー
ドフレームに搭載した状態でパッケージ化する場合を例
にとって、具体的に説明する。
ドフレームに搭載した状態でパッケージ化する場合を例
にとって、具体的に説明する。
【００３３】まず、図１（ａ）に示すように、半導体チ
ップ３０（図示せず）の電極部とリードフレームのイン
ナーリードとを接続することができるような配線パター
ンからなる導体配線層１１を備えた樹脂フィルム１２を
準備する。この樹脂フィルム１２は、テープ状で、１パ
ッケージ分ごとに、リードフレームとの位置決め用の穴
１３と、リードフレームのアウターリードを逃がすため
の角穴１４とが形成されている。
ップ３０（図示せず）の電極部とリードフレームのイン
ナーリードとを接続することができるような配線パター
ンからなる導体配線層１１を備えた樹脂フィルム１２を
準備する。この樹脂フィルム１２は、テープ状で、１パ
ッケージ分ごとに、リードフレームとの位置決め用の穴
１３と、リードフレームのアウターリードを逃がすため
の角穴１４とが形成されている。
【００３４】一方、リードフレーム１５は、図１（ｂ）
に示すように、従来、半導体チップ搭載用のダイパッド
とが設けられていた中央部分が大きな開口になってお
り、その周縁部に、インナーリード１５ａとアウターリ
ード１５ｂが形成されている。１６は、位置決め用の穴
である。
に示すように、従来、半導体チップ搭載用のダイパッド
とが設けられていた中央部分が大きな開口になってお
り、その周縁部に、インナーリード１５ａとアウターリ
ード１５ｂが形成されている。１６は、位置決め用の穴
である。
【００３５】そして、図２に示すように、上記テープ状
の樹脂フィルム１２（導体配線層１１付）を、ヒータが
内蔵されたステージ２０上に保持されたリードフレーム
１５の上に供給し、リードフレーム１５の位置決め用の
穴１６（図１〔ｂ〕参照）に挿通された位置決めピン２
１を、さらに樹脂フィルム１２の位置決め用の穴１３
（図１〔ａ〕参照）に挿通させながらステージ２０を上
昇させることにより、両者を、適正な位置関係に合わせ
た状態で重ねる。なお、２２は樹脂フィルム１２の位置
決め用の穴１３を検出するためのセンサである。
の樹脂フィルム１２（導体配線層１１付）を、ヒータが
内蔵されたステージ２０上に保持されたリードフレーム
１５の上に供給し、リードフレーム１５の位置決め用の
穴１６（図１〔ｂ〕参照）に挿通された位置決めピン２
１を、さらに樹脂フィルム１２の位置決め用の穴１３
（図１〔ａ〕参照）に挿通させながらステージ２０を上
昇させることにより、両者を、適正な位置関係に合わせ
た状態で重ねる。なお、２２は樹脂フィルム１２の位置
決め用の穴１３を検出するためのセンサである。
【００３６】つぎに、図３に示すように、リードフレー
ム１５の中央空隙部（図１〔ｂ〕参照）の真下に、ヒー
タが内蔵されたステージ２３上に保持された半導体チッ
プ３０を配置し、樹脂フィルム１２の上側から、ＬＥＤ
２４による照明を当てながら、拡大カメラ２５を用い、
ステージ２３をＸＹθ方向に移動しながら調整して半導
体チップ３０表面の電極部に樹脂フィルム１２側の導体
配線層１１の所定部分が重なるように位置決めする。そ
して、ステージ２３を上昇させて半導体チップ３０表面
を、樹脂フィルム１２に重ね、両者の位置関係が正しく
保持されていることを拡大カメラ２５で確認した上で、
上記拡大カメラ２５およびＬＥＤ２４を側方（Ｙ方向）
に移動させる。そして、上方からヒータ２６を下降させ
て、樹脂フィルム１２とリードフレーム１５と半導体チ
ップ３０を、上記ヒータ２６とステージ２０，２３の間
に挟み込んだ状態で、加熱加圧をかける。これにより、
樹脂フィルム１２が溶融ないし軟化し、半導体チップ３
０およびリードフレーム１５に対してアンカー効果（投
錨効果）を発現するため、三者が一体的に接合する。
ム１５の中央空隙部（図１〔ｂ〕参照）の真下に、ヒー
タが内蔵されたステージ２３上に保持された半導体チッ
プ３０を配置し、樹脂フィルム１２の上側から、ＬＥＤ
２４による照明を当てながら、拡大カメラ２５を用い、
ステージ２３をＸＹθ方向に移動しながら調整して半導
体チップ３０表面の電極部に樹脂フィルム１２側の導体
配線層１１の所定部分が重なるように位置決めする。そ
して、ステージ２３を上昇させて半導体チップ３０表面
を、樹脂フィルム１２に重ね、両者の位置関係が正しく
保持されていることを拡大カメラ２５で確認した上で、
上記拡大カメラ２５およびＬＥＤ２４を側方（Ｙ方向）
に移動させる。そして、上方からヒータ２６を下降させ
て、樹脂フィルム１２とリードフレーム１５と半導体チ
ップ３０を、上記ヒータ２６とステージ２０，２３の間
に挟み込んだ状態で、加熱加圧をかける。これにより、
樹脂フィルム１２が溶融ないし軟化し、半導体チップ３
０およびリードフレーム１５に対してアンカー効果（投
錨効果）を発現するため、三者が一体的に接合する。
【００３７】なお、上記加熱加圧条件は、半導体チップ
３０の種類、特にチップ厚み、電極数等によって左右さ
れるが、通常、界面の温度が２３０〜３５０℃、特に２
８０〜３３０℃、荷重が４．９〜４９．０Ｎ、時間が２
０〜１２０秒、特に３０〜９０秒となるように設定する
ことが好適である。より具体的な例でいうと、チップサ
イズが７．２９ｍｍ×４．７ｍｍ×４００μｍでピン数
が４０〜６０ピンの半導体チップ３０を用いる場合、界
面の温度が３１０〜３３０℃、荷重が４．９〜４９．０
Ｎ、時間が３０〜９０秒となるように設定することが好
適である。
３０の種類、特にチップ厚み、電極数等によって左右さ
れるが、通常、界面の温度が２３０〜３５０℃、特に２
８０〜３３０℃、荷重が４．９〜４９．０Ｎ、時間が２
０〜１２０秒、特に３０〜９０秒となるように設定する
ことが好適である。より具体的な例でいうと、チップサ
イズが７．２９ｍｍ×４．７ｍｍ×４００μｍでピン数
が４０〜６０ピンの半導体チップ３０を用いる場合、界
面の温度が３１０〜３３０℃、荷重が４．９〜４９．０
Ｎ、時間が３０〜９０秒となるように設定することが好
適である。
【００３８】つぎに、ヒータ２６を上昇させるととも
に、ステージ２０，２３を下降させて、樹脂フィルム１
２上（図ではフィルム下面）に、リードフレーム１５と
半導体チップ３０が一体的に接合されたパッケージ中間
体を得る。そして、このものを、従来と同様の方法によ
り樹脂封止し、不要な樹脂フィルム１２部分を切断除去
することにより、例えば図４に示すような、モールド型
の半導体パッケージを得ることができる。３１が封止樹
脂である。なお、図では、リードフレーム１５のアウタ
ーピン１５ｂは、水平に伸びているが、実際には、適宜
の角度に折り曲げて、実装に供せられる。
に、ステージ２０，２３を下降させて、樹脂フィルム１
２上（図ではフィルム下面）に、リードフレーム１５と
半導体チップ３０が一体的に接合されたパッケージ中間
体を得る。そして、このものを、従来と同様の方法によ
り樹脂封止し、不要な樹脂フィルム１２部分を切断除去
することにより、例えば図４に示すような、モールド型
の半導体パッケージを得ることができる。３１が封止樹
脂である。なお、図では、リードフレーム１５のアウタ
ーピン１５ｂは、水平に伸びているが、実際には、適宜
の角度に折り曲げて、実装に供せられる。
【００３９】このようにして得られた半導体パッケージ
は、半導体チップ３０が、ダイパッドや接着剤層を介し
てリードフレーム１５に固定されておらず、またワイヤ
ボンディングされていないため、全体が、図１４に示す
従来型に比べて、非常に薄いという特徴を有する。そし
て、接着剤層がないため、半導体チップ３０の電気的特
性等の特性低下が生じることもない。また、半導体チッ
プ３０表面の電極と、リードフレーム１５のインナーリ
ード１５ａが、樹脂フィルム１２上に形成された薄い導
体配線層１１によって接続されているため、リードピッ
チが極めて狭小であっても、断線やショートといったト
ラブルが生じることがなく、優れた品質のものが得られ
る。
は、半導体チップ３０が、ダイパッドや接着剤層を介し
てリードフレーム１５に固定されておらず、またワイヤ
ボンディングされていないため、全体が、図１４に示す
従来型に比べて、非常に薄いという特徴を有する。そし
て、接着剤層がないため、半導体チップ３０の電気的特
性等の特性低下が生じることもない。また、半導体チッ
プ３０表面の電極と、リードフレーム１５のインナーリ
ード１５ａが、樹脂フィルム１２上に形成された薄い導
体配線層１１によって接続されているため、リードピッ
チが極めて狭小であっても、断線やショートといったト
ラブルが生じることがなく、優れた品質のものが得られ
る。
【００４０】さらに、従来の場合、例えば図１７（ａ）
に示すように、半導体チップ３０の表面電極３０ａの配
置によっては、ボンディングワイヤ６によってこれらを
インナーリード１５ａと接続しようとしても、ワイヤ６
が交差して接続できない場合があるため、リードフレー
ム１５のインナーリード１５ａの配置を、半導体チップ
３０の表面電極３０ａの配置に適するよう、その都度設
計しなければならないという手間を要していた。これに
対し、本発明の半導体パッケージでは、図１７（ｂ）に
示すように、導体配線層１１の配線パターンは、樹脂フ
ィルム１２上で自由に設計することができるため、半導
体チップ３０の表面電極３０ａの配置に拘束されること
なく、リードフレーム１５を比較的自由に設定すること
ができるという利点がある。また、逆に、半導体チップ
３０の表面デザインを、相手側のリードフレーム１５と
のボンディング形態を考慮することなく自由に設計する
ことができる。
に示すように、半導体チップ３０の表面電極３０ａの配
置によっては、ボンディングワイヤ６によってこれらを
インナーリード１５ａと接続しようとしても、ワイヤ６
が交差して接続できない場合があるため、リードフレー
ム１５のインナーリード１５ａの配置を、半導体チップ
３０の表面電極３０ａの配置に適するよう、その都度設
計しなければならないという手間を要していた。これに
対し、本発明の半導体パッケージでは、図１７（ｂ）に
示すように、導体配線層１１の配線パターンは、樹脂フ
ィルム１２上で自由に設計することができるため、半導
体チップ３０の表面電極３０ａの配置に拘束されること
なく、リードフレーム１５を比較的自由に設定すること
ができるという利点がある。また、逆に、半導体チップ
３０の表面デザインを、相手側のリードフレーム１５と
のボンディング形態を考慮することなく自由に設計する
ことができる。
【００４１】そして、このことから一歩進めて、例えば
図１８（ａ），（ｂ）に示すように、リードフレーム１
５については、共通仕様とし、チップデザイン、チップ
サイズ、パット数（ピン数）等の異なる半導体チップ３
０と組み合わせる場合には、その半導体チップ３０に応
じた配線パターンからなる導体配線層１１が形成された
樹脂フィルム１２を用いることにより、製造コストの削
減を図ることができる。
図１８（ａ），（ｂ）に示すように、リードフレーム１
５については、共通仕様とし、チップデザイン、チップ
サイズ、パット数（ピン数）等の異なる半導体チップ３
０と組み合わせる場合には、その半導体チップ３０に応
じた配線パターンからなる導体配線層１１が形成された
樹脂フィルム１２を用いることにより、製造コストの削
減を図ることができる。
【００４２】なお、本発明の半導体パッケージは、上記
の例に限らず、その製造時に、樹脂フィルム１２とリー
ドフレーム１５の位置合わせや接合時の加熱加圧等を、
表側から行うか裏側から行うか、表裏同時に行うか、ま
た上下の配置をどうするか、等の諸条件を適宜に設定す
ることができる。このように、装置・プロセス条件等の
ニーズに応じて柔軟に対応しながら製造することができ
るため、実用的な価値が大きい。
の例に限らず、その製造時に、樹脂フィルム１２とリー
ドフレーム１５の位置合わせや接合時の加熱加圧等を、
表側から行うか裏側から行うか、表裏同時に行うか、ま
た上下の配置をどうするか、等の諸条件を適宜に設定す
ることができる。このように、装置・プロセス条件等の
ニーズに応じて柔軟に対応しながら製造することができ
るため、実用的な価値が大きい。
【００４３】また、本発明において、樹脂フィルム１２
上に形成する導体配線層１１の配線幅は、狭ピッチ化を
実現するには、できるだけ細くすることが望ましいが、
あまり細すぎると、半導体チップ３０との熱融着時に、
導体配線層１１の配線パターンが流れる（ずれる、乱れ
る、切れる等）おそれがある。そこで、図１９に示すよ
うに、配線パターン１１ａの太さを、半導体チップ３０
の表面電極３０ａに重ねる部分とインナーリード１５ａ
に重ねる部分については、できるだけ細幅（例えば７０
μｍ以下）にし、他の部分については比較的太幅（例え
ば１００μｍ以上）にすることが好適である。
上に形成する導体配線層１１の配線幅は、狭ピッチ化を
実現するには、できるだけ細くすることが望ましいが、
あまり細すぎると、半導体チップ３０との熱融着時に、
導体配線層１１の配線パターンが流れる（ずれる、乱れ
る、切れる等）おそれがある。そこで、図１９に示すよ
うに、配線パターン１１ａの太さを、半導体チップ３０
の表面電極３０ａに重ねる部分とインナーリード１５ａ
に重ねる部分については、できるだけ細幅（例えば７０
μｍ以下）にし、他の部分については比較的太幅（例え
ば１００μｍ以上）にすることが好適である。
【００４４】さらに、上記の例では、樹脂フィルム１２
の片方の面に導体配線層１１を形成したが、図５に示す
ように、樹脂フィルム１２の両面にそれぞれ導体配線層
１１を形成し、表裏面の導体配線層１１を、樹脂フィル
ム１２に形成したスルーホール４０によって導通すれ
ば、樹脂フィルム１２の両面にそれぞれ半導体チップ３
０を積層して接合一体化することにより、２個の半導体
チップ３０を積層して搭載することができる。これによ
り、１モジュール当たり２倍の処理能力を備えた半導体
パッケージを得ることができる。
の片方の面に導体配線層１１を形成したが、図５に示す
ように、樹脂フィルム１２の両面にそれぞれ導体配線層
１１を形成し、表裏面の導体配線層１１を、樹脂フィル
ム１２に形成したスルーホール４０によって導通すれ
ば、樹脂フィルム１２の両面にそれぞれ半導体チップ３
０を積層して接合一体化することにより、２個の半導体
チップ３０を積層して搭載することができる。これによ
り、１モジュール当たり２倍の処理能力を備えた半導体
パッケージを得ることができる。
【００４５】また、図６に示すように、樹脂フィルム１
２の両面にそれぞれ半導体チップ３０を積層して接合一
体化したものを、リードフレーム１５の両面にそれぞれ
積層して接合一体化することにより、４個の半導体チッ
プ３０を積層して搭載することができるため、１モジュ
ール当たり４倍の処理能力を備えた半導体パッケージを
得ることができる。
２の両面にそれぞれ半導体チップ３０を積層して接合一
体化したものを、リードフレーム１５の両面にそれぞれ
積層して接合一体化することにより、４個の半導体チッ
プ３０を積層して搭載することができるため、１モジュ
ール当たり４倍の処理能力を備えた半導体パッケージを
得ることができる。
【００４６】そして、上記のように、半導体チップ３０
を上下に積層する場合、同一種類の半導体チップを積層
するだけでなく、異なる種類の半導体チップを積層する
こともできる。したがって、従来、上下方向への積層に
よる嵩高さが問題となっていたＭＣＭ（Ｍｕｌｔｉ Ｃ
ｈｉｐ Ｍｏｄｕｌｅ）においても、薄型化を実現する
ことができ、好適である。
を上下に積層する場合、同一種類の半導体チップを積層
するだけでなく、異なる種類の半導体チップを積層する
こともできる。したがって、従来、上下方向への積層に
よる嵩高さが問題となっていたＭＣＭ（Ｍｕｌｔｉ Ｃ
ｈｉｐ Ｍｏｄｕｌｅ）においても、薄型化を実現する
ことができ、好適である。
【００４７】また、上記一連の例のように、半導体チッ
プ３０の積層部分を樹脂封止するのではなく、図７に示
すように、半導体チップ３０の裏面側とリードフレーム
１５の裏面側に、表側の樹脂フィルム１２と同様の材質
からなる樹脂フィルム１２′を、上記と同様にして熱融
着により接合一体化して、半導体パッケージとしてもよ
い。これにより、より一層、薄型のパッケージを実現す
ることができる。なお、図では、各部材を厚み方向に強
調して示しているため、半導体チップ３０の周囲とリー
ドフレーム１５の開口部の間に隙間Ｐがあるように見え
るが、実際には、この隙間Ｐには、樹脂フィルム１２′
の熱融着時に、溶融した樹脂が入り込んで、全体が完全
に封止されるようになっている。
プ３０の積層部分を樹脂封止するのではなく、図７に示
すように、半導体チップ３０の裏面側とリードフレーム
１５の裏面側に、表側の樹脂フィルム１２と同様の材質
からなる樹脂フィルム１２′を、上記と同様にして熱融
着により接合一体化して、半導体パッケージとしてもよ
い。これにより、より一層、薄型のパッケージを実現す
ることができる。なお、図では、各部材を厚み方向に強
調して示しているため、半導体チップ３０の周囲とリー
ドフレーム１５の開口部の間に隙間Ｐがあるように見え
るが、実際には、この隙間Ｐには、樹脂フィルム１２′
の熱融着時に、溶融した樹脂が入り込んで、全体が完全
に封止されるようになっている。
【００４８】なお、図７の構成において、半導体チップ
３０の厚みが厚く、裏面側に半導体チップ３０が突出す
ることを避けるために、例えば図８に示すように、半導
体チップ３０の裏側を、所定厚み分だけ研磨して薄くす
るようにしてもよい。この構成によれば、パッケージの
裏面側に凹凸が殆ど生じず、厚みが非常に薄く、しかも
全体があたかも一枚のシートのように平坦なパッケージ
となるため、好適である。
３０の厚みが厚く、裏面側に半導体チップ３０が突出す
ることを避けるために、例えば図８に示すように、半導
体チップ３０の裏側を、所定厚み分だけ研磨して薄くす
るようにしてもよい。この構成によれば、パッケージの
裏面側に凹凸が殆ど生じず、厚みが非常に薄く、しかも
全体があたかも一枚のシートのように平坦なパッケージ
となるため、好適である。
【００４９】また、図７や図８の構成においても、図
５，図６に示すように、半導体チップ３０を２個積層し
た構造や、４個積層した構造にすることが可能である。
５，図６に示すように、半導体チップ３０を２個積層し
た構造や、４個積層した構造にすることが可能である。
【００５０】また、モールド型のパッケージにおいて、
リードフレーム１５に代えて、図９に示すように、導体
配線層１１付樹脂フィルム１２自体に、リードフレーム
的な機能を持たせるようにしてもよい。この場合、導体
配線層１１の表裏面を樹脂フィルム１２で挟むことによ
り絶縁保護し、樹脂フィルム１２に設けたスルーホール
４１を利用して半導体チップ３０の電極と接続し、同じ
く樹脂フィルム１２に設けたスルーホール４２およびバ
ンプ４３を利用して、実装時の接続を行うようにする。
もちろん、図７，図８に示す構成において、リードフレ
ーム１５を、上記のように、導体配線層１１付樹脂フィ
ルム１２で置き換えることにより、さらに薄型のパッケ
ージを実現することができる。
リードフレーム１５に代えて、図９に示すように、導体
配線層１１付樹脂フィルム１２自体に、リードフレーム
的な機能を持たせるようにしてもよい。この場合、導体
配線層１１の表裏面を樹脂フィルム１２で挟むことによ
り絶縁保護し、樹脂フィルム１２に設けたスルーホール
４１を利用して半導体チップ３０の電極と接続し、同じ
く樹脂フィルム１２に設けたスルーホール４２およびバ
ンプ４３を利用して、実装時の接続を行うようにする。
もちろん、図７，図８に示す構成において、リードフレ
ーム１５を、上記のように、導体配線層１１付樹脂フィ
ルム１２で置き換えることにより、さらに薄型のパッケ
ージを実現することができる。
【００５１】もちろん、図９の構成においても、図５，
図６に示すように、半導体チップ３０を２個積層した構
造や、４個積層した構造にすることが可能である。
図６に示すように、半導体チップ３０を２個積層した構
造や、４個積層した構造にすることが可能である。
【００５２】さらに、より簡単な構成として、図１０に
示すような、ＣＰＳタイプの半導体パッケージをあげる
ことができる。この場合、樹脂フィルム１２に形成され
た導体配線層１１の一部を、半導体チップ３０表面の電
極と接続し、導体配線層１１と導通するスルーホール４
４およびバンプ４５を利用して、実装時の接続を行うよ
うにする。これにより、さらに薄型でコンパクトなパッ
ケージを実現することができる。
示すような、ＣＰＳタイプの半導体パッケージをあげる
ことができる。この場合、樹脂フィルム１２に形成され
た導体配線層１１の一部を、半導体チップ３０表面の電
極と接続し、導体配線層１１と導通するスルーホール４
４およびバンプ４５を利用して、実装時の接続を行うよ
うにする。これにより、さらに薄型でコンパクトなパッ
ケージを実現することができる。
【００５３】あるいは、フェイスダウンで実装される、
ＢＧＡタイプの半導体パッケージとして、例えば図１１
に示すような構成のものをあげることができる。このも
のは、導体配線層１１として、半導体チップ３０の表面
電極と接続されるスルーホール４６とバンプ４７を備え
ただけの構造であり、非常にコンパクトなパッケージを
実現することができる。この例に限らず、本発明の半導
体パッケージは、パッケージの時点で、チップがフェイ
スアップ／フェイスダウン、どちらの向きでもよく、そ
の製造方法においても、フェイスアップ／フェイスダウ
ン、どちらの向きでもよい。さらに、実装時において
も、フェイスアップ／フェイスダウン、どちらの向きに
してもよい。したがって、ニーズに応じて柔軟に対応す
ることができ、実用的な価値が大きい。
ＢＧＡタイプの半導体パッケージとして、例えば図１１
に示すような構成のものをあげることができる。このも
のは、導体配線層１１として、半導体チップ３０の表面
電極と接続されるスルーホール４６とバンプ４７を備え
ただけの構造であり、非常にコンパクトなパッケージを
実現することができる。この例に限らず、本発明の半導
体パッケージは、パッケージの時点で、チップがフェイ
スアップ／フェイスダウン、どちらの向きでもよく、そ
の製造方法においても、フェイスアップ／フェイスダウ
ン、どちらの向きでもよい。さらに、実装時において
も、フェイスアップ／フェイスダウン、どちらの向きに
してもよい。したがって、ニーズに応じて柔軟に対応す
ることができ、実用的な価値が大きい。
【００５４】さらに、ＢＧＡタイプの半導体パッケージ
とＱＦＰタイプの半導体パッケージの中間タイプとし
て、例えば図１２（ａ）に示すような構成のものをあげ
ることができる。このものは、樹脂フィルム１２に形成
された導体配線層１１の一部が半導体チップ３０表面の
電極と接続され、導体配線層１１の他の一部がはんだボ
ールからなるバンプ４９に接続されている。そして、こ
のバンプ４９は、図１２（ｂ）に示すように、半導体チ
ップ３０の裏面側の周囲に環状に並んでおり、リードフ
レームの代わりに外部端子として用いられる。なお、半
導体チップ３０の周面および裏面は、樹脂フィルム１
２′によって保護されている。この構成によれば、非常
にコンパクトな半導体パッケージを実現することができ
る。そして、この場合、樹脂フィルム１２，１２′とし
ては、線膨張係数が２０〜５０程度のものを用いること
が好適である。すなわち、線膨張係数がこの範囲であれ
ば、実装するＰＣＢ，ＦＰＣ等の基板として用いるガラ
スエポキシ基板の線膨張係数と近似しているため、得ら
れる半導体装置の信頼性が優れたものとなる。
とＱＦＰタイプの半導体パッケージの中間タイプとし
て、例えば図１２（ａ）に示すような構成のものをあげ
ることができる。このものは、樹脂フィルム１２に形成
された導体配線層１１の一部が半導体チップ３０表面の
電極と接続され、導体配線層１１の他の一部がはんだボ
ールからなるバンプ４９に接続されている。そして、こ
のバンプ４９は、図１２（ｂ）に示すように、半導体チ
ップ３０の裏面側の周囲に環状に並んでおり、リードフ
レームの代わりに外部端子として用いられる。なお、半
導体チップ３０の周面および裏面は、樹脂フィルム１
２′によって保護されている。この構成によれば、非常
にコンパクトな半導体パッケージを実現することができ
る。そして、この場合、樹脂フィルム１２，１２′とし
ては、線膨張係数が２０〜５０程度のものを用いること
が好適である。すなわち、線膨張係数がこの範囲であれ
ば、実装するＰＣＢ，ＦＰＣ等の基板として用いるガラ
スエポキシ基板の線膨張係数と近似しているため、得ら
れる半導体装置の信頼性が優れたものとなる。
【００５５】また、１枚の樹脂フィルム１２を、例えば
図１３（ａ）に示すように、折り畳み可能な５つの区画
を備えた特殊な形状に成形し、所定の導体配線層（図示
せず）を形成した上で、各区画に半導体チップ３０を熱
融着により接合一体化することにより、スタックタイプ
のパッケージを得ることができる。このものは、同図
（ｂ）に示すように、最下面となる区画の樹脂フィルム
１２の裏面にバンプ４８を設けることにより、５個の半
導体チップ３０を積層した状態で、面実装を行うことが
できる。このタイプのパッケージによれば、実装形態に
よって、半導体チップ３０をどのような配置にするかを
自由に設定できるため、融通性が高く、実用的効果が大
きい。
図１３（ａ）に示すように、折り畳み可能な５つの区画
を備えた特殊な形状に成形し、所定の導体配線層（図示
せず）を形成した上で、各区画に半導体チップ３０を熱
融着により接合一体化することにより、スタックタイプ
のパッケージを得ることができる。このものは、同図
（ｂ）に示すように、最下面となる区画の樹脂フィルム
１２の裏面にバンプ４８を設けることにより、５個の半
導体チップ３０を積層した状態で、面実装を行うことが
できる。このタイプのパッケージによれば、実装形態に
よって、半導体チップ３０をどのような配置にするかを
自由に設定できるため、融通性が高く、実用的効果が大
きい。
【００５６】なお、樹脂フィルム１２と半導体チップ３
０の接合の際、必ずしもヒータ加熱による必要はなく、
例えばレーザ照射により樹脂フィルム１２を加熱するよ
うにしても差し支えはない。
０の接合の際、必ずしもヒータ加熱による必要はなく、
例えばレーザ照射により樹脂フィルム１２を加熱するよ
うにしても差し支えはない。
【００５７】また、本発明では、樹脂フィルム１２と半
導体チップ３０の熱圧着後、レーザ照射によって半導体
パッケージの外形成型を行うことができる。従来のモー
ルド封止型パッケージでは、モールド金型を用いて成型
を行っているため、パッケージデザインが変わるたびに
モールド金型を製作しなければならないが、上記のよう
に、レーザ照射によって外形成型を行う場合、装置の設
定を変更するだけで、簡単にパッケージ外形の変更を実
現することができるため、ニーズに対し、素早く、しか
も安く対応することができる。
導体チップ３０の熱圧着後、レーザ照射によって半導体
パッケージの外形成型を行うことができる。従来のモー
ルド封止型パッケージでは、モールド金型を用いて成型
を行っているため、パッケージデザインが変わるたびに
モールド金型を製作しなければならないが、上記のよう
に、レーザ照射によって外形成型を行う場合、装置の設
定を変更するだけで、簡単にパッケージ外形の変更を実
現することができるため、ニーズに対し、素早く、しか
も安く対応することができる。
【００５８】さらに、本発明では、上記樹脂フィルム１
２と半導体チップ３０の熱圧着時に、上下一対のパルス
ヒータを用いることにより、より高品質の半導体パッケ
ージを製造することができる。
２と半導体チップ３０の熱圧着時に、上下一対のパルス
ヒータを用いることにより、より高品質の半導体パッケ
ージを製造することができる。
【００５９】すなわち、上記パルスヒータは、通常用い
られているコイル式のヒータ等と異なり、所定の温度設
定に即座に切り替えることができるため、下側のパルス
ヒータの上面に、直接、熱圧着しようとするワークを正
確に位置決めした状態で載せることができる。もちろ
ん、上記パルスヒータと同様の機能を果たす加熱手段で
あれば、その種類は特に限定するものではない。以下、
その具体的な実施の形態を図面に基づいて説明する。
られているコイル式のヒータ等と異なり、所定の温度設
定に即座に切り替えることができるため、下側のパルス
ヒータの上面に、直接、熱圧着しようとするワークを正
確に位置決めした状態で載せることができる。もちろ
ん、上記パルスヒータと同様の機能を果たす加熱手段で
あれば、その種類は特に限定するものではない。以下、
その具体的な実施の形態を図面に基づいて説明する。
【００６０】この実施の形態は、図２０に示すように、
上下一対のパルスヒータ５１，５２の間に、半導体チッ
プ３０をフェイスアップで位置決めし、下側に裏張り用
樹脂フィルム５３を配置し、上側に導体配線層１１付樹
脂フィルム１２を配置した状態で、三者を一括熱圧着し
て、半導体パッケージを得るようにしたものである。
上下一対のパルスヒータ５１，５２の間に、半導体チッ
プ３０をフェイスアップで位置決めし、下側に裏張り用
樹脂フィルム５３を配置し、上側に導体配線層１１付樹
脂フィルム１２を配置した状態で、三者を一括熱圧着し
て、半導体パッケージを得るようにしたものである。
【００６１】なお、下側のパルスヒータ５２の上面に
は、上記裏張り用樹脂フィルム５３を嵌入して位置決め
保持するための凹部５４が形成されており、その開口縁
部に、周方向への変形防止のための四角枠状の凸条５５
が形成されている。
は、上記裏張り用樹脂フィルム５３を嵌入して位置決め
保持するための凹部５４が形成されており、その開口縁
部に、周方向への変形防止のための四角枠状の凸条５５
が形成されている。
【００６２】また、半導体チップ３０の周囲に段差があ
ると、熱圧着時に導体配線層１１が沈み込んで位置ずれ
を生じやすいことを考慮して、熱圧着面に段差が生じな
いよう、半導体チップ３０の周囲を埋めるための四角枠
状のスペーサ５６（上記樹脂フィルム１２と同様の樹脂
フィルムで作製）が用意されている。
ると、熱圧着時に導体配線層１１が沈み込んで位置ずれ
を生じやすいことを考慮して、熱圧着面に段差が生じな
いよう、半導体チップ３０の周囲を埋めるための四角枠
状のスペーサ５６（上記樹脂フィルム１２と同様の樹脂
フィルムで作製）が用意されている。
【００６３】さらに、この例では、リードフレーム１５
（図４参照）を用いておらず、導体配線層１１が、熱圧
着時にリードフレーム１５のインナーリード１５ａと重
なって位置ずれ防止されるという効果が得られないた
め、導体配線層１１の位置ずれ防止を目的として、鉄系
金属（４２アロイ、全面Ａｇメッキ）製の額縁フレーム
５７が用意されている。
（図４参照）を用いておらず、導体配線層１１が、熱圧
着時にリードフレーム１５のインナーリード１５ａと重
なって位置ずれ防止されるという効果が得られないた
め、導体配線層１１の位置ずれ防止を目的として、鉄系
金属（４２アロイ、全面Ａｇメッキ）製の額縁フレーム
５７が用意されている。
【００６４】これらの部材５１〜５７を用い、つぎのよ
うにして半導体パッケージを得ることができる。まず、
図２１（ａ）に示すように、下側のパルスヒータ５２の
凹部５４内に、裏張り用樹脂フィルム５３を嵌入し、そ
の上に、同図（ｂ）に示すように、半導体チップ３０を
フェイスアップで載置する。
うにして半導体パッケージを得ることができる。まず、
図２１（ａ）に示すように、下側のパルスヒータ５２の
凹部５４内に、裏張り用樹脂フィルム５３を嵌入し、そ
の上に、同図（ｂ）に示すように、半導体チップ３０を
フェイスアップで載置する。
【００６５】つぎに、同図（ｃ）に示すように、パルス
ヒータ５２の凸条５５の周囲に、額縁フレーム５７を載
置し、さらに、同図（ｄ）に示すように、上記凸条５５
の内側面と半導体チップ３０の間に、スペーサ５６を嵌
入する。
ヒータ５２の凸条５５の周囲に、額縁フレーム５７を載
置し、さらに、同図（ｄ）に示すように、上記凸条５５
の内側面と半導体チップ３０の間に、スペーサ５６を嵌
入する。
【００６６】そして，図２２（ａ）に示すように、その
上に、導体配線層１１付樹脂フィルム１２を位置決め
し、上側のパルスヒータ５１を下降させることにより、
同図（ｂ）に示すように、半導体チップ３０の上下両面
を樹脂フィルム１２，５３で挟み、その状態でパルスヒ
ータ５１，５２を所定温度に昇温して、全体を熱圧着す
る。
上に、導体配線層１１付樹脂フィルム１２を位置決め
し、上側のパルスヒータ５１を下降させることにより、
同図（ｂ）に示すように、半導体チップ３０の上下両面
を樹脂フィルム１２，５３で挟み、その状態でパルスヒ
ータ５１，５２を所定温度に昇温して、全体を熱圧着す
る。
【００６７】これにより、同図（ｃ）に示すように、半
導体チップ３０表面の電極が導体配線層１１に接続され
た状態で、半導体チップ３０と樹脂フィルム１２が接合
され、半導体チップ３０の側面および裏面がスペーサ５
６および裏張り用樹脂フィルム５３に接合されて、全体
が完全に一体化された中間品となる。なお、上記スペー
サ５６および裏張り用樹脂フィルム５３は、熱圧着によ
り溶融ないし軟化して完全に一体化するため、以下、ス
ペーサ５６の表示はしない。また、導体配線層１１が露
出した部分の周縁部は、額縁フレーム５７によって保持
されている。
導体チップ３０表面の電極が導体配線層１１に接続され
た状態で、半導体チップ３０と樹脂フィルム１２が接合
され、半導体チップ３０の側面および裏面がスペーサ５
６および裏張り用樹脂フィルム５３に接合されて、全体
が完全に一体化された中間品となる。なお、上記スペー
サ５６および裏張り用樹脂フィルム５３は、熱圧着によ
り溶融ないし軟化して完全に一体化するため、以下、ス
ペーサ５６の表示はしない。また、導体配線層１１が露
出した部分の周縁部は、額縁フレーム５７によって保持
されている。
【００６８】そして、同図（ｄ）に示すように、金型で
全体を打ち抜いて所定寸法に切断することにより、額縁
フレーム５７ごと余分な部分を除去して、目的とする半
導体パッケージを得ることができる。
全体を打ち抜いて所定寸法に切断することにより、額縁
フレーム５７ごと余分な部分を除去して、目的とする半
導体パッケージを得ることができる。
【００６９】このようにして得られた半導体パッケージ
も、前記実施態様のものと同様、非常に薄型で、導体配
線層１１の配線ピッチが狭小であるにもかかわらず、断
線やショート等のトラブルがなく、高品質である。特
に、上記製法によれば、樹脂フィルム１２が、熱圧着時
に熱の影響を受けても、スペーサ５６，額縁フレーム５
７の介在と、パルスヒータ５２の凹部５４と凸条５５に
よる周方向の規制によって、樹脂フィルム１２上の導体
配線層１１が位置ずれしにくく、より一層、高精度のも
のとなる。また、この製法によれば、熱圧着により、電
気的接合と、樹脂フィルム１２，５３，５６による封止
と、外形成形を一工程で行うことができるため、生産効
率がよい。
も、前記実施態様のものと同様、非常に薄型で、導体配
線層１１の配線ピッチが狭小であるにもかかわらず、断
線やショート等のトラブルがなく、高品質である。特
に、上記製法によれば、樹脂フィルム１２が、熱圧着時
に熱の影響を受けても、スペーサ５６，額縁フレーム５
７の介在と、パルスヒータ５２の凹部５４と凸条５５に
よる周方向の規制によって、樹脂フィルム１２上の導体
配線層１１が位置ずれしにくく、より一層、高精度のも
のとなる。また、この製法によれば、熱圧着により、電
気的接合と、樹脂フィルム１２，５３，５６による封止
と、外形成形を一工程で行うことができるため、生産効
率がよい。
【００７０】なお、上記製法において、導体配線層１１
にＳｎメッキ（電解メッキでも無電解メッキでもよい）
を施し、額縁フレーム５７にＡｇメッキを施すと、導体
配線層１１と額縁フレーム５７の間でＳｎ−Ａｇ結合が
生じるため、導体配線層１１を、よりしっかり固定する
ことができ、好適である。
にＳｎメッキ（電解メッキでも無電解メッキでもよい）
を施し、額縁フレーム５７にＡｇメッキを施すと、導体
配線層１１と額縁フレーム５７の間でＳｎ−Ａｇ結合が
生じるため、導体配線層１１を、よりしっかり固定する
ことができ、好適である。
【００７１】また、上記製法において、額縁フレーム５
７を用いると比較的コストがかかるため、例えば図２３
（ａ）および（ｂ）に示すように、下側のパルスヒータ
５２に凹部５４のみ設け、この凹部５４内に、裏張り用
樹脂フィルム５３と半導体チップ３０とスペーサ５６を
図示のように嵌入したのち、額縁フレーム５７を用いる
ことなく、この上に、導体配線層１１付樹脂フィルム１
２を位置決めして熱圧着するようにしてもよい。この方
法によっても、従来より高品質の半導体パッケージを得
ることができる。
７を用いると比較的コストがかかるため、例えば図２３
（ａ）および（ｂ）に示すように、下側のパルスヒータ
５２に凹部５４のみ設け、この凹部５４内に、裏張り用
樹脂フィルム５３と半導体チップ３０とスペーサ５６を
図示のように嵌入したのち、額縁フレーム５７を用いる
ことなく、この上に、導体配線層１１付樹脂フィルム１
２を位置決めして熱圧着するようにしてもよい。この方
法によっても、従来より高品質の半導体パッケージを得
ることができる。
【００７２】さらに、図２４（ａ）および（ｂ）に示す
ように、エンボス加工によって、上記裏張り用樹脂フィ
ルム５３とスペーサ５６が一体化されたような形状のス
ペーサ５６′を用いるようにしてもよい。この方法によ
れば、樹脂フィルムの材料コストが低減されるだけでな
く、部品点数が減るため、生産効率が向上する。また、
水分等の進入路となるおそれのある樹脂フィルム同士の
接着界面が一つ減るため、得られる半導体パッケージの
信頼性がより高いものとなる。
ように、エンボス加工によって、上記裏張り用樹脂フィ
ルム５３とスペーサ５６が一体化されたような形状のス
ペーサ５６′を用いるようにしてもよい。この方法によ
れば、樹脂フィルムの材料コストが低減されるだけでな
く、部品点数が減るため、生産効率が向上する。また、
水分等の進入路となるおそれのある樹脂フィルム同士の
接着界面が一つ減るため、得られる半導体パッケージの
信頼性がより高いものとなる。
【００７３】また、図２５（ａ）および（ｂ）に示すよ
うに、下側のパルスヒータ５２に所定の凹凸形状部５
２′を設けるともに、樹脂フィルム製の２枚のスペーサ
５６ａ，５６ｂを用いることにより、半導体チップ３０
の裏面一部が露出した構成の半導体パッケージを得るこ
ともできる。これにより、より薄型でコンパクトなパッ
ケージを実現することができる。
うに、下側のパルスヒータ５２に所定の凹凸形状部５
２′を設けるともに、樹脂フィルム製の２枚のスペーサ
５６ａ，５６ｂを用いることにより、半導体チップ３０
の裏面一部が露出した構成の半導体パッケージを得るこ
ともできる。これにより、より薄型でコンパクトなパッ
ケージを実現することができる。
【００７４】なお、上記パルスヒータ５２の凹凸形状部
５２′を詳細に示すと、図２６（ａ）と、そのＡ−Ａ′
断面図である同図（ｂ）に示すようになっている。すな
わち、上記凹凸形状部５２′は、スペーサ５６ｂが入る
環状の凹部６０と、半導体チップ３０が載置される凸部
６１とで構成されている。そして、この凸部６１の上面
には、十字状の溝６２が形成されており、中心に、真空
引き用の穴６３が設けられている。この構成によれば、
熱圧着時に、スペーサ５６ａ，５６ｂと半導体チップ３
０が嵌入された凹凸形状部５２′内を真空引きすること
ができるため、パッケージ内にボイドが発生することを
防止することができる。また、熱圧着に先立って、穴６
３から真空引きすることにより、半導体チップ３０の吸
着固定を行うことができるという利点も有する。
５２′を詳細に示すと、図２６（ａ）と、そのＡ−Ａ′
断面図である同図（ｂ）に示すようになっている。すな
わち、上記凹凸形状部５２′は、スペーサ５６ｂが入る
環状の凹部６０と、半導体チップ３０が載置される凸部
６１とで構成されている。そして、この凸部６１の上面
には、十字状の溝６２が形成されており、中心に、真空
引き用の穴６３が設けられている。この構成によれば、
熱圧着時に、スペーサ５６ａ，５６ｂと半導体チップ３
０が嵌入された凹凸形状部５２′内を真空引きすること
ができるため、パッケージ内にボイドが発生することを
防止することができる。また、熱圧着に先立って、穴６
３から真空引きすることにより、半導体チップ３０の吸
着固定を行うことができるという利点も有する。
【００７５】また、これらの実施態様において、導体配
線層１１の配線が、熱圧着時に樹脂フィルム１２上で位
置ずれするのを、さらに抑制する案として、例えば図２
７に示すように、樹脂フィルム１２上に、必要最小限の
導体配線層１１のみを形成するのではなく、斜線で示す
ように、導体配線パターンの周囲にも、額縁状に導体層
１１ａを形成することが好適である。
線層１１の配線が、熱圧着時に樹脂フィルム１２上で位
置ずれするのを、さらに抑制する案として、例えば図２
７に示すように、樹脂フィルム１２上に、必要最小限の
導体配線層１１のみを形成するのではなく、斜線で示す
ように、導体配線パターンの周囲にも、額縁状に導体層
１１ａを形成することが好適である。
【００７６】さらに、図２７において円Ｐで囲う部分の
拡大図である図２８に示すように、導体配線層１１の、
配線パターンのコーナー部において、配線と配線の隙間
部にも、略くさび状の導体層１１ｂを残すことにより、
この周辺の配線の位置ずれを防止することができる。
拡大図である図２８に示すように、導体配線層１１の、
配線パターンのコーナー部において、配線と配線の隙間
部にも、略くさび状の導体層１１ｂを残すことにより、
この周辺の配線の位置ずれを防止することができる。
【００７７】また、図２７において円Ｑで囲う部分の拡
大図である図２９に示すように、導体配線層１１の各配
線の接合端子に、ランド（円形）１１ｃを設けることに
より、各配線が多少位置ずれを生じても、基板等の端子
と接合が適正になされるようにすることができる。
大図である図２９に示すように、導体配線層１１の各配
線の接合端子に、ランド（円形）１１ｃを設けることに
より、各配線が多少位置ずれを生じても、基板等の端子
と接合が適正になされるようにすることができる。
【００７８】上記一連の実施の態様によって得られる半
導体パッケージは、各種の形態で、ＰＣＢ、ＦＰＣ等の
基板に実装することができる。例えば図３０に示すよう
に、樹脂フィルム１２上の導体配線層１１のうち、側方
に露出した部分にはんだボールからなるバンプ４９を取
り付け、バンプ４９を介して基板に実装することができ
る。
導体パッケージは、各種の形態で、ＰＣＢ、ＦＰＣ等の
基板に実装することができる。例えば図３０に示すよう
に、樹脂フィルム１２上の導体配線層１１のうち、側方
に露出した部分にはんだボールからなるバンプ４９を取
り付け、バンプ４９を介して基板に実装することができ
る。
【００７９】また、図３１（ａ）に示すように、所定の
金型７０を用いて導体配線層１１付樹脂フィルム１２を
賦形し、同図（ｂ）に示すようなガルウィング型に成形
することにより、ＱＦＰタイプのパッケージとすること
ができる。
金型７０を用いて導体配線層１１付樹脂フィルム１２を
賦形し、同図（ｂ）に示すようなガルウィング型に成形
することにより、ＱＦＰタイプのパッケージとすること
ができる。
【００８０】さらに、図３２（ａ）に示す半導体パッケ
ージのように、半導体チップ３０に接合された導体配線
層１１付の樹脂フィルム１２のうち、側方にはみ出す延
長部において、同図（ｂ）に示すように、樹脂フィルム
１２の上面に切り込みを入れ（あるいは切り込みを入れ
ないでそのまま）、同図（ｃ）〜（ｆ）に示すように、
順次折り曲げて熱圧着をかけることにより、折り曲げ形
状を固定する。このようにすると、導体配線層１１の外
部端子となる部分が、半導体チップ３０のフェイスダウ
ン方向、フェイスアップ方向、側面方向の３方向に露出
した状態になるため、実装を、平置きにしても縦置きに
してもよく、利便性に優れている。また、同図（ｇ）に
示すように、これを上下逆にして、基板上に実装するこ
とができる。さらに、側面端子を利用して、半導体パッ
ケージを多数個横に並べた２次元モジュールを簡単に作
製することができる。あるいは上下面に露出した端子を
利用して、半導体パッケージを多数個縦に並べた３次元
モジュールを簡単に作製することができる。
ージのように、半導体チップ３０に接合された導体配線
層１１付の樹脂フィルム１２のうち、側方にはみ出す延
長部において、同図（ｂ）に示すように、樹脂フィルム
１２の上面に切り込みを入れ（あるいは切り込みを入れ
ないでそのまま）、同図（ｃ）〜（ｆ）に示すように、
順次折り曲げて熱圧着をかけることにより、折り曲げ形
状を固定する。このようにすると、導体配線層１１の外
部端子となる部分が、半導体チップ３０のフェイスダウ
ン方向、フェイスアップ方向、側面方向の３方向に露出
した状態になるため、実装を、平置きにしても縦置きに
してもよく、利便性に優れている。また、同図（ｇ）に
示すように、これを上下逆にして、基板上に実装するこ
とができる。さらに、側面端子を利用して、半導体パッ
ケージを多数個横に並べた２次元モジュールを簡単に作
製することができる。あるいは上下面に露出した端子を
利用して、半導体パッケージを多数個縦に並べた３次元
モジュールを簡単に作製することができる。
【００８１】また、図３２の場合と同様、導体配線層１
１の外部端子が３方向に露出した形状の半導体パッケー
ジとして、例えば図３３に示す形態のものをあげること
ができる。このものは、折り曲げスペーサ８０の介在に
より、樹脂フィルム１２の折り曲げによって形成される
盛り上がり部分の高さが高くなっているとともに、その
中央凹部８１の開口が大きく設定されている。このた
め、半導体チップ３０とこれを被覆する裏張り用樹脂フ
ィルム５３（スペーサ５６と一体化）とで形成される突
出部が、上記中央凹部８１内に嵌入できるようになって
いる。
１の外部端子が３方向に露出した形状の半導体パッケー
ジとして、例えば図３３に示す形態のものをあげること
ができる。このものは、折り曲げスペーサ８０の介在に
より、樹脂フィルム１２の折り曲げによって形成される
盛り上がり部分の高さが高くなっているとともに、その
中央凹部８１の開口が大きく設定されている。このた
め、半導体チップ３０とこれを被覆する裏張り用樹脂フ
ィルム５３（スペーサ５６と一体化）とで形成される突
出部が、上記中央凹部８１内に嵌入できるようになって
いる。
【００８２】上記半導体パッケージによれば、図３４に
示すように、導体配線層１１の側面端子を利用し、横方
向に多数個接続することにより、簡単に２次元モジュー
ルを得ることができる。また、図３５に示すように、半
導体パッケージを多段に重ねるだけで、互いに電気的に
接続された、優れた３次元モジュールを得ることができ
る。特に、従来の３次元モジュールは、再配線層とし
て、インターポーザ等を設ける必要があり、厚みが大き
く、嵩高くなるという問題があったのに対し、図３５の
形態のものは、樹脂フィルム１２上の導体配線層１１に
再配線層の機能を持たせることができるとともに、パッ
ケージ単品の半導体チップ３０側の突出部を、樹脂フィ
ルム１２側の中央凹部８１内に嵌入された状態で積層す
ることができるため、非常に薄く、コンパクトなモジュ
ールを実現することができ、好適である。
示すように、導体配線層１１の側面端子を利用し、横方
向に多数個接続することにより、簡単に２次元モジュー
ルを得ることができる。また、図３５に示すように、半
導体パッケージを多段に重ねるだけで、互いに電気的に
接続された、優れた３次元モジュールを得ることができ
る。特に、従来の３次元モジュールは、再配線層とし
て、インターポーザ等を設ける必要があり、厚みが大き
く、嵩高くなるという問題があったのに対し、図３５の
形態のものは、樹脂フィルム１２上の導体配線層１１に
再配線層の機能を持たせることができるとともに、パッ
ケージ単品の半導体チップ３０側の突出部を、樹脂フィ
ルム１２側の中央凹部８１内に嵌入された状態で積層す
ることができるため、非常に薄く、コンパクトなモジュ
ールを実現することができ、好適である。
【００８３】ちなみに、この例において、樹脂フィルム
１２の厚みが７５μｍ、折り曲げスペーサ８０の厚みが
１７５μｍ、半導体チップ３０の厚みが１００μｍ、裏
張り用樹脂フィルム５３の厚みが７５μｍの場合、この
半導体パッケージ１個の厚みは、５００μｍであるが、
これを４層重ねたモジュールの厚みは、３２５×４＋１
００＋７５＝１４７５μｍ、となり、比較的薄い仕上が
りとなる。
１２の厚みが７５μｍ、折り曲げスペーサ８０の厚みが
１７５μｍ、半導体チップ３０の厚みが１００μｍ、裏
張り用樹脂フィルム５３の厚みが７５μｍの場合、この
半導体パッケージ１個の厚みは、５００μｍであるが、
これを４層重ねたモジュールの厚みは、３２５×４＋１
００＋７５＝１４７５μｍ、となり、比較的薄い仕上が
りとなる。
【００８４】なお、図３３の半導体パッケージにおい
て、上記のように、コンパクトに積層して３次元モジュ
ールを得るには、〔Ｘ：半導体チップ３０の厚み＋裏張
り用樹脂フィルム５３の厚み〕≦〔Ｙ：樹脂フィルム１
２の厚み＋折り曲げスペーサ８０の厚み〕となるよう設
定することが好適である。
て、上記のように、コンパクトに積層して３次元モジュ
ールを得るには、〔Ｘ：半導体チップ３０の厚み＋裏張
り用樹脂フィルム５３の厚み〕≦〔Ｙ：樹脂フィルム１
２の厚み＋折り曲げスペーサ８０の厚み〕となるよう設
定することが好適である。
【００８５】また、図３３の半導体パッケージにおい
て、パッケージ単品の厚みをより薄くする場合、折り曲
げスペーサ８０の厚みを薄くするより、樹脂フィルム１
２の厚みを薄くする方が、樹脂フィルム１２上に形成さ
れた導体配線層１１が断線しにくく、好適である。
て、パッケージ単品の厚みをより薄くする場合、折り曲
げスペーサ８０の厚みを薄くするより、樹脂フィルム１
２の厚みを薄くする方が、樹脂フィルム１２上に形成さ
れた導体配線層１１が断線しにくく、好適である。
【００８６】さらに、上記折り曲げスペーサ８０は、加
熱圧着を経由しても形状に変化が生じないよう、耐熱性
に優れ、加熱下での寸法安定性に優れた材質のものを用
いることが好適である。
熱圧着を経由しても形状に変化が生じないよう、耐熱性
に優れ、加熱下での寸法安定性に優れた材質のものを用
いることが好適である。
【００８７】
【発明の効果】以上のように、本発明の半導体パッケー
ジは、半導体チップが、ダイパッドや接着剤層を介して
リードフレームに固定されておらず、またワイヤボンデ
ィングされていないため、全体が、非常に薄いという特
徴を有する。しかも、接着剤層による半導体チップの電
気的特性等の特性低下が生じず、また、リードピッチが
極めて狭小であっても、断線やショートといったトラブ
ルが生じることがないため、優れた品質のものが得られ
る。
ジは、半導体チップが、ダイパッドや接着剤層を介して
リードフレームに固定されておらず、またワイヤボンデ
ィングされていないため、全体が、非常に薄いという特
徴を有する。しかも、接着剤層による半導体チップの電
気的特性等の特性低下が生じず、また、リードピッチが
極めて狭小であっても、断線やショートといったトラブ
ルが生じることがないため、優れた品質のものが得られ
る。
【００８８】そして、本発明の半導体パッケージの製法
によれば、本発明の半導体チップを効率よく製造するこ
とができる。
によれば、本発明の半導体チップを効率よく製造するこ
とができる。
【００８９】つぎに、実施例について説明する。
【００９０】
【実施例１】まず、チップとして、下記のものを用意し
た。 〔チップ〕 チップサイズ：縦７．２９ｍｍ×横４．７０ｍｍ チップ厚 ：４００μｍ チップ表面 ：窒化膜 電極 ：形成せず
た。 〔チップ〕 チップサイズ：縦７．２９ｍｍ×横４．７０ｍｍ チップ厚 ：４００μｍ チップ表面 ：窒化膜 電極 ：形成せず
【００９１】また、特開２０００−２００９７６号公報
のパラグラフ〔００５５〕に記載されたフィルム状絶縁
体の製法に準じて、厚み１００μｍの樹脂フィルムａを
作製した。なお、この樹脂フィルムａの材料組成物の配
合割合と、フィルム物性を、下記の表１に併せて示す。
のパラグラフ〔００５５〕に記載されたフィルム状絶縁
体の製法に準じて、厚み１００μｍの樹脂フィルムａを
作製した。なお、この樹脂フィルムａの材料組成物の配
合割合と、フィルム物性を、下記の表１に併せて示す。
【００９２】
【表１】
【００９３】そして、下記の熱圧着条件で、上記チップ
表面と樹脂フィルムａとを接合したのち、その接合体の
ダイシェア強度とピール強度を測定した。 〔熱圧着条件〕 時間 ：６０〜９０秒 温度 ：３２１〜３２３℃（チップの界面温度） 荷重 ：２４．５〜４４．１Ｎ
表面と樹脂フィルムａとを接合したのち、その接合体の
ダイシェア強度とピール強度を測定した。 〔熱圧着条件〕 時間 ：６０〜９０秒 温度 ：３２１〜３２３℃（チップの界面温度） 荷重 ：２４．５〜４４．１Ｎ
【００９４】その結果、ダイシェア強度は、５チップの
平均で１０６．８６Ｎであり、優れた接合強度を備えて
いることがわかった。また、ピール強度については、荷
重をかけるとフィルムが破れてしまうため、正しい測定
値を得ることができなかったが、９．８Ｎ以上の実用的
な強度を備えていると推測される。
平均で１０６．８６Ｎであり、優れた接合強度を備えて
いることがわかった。また、ピール強度については、荷
重をかけるとフィルムが破れてしまうため、正しい測定
値を得ることができなかったが、９．８Ｎ以上の実用的
な強度を備えていると推測される。
【００９５】なお、上記熱圧着条件を下記の表２に示す
ように変化させて、得られる接合体のダイシェア強度を
測定することにより、充分な接合強度（ダイシェア強度
が４９．０Ｎ以上）を得ることのできる、好適な熱圧着
条件範囲を調べた。表２において、ダイシェア強度４
９．０Ｎ以上で接合したものに○を付している。
ように変化させて、得られる接合体のダイシェア強度を
測定することにより、充分な接合強度（ダイシェア強度
が４９．０Ｎ以上）を得ることのできる、好適な熱圧着
条件範囲を調べた。表２において、ダイシェア強度４
９．０Ｎ以上で接合したものに○を付している。
【００９６】
【表２】
【００９７】上記の結果から、チップと樹脂フィルムと
の界面温度が３１０℃以上において、充分なダイシェア
強度が得られることがわかる。
の界面温度が３１０℃以上において、充分なダイシェア
強度が得られることがわかる。
【００９８】
【実施例２】まず、チップとして、下記のものを用意し
た。 〔チップ〕 チップサイズ ：縦１３０３ｍｍ×横１３．０３ｍｍ チップ厚 ：１００μｍ
た。 〔チップ〕 チップサイズ ：縦１３０３ｍｍ×横１３．０３ｍｍ チップ厚 ：１００μｍ
【００９９】また、実施例１と同様の材質の樹脂フィル
ムであって厚みが７５μｍのものを準備し、図２７に示
す形状の導体配線層を形成した。さらに、この樹脂フィ
ルムと同一のフィルムで、図２０に示す裏張り用樹脂フ
ィルム５３と同様のものを作製し、厚みが１００μｍの
樹脂フィルムで、図２０に示すスペーサ５６と同様のも
のを作製した。
ムであって厚みが７５μｍのものを準備し、図２７に示
す形状の導体配線層を形成した。さらに、この樹脂フィ
ルムと同一のフィルムで、図２０に示す裏張り用樹脂フ
ィルム５３と同様のものを作製し、厚みが１００μｍの
樹脂フィルムで、図２０に示すスペーサ５６と同様のも
のを作製した。
【０１００】そして、これらを用い、下記の熱圧着条件
で、上記チップの表裏面と周囲を樹脂フィルムで封止し
てなる半導体パッケージを得た。 〔熱圧着条件〕 時間 ：３０〜１２０秒 設定温度 ：２９０〜３１０℃ 荷重 ：９．８〜１９．６Ｎ 界面実温度Ｍａｘ：設定温度＋１０〜＋２０℃ 温度昇温時間 ：短時間上昇 ＋２０℃ 長時間上昇 ＋１０℃
で、上記チップの表裏面と周囲を樹脂フィルムで封止し
てなる半導体パッケージを得た。 〔熱圧着条件〕 時間 ：３０〜１２０秒 設定温度 ：２９０〜３１０℃ 荷重 ：９．８〜１９．６Ｎ 界面実温度Ｍａｘ：設定温度＋１０〜＋２０℃ 温度昇温時間 ：短時間上昇 ＋２０℃ 長時間上昇 ＋１０℃
【０１０１】このようにして得られた半導体パッケージ
は、実用上充分な強度を備えており、またパッケージの
品質も、ボイドが発生しておらず、非常に良好なもので
あった。
は、実用上充分な強度を備えており、またパッケージの
品質も、ボイドが発生しておらず、非常に良好なもので
あった。
【図１】（ａ）は本発明の一実施例に用いる樹脂フィル
ムの説明図、（ｂ）は上記実施例に用いるリードフレー
ムの説明図である。
ムの説明図、（ｂ）は上記実施例に用いるリードフレー
ムの説明図である。
【図２】上記実施例における半導体パッケージの製造工
程の説明図である。
程の説明図である。
【図３】上記実施例における半導体パッケージの製造工
程の説明図である。
程の説明図である。
【図４】上記実施例によって得られる半導体パッケージ
の縦断面図である。
の縦断面図である。
【図５】本発明の他の実施例の縦断面図である。
【図６】本発明のさらに他の実施例の縦断面図である。
【図７】本発明の他の実施例の縦断面図である。
【図８】本発明の他の実施例の縦断面図である。
【図９】本発明の他の実施例の縦断面図である。
【図１０】本発明の他の実施例の縦断面図である。
【図１１】本発明の他の実施例の縦断面図である。
【図１２】（ａ）は本発明のさらに他の実施例の縦断面
図、（ｂ）はその底面図である。
図、（ｂ）はその底面図である。
【図１３】（ａ）は本発明の他の実施例の平面図、
（ｂ）はその実施例の使用態様の説明図である。
（ｂ）はその実施例の使用態様の説明図である。
【図１４】従来の半導体パッケージの一例の縦断面図で
ある。
ある。
【図１５】ダイシェア強度の測定方法の説明図である。
【図１６】ピール強度の測定方法の説明図である。
【図１７】（ａ）は従来のワイヤボンディング方式の欠
点の説明図、（ｂ）は本発明によって上記欠点が解決し
たことの説明図である。
点の説明図、（ｂ）は本発明によって上記欠点が解決し
たことの説明図である。
【図１８】（ａ），（ｂ）はともに本発明の他の実施例
の説明図である。
の説明図である。
【図１９】本発明の導体配線層における配線パターンの
変形例の説明図である。
変形例の説明図である。
【図２０】本発明の他の実施例における半導体パッケー
ジの製造工程の説明図である。
ジの製造工程の説明図である。
【図２１】（ａ）〜（ｄ）はいずれも上記他の実施例に
おける半導体パッケージの製造工程の説明図である。
おける半導体パッケージの製造工程の説明図である。
【図２２】（ａ）〜（ｄ）はいずれも上記他の実施例に
おける半導体パッケージの製造工程の説明図である。
おける半導体パッケージの製造工程の説明図である。
【図２３】（ａ），（ｂ）は上記他の実施例における変
形例の説明図である。
形例の説明図である。
【図２４】（ａ），（ｂ）は上記他の実施例における他
の変形例の説明図である。
の変形例の説明図である。
【図２５】（ａ），（ｂ）は上記他の実施例におけるさ
らに他の変形例の説明図である。
らに他の変形例の説明図である。
【図２６】（ａ）は図２５に示されたパルスヒータの平
面図、（ｂ）はそのＡ−Ａ′断面図である。
面図、（ｂ）はそのＡ−Ａ′断面図である。
【図２７】上記他の実施例に用いられる導体配線層の形
状を示す部分的な平面図である。
状を示す部分的な平面図である。
【図２８】図２７において円Ｐで囲まれた部分の拡大説
明図である。
明図である。
【図２９】図２７において円Ｑで囲まれた部分の拡大説
明図である。
明図である。
【図３０】上記他の実施例によって得られる半導体パッ
ケージの実装形態の説明図である。
ケージの実装形態の説明図である。
【図３１】（ａ），（ｂ）は上記半導体パッケージの他
の実装形態の説明図である。
の実装形態の説明図である。
【図３２】（ａ）〜（ｇ）は上記半導体パッケージの他
の実装形態の説明図である。
の実装形態の説明図である。
【図３３】上記半導体パッケージの変形例の説明図であ
る。
る。
【図３４】上記変形例による２次元モジュールの説明図
である。
である。
【図３５】上記変形例による３次元モジュールの説明図
である。
である。
１１ 導体配線層 １２ 樹脂フィルム ３０ 半導体チップ
フロントページの続き (72)発明者 小野田 秀樹 兵庫県洲本市塩屋１丁目１番８号 カネボ ウ電子株式会社内 (72)発明者 永井 満 兵庫県洲本市塩屋１丁目１番８号 カネボ ウ電子株式会社内 (72)発明者 瀬戸田 重行 兵庫県洲本市塩屋１丁目１番８号 カネボ ウ電子株式会社内 (72)発明者 畑田 賢造 大阪府交野市南星台４丁目８番３号 (72)発明者 森本 弘一郎 兵庫県洲本市塩屋１丁目１番８号 カネボ ウ電子株式会社内 Ｆターム(参考） 4M109 AA02 BA01 BA05 CA21 CA26 DB12 DB15 DB16 5F044 KK03 MM11 RR17 RR18 RR19 5F067 DA05 DE04
Claims (7)
- 【請求項１】 半導体チップ表面が、導体配線層を備え
た樹脂フィルムによって保護された構造を有する半導体
パッケージであって、上記半導体チップ表面と樹脂フィ
ルムが、樹脂フィルムの熱融着により直接接合されてい
るとともに、上記導体配線層の一部が半導体チップの電
極部に接続され他の一部が外部端子として外側に露出し
ていることを特徴とする半導体パッケージ。 - 【請求項２】 上記半導体チップと樹脂フィルムの接合
部におけるダイシェア強度が４９．０Ｎ以上に設定され
ている請求項１記載の半導体パッケージ。 - 【請求項３】 上記半導体チップがリードフレームに搭
載された構造になっており、上記樹脂フィルムの導体配
線層の、外部端子として外側に露出している部分がリー
ドフレームのリード部と接続されている請求項１または
２記載の半導体パッケージ。 - 【請求項４】 上記半導体チップと樹脂フィルムとが、
モールド樹脂によって封止されている請求項３記載の半
導体パッケージ。 - 【請求項５】 上記半導体チップと樹脂フィルムとが、
モールド樹脂によって封止されておらず、上記半導体チ
ップ裏面に、他の樹脂フィルムが熱融着により直接接合
されている請求項３記載の半導体パッケージ。 - 【請求項６】 半導体チップに接合される導体配線層付
の樹脂フィルムが、半導体チップ表面と重なる部分と、
側方にはみ出す延長部とを備え、この延長部が、半導体
チップのある側と反対側に折り返されて、導体配線層の
外部端子となる部分が、半導体チップのフェイスダウン
方向、フェイスアップ方向、側面方向の３方向に露出し
ている請求項１または２記載の半導体パッケージ。 - 【請求項７】 半導体チップと、一部が上記半導体チッ
プ表面の電極部に接続可能で他の一部が外部端子として
フィルム外側に露出するよう設定された導体配線層を備
えた樹脂フィルムとを準備し、上記半導体チップの表面
に、上記樹脂フィルムを、上記導体配線層の一部が上記
半導体チップの電極部に接続するよう重ね、その状態で
加熱加圧することにより、上記樹脂フィルムを熱融着さ
せて両者を接合一体化するようにしたことを特徴とする
半導体パッケージの製法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001302651A JP2002231755A (ja) | 2000-12-01 | 2001-09-28 | 半導体パッケージおよびその製法 |
| AU2002221041A AU2002221041A1 (en) | 2000-12-01 | 2001-11-26 | Semiconductor package and its manufacturing method |
| PCT/JP2001/010286 WO2002045151A1 (fr) | 2000-12-01 | 2001-11-26 | Boitier semi-conducteur et procede de fabrication |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000367492 | 2000-12-01 | ||
| JP2000-367492 | 2000-12-01 | ||
| JP2001302651A JP2002231755A (ja) | 2000-12-01 | 2001-09-28 | 半導体パッケージおよびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002231755A true JP2002231755A (ja) | 2002-08-16 |
Family
ID=26605103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001302651A Withdrawn JP2002231755A (ja) | 2000-12-01 | 2001-09-28 | 半導体パッケージおよびその製法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2002231755A (ja) |
| AU (1) | AU2002221041A1 (ja) |
| WO (1) | WO2002045151A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7258549B2 (en) | 2004-02-20 | 2007-08-21 | Matsushita Electric Industrial Co., Ltd. | Connection member and mount assembly and production method of the same |
| JP2011076247A (ja) * | 2009-09-29 | 2011-04-14 | Nec Personal Products Co Ltd | スライドパッドフィルム、スライドパッド、筐体、情報処理端末、及びスライドパッドの製造方法 |
| US8064213B2 (en) | 2004-01-30 | 2011-11-22 | Panasonic Corporation | Module with a built-in component, and electronic device with the same |
| JP2014049494A (ja) * | 2012-08-29 | 2014-03-17 | Nitto Denko Corp | 電子部品封止用熱硬化性樹脂シート、樹脂封止型半導体装置、及び樹脂封止型半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0392038U (ja) * | 1989-12-29 | 1991-09-19 | ||
| JP3218724B2 (ja) * | 1992-09-29 | 2001-10-15 | 松下電器産業株式会社 | 半導体素子実装体及びその製造方法 |
| JP2625654B2 (ja) * | 1995-04-28 | 1997-07-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
-
2001
- 2001-09-28 JP JP2001302651A patent/JP2002231755A/ja not_active Withdrawn
- 2001-11-26 WO PCT/JP2001/010286 patent/WO2002045151A1/ja active Application Filing
- 2001-11-26 AU AU2002221041A patent/AU2002221041A1/en not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8064213B2 (en) | 2004-01-30 | 2011-11-22 | Panasonic Corporation | Module with a built-in component, and electronic device with the same |
| US7258549B2 (en) | 2004-02-20 | 2007-08-21 | Matsushita Electric Industrial Co., Ltd. | Connection member and mount assembly and production method of the same |
| US7748110B2 (en) | 2004-02-20 | 2010-07-06 | Panasonic Corporation | Method for producing connection member |
| JP2011076247A (ja) * | 2009-09-29 | 2011-04-14 | Nec Personal Products Co Ltd | スライドパッドフィルム、スライドパッド、筐体、情報処理端末、及びスライドパッドの製造方法 |
| JP2014049494A (ja) * | 2012-08-29 | 2014-03-17 | Nitto Denko Corp | 電子部品封止用熱硬化性樹脂シート、樹脂封止型半導体装置、及び樹脂封止型半導体装置の製造方法 |
| US9147625B2 (en) | 2012-08-29 | 2015-09-29 | Nitto Denko Corporation | Thermosetting resin sheet for sealing electronic component, resin-sealed type semiconductor device, and method for producing resin-sealed type semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2002221041A1 (en) | 2002-06-11 |
| WO2002045151A1 (fr) | 2002-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW512498B (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| TW533507B (en) | An electronic device an electronic device sealing method and an electronic device connecting method | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| JP3310617B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| TW502353B (en) | Flip chip assembly structure for semiconductor device and its assembling method | |
| JP5198265B2 (ja) | 薄型可撓性基板の平坦な表面を形成する装置及び方法 | |
| EP0208494A2 (en) | Method of fabricating a semiconductor apparatus comprising two semiconductor devices | |
| JPWO2013133015A1 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JP2017045993A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
| JPS63119552A (ja) | Ｌｓｉチツプ | |
| WO2001008223A1 (fr) | Dispositif a semiconducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| TWI255488B (en) | Semiconductor device and multilayer substrate therefor | |
| TW548757B (en) | Semiconductor device, its manufacturing method, circuit substrate and electronic machine | |
| TW579560B (en) | Semiconductor device and its manufacturing method | |
| US6400034B1 (en) | Semiconductor device | |
| US8298870B2 (en) | Method for connecting integrated circuit chip to power and ground circuits | |
| JP2010118534A (ja) | 半導体装置およびその製造方法 | |
| TW201241978A (en) | Flip chip device | |
| JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
| JP3559554B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004363566A (ja) | 電子部品実装体及びその製造方法 | |
| JP2002231755A (ja) | 半導体パッケージおよびその製法 | |
| JP2002158509A (ja) | 高周波回路モジュールおよびその製造方法 | |
| TW200841429A (en) | IC chip package | |
| JP2003017623A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041117 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050126 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050214 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |