KR20200035247A - 에어 갭들을 생성하는 방법 - Google Patents

에어 갭들을 생성하는 방법 Download PDF

Info

Publication number
KR20200035247A
KR20200035247A KR1020200034961A KR20200034961A KR20200035247A KR 20200035247 A KR20200035247 A KR 20200035247A KR 1020200034961 A KR1020200034961 A KR 1020200034961A KR 20200034961 A KR20200034961 A KR 20200034961A KR 20200035247 A KR20200035247 A KR 20200035247A
Authority
KR
South Korea
Prior art keywords
sno
layer
etching
semiconductor substrate
substrate
Prior art date
Application number
KR1020200034961A
Other languages
English (en)
Inventor
클림풋 패트릭 에이. 반
세샤세이 바라다라잔
슈라벤디즈크 바트 제이. 반
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20200035247A publication Critical patent/KR20200035247A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Separation By Low-Temperature Treatments (AREA)
  • Optical Communication System (AREA)

Abstract

반도체 기판 프로세싱 동안 에어 갭들을 생성하도록 주석 옥사이드 막들이 사용된다. SiO2 및 SiN과 같이 다른 재료들의 노출된 층들 사이에 배치된 주석 옥사이드 막들은 H2-함유 프로세스 가스에서 형성된 플라즈마를 사용하여 선택적으로 에칭될 수 있다. 에칭은 주변 재료들 사이에 주석 옥사이드 대신 리세스된 피처를 생성한다. 제 3의 재료, 예컨대 SiO2가, 발생되는 리세스된 피처를 완전히 충진하지 않고 리세스된 피처 위에 증착되어, 에어 갭을 형성한다. SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 또는 SiCN의 존재시 주석 옥사이드를 선택적으로 에칭하는 방법은, 일부 실시예들에서, 적어도 약 50 ％의 H2를 포함하는 프로세스 가스에서 형성된 플라즈마와 기판을 콘택트하는 것을 포함한다. 주석 옥사이드의 에칭은 기판에서 외부 바이어스를 사용하지 않고 수행될 수 있고 약 100 ℃ 미만의 온도로 수행되는 것이 바람직하다.

Description

에어 갭들을 생성하는 방법{METHOD TO CREATE AIR GAPS}
본 발명은 반도체 디바이스 제작 방법들에 관한 것이다. 구체적으로, 본 발명의 실시예들은 반도체 기판 프로세싱 동안 에어 갭들을 생성하는 방법들에 관한 것이다.
반도체 디바이스 제조시, 증착 및 에칭 기법들이 기판 상에 재료들의 패턴들을 형성하도록 사용된다. 패터닝은 종종 고 에칭 선택도를 갖는 또 다른 재료의 존재시 일 재료의 에칭을 필요로 한다. 에칭 선택도 요건들은 기판 상의 패터닝된 피처들의 사이즈들이 점점 작아짐에 따라 보다 엄격해진다. 더욱이, 습식 에칭 방법들, 예컨대 HF를 사용한 SiO2의 에칭은 리세스된 피처들 내로 에천트의 침투 문제들로 인해, 고 종횡비 리세스된 피처들을 갖는 기판들 상에서 보다 덜 바람직해진다.
매우 선택적인 에칭 방법들이 DRAM (dynamic random-access memory) 의 형성, FinFET들 (fin field effect transistors) 의 제조시, 및 BEOL (back end of line) 프로세싱시 패터닝을 포함하는 다양한 애플리케이션들에서의 패터닝에 필요하다.
SiO2 및 SiN과 같은 일반적으로 사용된 유전체들의 존재시 고 에칭 선택도로 에칭될수 있는 재료들 및 연관된 에칭 방법들이 특히 목표된다. SnO2는 매우 선택적인 건식 에칭 화학물질을 사용하여 SiO2, SiN, 및 다양한 다른 재료들에 대해 선택적으로 에칭될 수 있는 재료로서 제공된다. 희생적 스페이서 재료로서 SnO2를 채용하는 반도체 디바이스 제조 (예를 들어, FinFET 제조 동안) 시 에어 갭들을 형성하는 방법들이 또한 제공된다.
일 양태에 따라, 반도체 기판을 프로세싱하는 방법이 제공된다. 방법은 노출된 SnO2 층 (예를 들어, ALD에 의해 증착된 SnO2 층) 을 갖는 반도체 기판을 제공하는 단계; 약 100 ℃ 미만의 온도로 SnO2 층을 에칭하는 단계로서, 에칭은 적어도 약 50 ％의 H2를 포함하는 프로세스 가스로 형성된 플라즈마에 반도체 기판을 노출하는 것을 포함하는, 에칭하는 단계를 포함한다. 일부 실시예들에서, 제공된 반도체 기판은 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN으로 구성된 그룹으로부터 선택된 제 2 재료를 더 포함하고, SnO2의 수소 플라즈마 에칭은 제 2 재료에 대해 적어도 약 10, 예컨대 적어도 약 80의 에칭 선택도로 수행된다. 제 2 재료는 SnO2 에칭의 시작 전에 기판 상에서 노출될 수도 있고, 또는, 일부 실시예들에서, 제 2 재료는 SnO2 에칭 동안 노출될 수도 있다. 일부 실시예들에서, 제 2 재료는 SiO2이고, 에칭은 SiO2에 대해 적어도 약 10의 에칭 선택도로 SnO2를 제거한다.
SnO2 에칭시 프로세스 가스의 조성은 가변할 수 있고, H2에 더하여 다른 가스들을 포함할 수도 있다. 그러나, 일부 실시예들에서, 프로세스 가스는 본질적으로 H2 (예를 들어, 100 ％의 H2) 로 구성된다. 일부 실시예들에서, 프로세스 가스는 적어도 약 50 ％의 H2를 포함하고, 불활성 가스, 예컨대 헬륨을 더 포함한다. 일부 실시예들에서 프로세스 가스는 본질적으로 H2 및 불활성 가스로 구성될 수도 있다. 일부 구현예들에서, 프로세스 가스 내 H2의 농도는 적어도 약 80 ％이다. 선택가능하게, 프로세스 가스는 하이드로카본 및/또는 Cl2를 더 포함할 수도 있다. 일 예에서, 프로세스 가스는 H2 (50 ％ 이상), 헬륨, 및 하이드로카본을 포함한다. 프로세스 가스의 플라즈마는 고 주파수 및/또는 저 주파수 플라즈마 생성을 사용하여 형성될 수 있다. 특히, 기판에서 외부 바이어스의 사용이 선택가능하다. 일부 실시예들에서, 에칭은 기판에 대한 외부 바이어스를 제공하지 않고 수행된다. 일부 실시예들에서 플라즈마는 약 0.0018 내지 0.36 W/㎠의 전력 밀도를 사용하여 생성된다. 에칭 동안 프로세스 챔버의 압력은, 일부 실시예들에서, 약 1 내지 175 mTorr이다.
또 다른 양태에서, SnO2 층을 에칭하기 위한 장치가 제공된다. 장치는 에칭 동안 반도체 기판을 홀딩하기 위해 구성된 기판 홀더를 갖는 프로세스 챔버; 프로세스 가스에 플라즈마를 생성하기 위해 구성된 플라즈마 생성기; 및 제어기를 포함한다. 제어기는 본 명세서에 기술하는 임의의 방법들을 구현하기 위한 프로그램 인스트럭션들을 포함한다. 일 실시예에서, 제어기는 약 100 ℃ 미만의 온도에서 반도체 기판 상의 SnO2 층의 에칭을 유발하기 위한 프로그램 인스트럭션들을 포함하고, 에칭을 유발하는 것은 적어도 약 50 ％의 H2를 포함하는 프로세스 가스로 형성된 플라즈마에 반도체 기판의 노출을 유발하는 것을 포함한다.
또 다른 양태에서, 에칭 장치를 제어하기 위한 프로그램 인스트럭션들을 포함하는, 비일시적인 컴퓨터 머신 판독가능 매체가 제공된다. 프로그램 인스트럭션들은 약 100 ℃ 미만의 온도에서 반도체 기판 상에 SnO2 층의 에칭을 유발하기 위한 코드를 포함하고, 에칭은 적어도 약 50 ％ H2를 포함하는 프로세스 가스로 형성된 플라즈마에 반도체 기판의 노출을 유발하는 것을 포함한다.
또 다른 양태에서, 반도체 기판 상에 에어 갭을 생성하는 방법이 제공된다. 방법은: (a) 제 1 재료의 노출된 층, 제 2 재료의 노출된 층, 및 제 1 재료의 층과 제 2 재료의 층 사이에 위치된 SnO2의 노출된 층을 갖는 반도체 기판을 제공하는 단계; (b) 수소 플라즈마 에칭 화학물질을 사용하여 제 1 재료 및 제 2 재료 모두에 대하여 노출된 SnO2를 선택적으로 에칭하여, 제 1 재료와 제 2 재료 사이에 리세스된 피처를 형성하는 단계; 및 (c) 리세스된 피처를 완전히 충진하지 않고 리세스된 피처 위에 제 3 재료를 증착하여, 제 1 재료의 층과 제 2 재료의 층 사이에 에어 갭을 형성하는 단계를 포함한다. 일부 구현예들에서, 제 1 재료는 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN으로 구성된 그룹으로부터 선택되고, 그리고 제 2 재료는 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN으로 구성된 그룹으로부터 선택된다. 일부 실시예들에서, 제 1 재료와 제 2 재료는 동일한 재료이다. 다른 실시예들에서, 제 1 재료 및 제 2 재료는 상이한 재료들이다. 일부 실시예들에서, 제 3 재료는 SiO2이다.
일부 구현예들에서, SnO2 층의 수소 플라즈마 에칭은 적어도 약 50 ％의 H2를 포함하는 프로세스 가스로 형성된 플라즈마에 반도체 기판을 노출하는 것을 포함한다. 일부 실시예들에서, 에칭은 약 100 ℃ 미만의 온도에서 수행된다. 기술된 방법들은 좁은 리세스된 피처들에 에어 갭들을 형성하는데 특히 유용하다. 일 구현예에서, SnO2 층의 폭은 약 20 내지 100 Å이다.
일 실시예에서, 제 1 재료 층과 제 2 재료 층 사이에 놓이는 SnO2 층을 갖는 기판이 다음의 단계들의 시퀀스를 사용하여 형성된다. 프로세스는 반도체 기판 상에 게이트 (예를 들어, 하이-k 옥사이드, 예컨대 하프늄 옥사이드로부터 이루어진 돌출하는 피처) 를 형성하는 단계; 제 1 재료가 게이트의 측벽들 및 상단 표면 모두를 커버하도록 반도체 기판 위에 제 1 재료 (예를 들어, SiN) 의 층을 컨포멀하게 형성하는 단계; SnO2가 게이트의 측벽들 상 및 상단 표면 상 모두의 제 1 재료를 커버하도록 제 1 재료의 층 위에 SnO2 층을 (예를 들어, 약 20 내지 100 Å의 두께로) 컨포멀하게 형성하는 단계; 및 제 2 재료가 게이트의 측벽들 상 및 상단 표면 상 모두의 SnO2를 커버하도록 SnO2 층 위에 제 2 재료 (예를 들어, SiO2) 의 층을 컨포멀하게 형성하는 단계에 의해 시작된다. 이어서 프로세스는 기판의 수평 표면들로부터 제 2 재료를 제거하여 노출된 제 1 재료의 층과 노출된 제 2 재료의 층 사이에 노출된 SnO2 층을 갖는 구조체를 형성하는 단계가 이어진다.
또 다른 양태에서, 반도체 기판 상에 에어 갭을 형성하기 위한 시스템이 제공된다. 시스템은 하나 이상의 증착 프로세스 챔버들; 하나 이상의 에칭 프로세스 챔버들; 및 제어기를 포함한다. 제어기는 본 명세서에 기술된 임의의 에어 갭 형성 방법들을 구현하기 위한 프로그램 인스트럭션들을 포함한다. 예를 들어, 제어기는 (i) 제 1 재료의 노출된 층, 제 2 재료의 노출된 층, 및 제 1 재료의 층과 제 2 재료의 층 사이에 위치된 SnO2의 노출된 층을 갖는 반도체 기판 상에서, 수소 플라즈마 에칭 화학물질을 사용하여 제 1 재료 및 제 2 재료 모두에 대하여 노출된 SnO2를 선택적으로 에칭하여, 제 1 재료와 제 2 재료 사이에 리세스된 피처를 형성하는 단계; 및 (ii) 리세스된 피처를 완전히 충진하지 않고 리세스된 피처 위에 제 3 재료를 증착하여, 제 1 재료의 층과 제 2 재료의 층 사이에 에어 갭을 형성하는 단계를 유발하는 프로그램 인스트럭션들을 포함할 수도 있다.
또 다른 양태에서, 시스템은 본 명세서에 기술된 임의의 장치들 및 시스템들 및 스텝퍼를 포함한다.
또 다른 양태에서, 시스템을 제어하기 위한 프로그램 인스트럭션들을 포함하는 비일시적인 컴퓨터 머신 판독가능 매체가 제공되고, 프로그램 인스트럭션들은 (i) 제 1 재료의 노출된 층, 제 2 재료의 노출된 층, 및 제 1 재료의 층과 제 2 재료의 층 사이에 위치된 SnO2의 노출된 층을 갖는 반도체 기판 상에서, 수소 플라즈마 에칭 화학물질을 사용하여 제 1 재료 및 제 2 재료 모두에 대하여 노출된 SnO2를 선택적으로 에칭하여, 제 1 재료와 제 2 재료 사이에 리세스된 피처를 형성하기 위한 코드; 및 (ii) 리세스된 피처를 완전히 충진하지 않고 리세스된 피처 위에 제 3 재료를 증착하여, 제 1 재료의 층과 제 2 재료의 층 사이에 에어 갭을 형성하기 위한 코드를 포함한다.
또 다른 양태에서, 반도체 기판을 프로세싱하는 방법에 있어서, SnO2 더미 게이트의 증착을 수반하는 방법이 제공된다. 방법은: (a) 반도체 기판 상에 SnO2 더미 게이트를 형성하는 단계; (b) SnO2 더미 게이트의 존재시 반도체 기판을 프로세싱하는 단계; (c) 더미 게이트 대신 리세스된 피처를 형성하도록 H2를 포함하는 프로세스 가스로 형성된 플라즈마로 SnO2 더미 게이트를 에칭하는 단계; 및 (d) 더미 게이트 대신 게이트를 형성하도록 형성된 리세스된 피처 내로 하이-k 유전체 재료를 증착하는 단계를 포함한다. 또 다른 양태에서, 반도체 기판을 프로세싱하는 시스템에 있어서, 시스템은, 하나 이상의 증착 프로세스 챔버들; 하나 이상의 에칭 프로세스 챔버들; 및 제어기로서: (i) 반도체 기판 상에 SnO2 더미 게이트를 형성하는 단계; (ii) SnO2 더미 게이트의 존재시 반도체 기판을 프로세싱하는 단계; (iii) 더미 게이트 대신 리세스된 피처를 형성하도록 H2를 포함하는 프로세스 가스로 형성된 플라즈마로 SnO2 더미 게이트를 에칭하는 단계; 및 (iv) 더미 게이트 대신 게이트를 형성하도록 형성된 리세스된 피처 내로 하이-k 유전체 재료를 증착하는 단계를 유발하는 프로그램 인스트럭션들을 포함하는, 제어기를 포함하는 시스템이 제공된다. 또 다른 양태에서, 시스템을 제어하기 위한 프로그램 인스트럭션들을 포함하는 비일시적인 컴퓨터 판독가능 매체가 제공되고, 프로그램 인스트럭션들은: (i) 반도체 기판 상에 SnO2 더미 게이트를 형성하는 단계; (ii) SnO2 더미 게이트의 존재시 반도체 기판을 프로세싱하는 단계; (iii) 더미 게이트 대신 리세스된 피처를 형성하도록 H2를 포함하는 프로세스 가스로 형성된 플라즈마로 SnO2 더미 게이트를 에칭하는 단계; 및 (iv) 더미 게이트 대신 게이트를 형성하도록 형성된 리세스된 피처 내로 하이-k 유전체 재료를 증착하는 단계를 유발하는 코드를 포함한다.
일부 실시예들에서, 제공된 방법들은 포토리소그래피 패터닝 시퀀스들과 통합되고, 포토레지스트를 반도체 기판에 도포하는 단계; 포토레지스트를 광에 노출하는 단계; 포토레지스트를 패터닝하고 패턴을 기판에 전사하는 단계; 및 기판으로부터 포토레지스트를 선택적으로 제거하는 단계를 더 포함한다.
본 명세서에 기술된 주제의 구현예들의 이들 및 다른 양태들은 첨부된 도면들 및 이하의 기술에 언급된다.
도 1은 본 명세서에 제공된 실시예에 따른 프로세싱 방법의 프로세스 흐름도이다.
도 2는 본 명세서에 제공된 실시예에 따른 프로세싱 방법의 프로세스 흐름도이다.
도 3a 내지 도 3g는 본 명세서에 기술된 실시예에 따른 에어 갭 형성과 함께 프로세싱을 겪는 반도체 기판의 개략적인 단면도들이다.
도 4a 내지 도 4t는 본 명세서에 기술된 실시예들에 따른 FinFET 디바이스 제조 동안 프로세싱을 겪는 반도체 기판의 개략적인 단면도들이다.
도 5는 본 명세서에 제공된 실시예에 따른 수소 플라즈마 에칭 화학물질을 사용하여 SnO2를 에칭하기 적합한 장치의 개략도이다.
도 6은 본 명세서에 제공된 실시예에 따른 멀티-스테이션 프로세싱 시스템의 개략도를 도시한다.
반도체 디바이스의 주석 (IV) 옥사이드 (SnO2) 를 에칭하기 위한 방법들이 제공된다. 일부 실시예들에서, 제공된 방법들은 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN 중 하나 이상에 대해 고 선택도를 갖는 주석 옥사이드를 에칭하도록 사용된다. 일부 실시예들에서 에칭 선택도는 10 초과, 예컨대 30 초과, 예를 들어, 50 초과, 또는 80 초과이다. 에칭 선택도는 선택된 프로세스 조건들에 대한 SnO2의 에칭 레이트 대 다른 재료들의 에칭 레이트의 비를 지칭한다. 일부 예들에서, 100의 에칭 선택도는 SiO2에 대한 SnO2의 에칭에 대해 달성된다. 이들 에칭 선택도들은 H2를 포함하는 프로세스 가스로 형성된 플라즈마와 반도체 기판을 콘택트하는 것을 수반하는 에칭 방법에 대해 달성된다. 제공된 방법들은 SnO2의 수소 플라즈마에 대한 노출을 통해 가스성 SnH4로 고체 SnO2를 변환하는 것을 수반한다. 이어서 가스성 SnH4 생산물은 퍼지 및/또는 배기에 의해 프로세스 챔버로부터 용이하게 제거될 수 있다. 일부 실시예들에서 다른 재료 (예를 들어, SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 또는 SiCN) 가 SnO2 에칭의 시작시 반도체 기판 상에서 노출된다. 다른 실시예들에서 다른 재료는 SnO2 에칭의 시작시 노출되지 않고 에칭 고스 동안 노출되게 된다.
예를 들어, ALD 또는 PECVD에 의해 SnO2가 증착될 수 있고 소량의 다른 재료들, 예컨대 탄소 및 수소 (통상적으로 10 원자％ 미만) 를 포함할 수도 있다. 주석 옥사이드에서 1:2의 주석:산소 화학량론으로부터 작은 편차가 가능하고 SnO2 구조의 범위 내라는 것이 또한 이해된다. 예를 들어, SnO2의 일부 예들에서 O:Sn 원자비는 약 2.0 내지 2.3이다. 약 1.5 내지 2.5의 O:Sn 비를 갖는 주석 옥사이드들은 본 명세서에 사용된 바와 같이 SnO2 재료의 범위 내이다.
SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN 재료들은 도핑되거나 도핑되지 않을 수도 있고, 선택가능하게 수소를 포함할 수도 있다. 도펀트는, 존재한다면, 통상적으로 10 원자％ (수소를 제외하고) 의 농도를 초과하지 않는다. 이들 재료들은 다양한 방법들, 예컨대 CVD, PECVD 및 ALD를 사용하여 증착될 수 있다. 다양한 실리콘 함유 전구체들이 실란, 테트라알킬실란들, 트리알킬실란들, TEOS, 등을 포함하는 이들 재료들의 증착에 사용될 수 있다. 예를 들어, SiO2는 실리콘 함유 전구체로서 TEOS 또는 실란을 사용하여 증착될 수도 있다.
본 명세서에 사용된 바와 같은 용어 "반도체 기판"은 구조 내 어딘가에 반도체 재료를 함유하는 반도체 디바이스의 임의의 제조 단계에서 기판을 지칭한다. 반도체 기판 내 반도체 재료가 노출될 필요가 없다는 것이 이해된다. 반도체 재료를 커버하는 다른 재료들 (예를 들어, 유전체들) 을 갖는 복수의 반도체 웨이퍼들이 반도체 기판들의 예이다.
제공된 방법들은 다양한 폭들 및 종횡비들의 SnO2 층들을 에칭하기 위해 사용될 수 있다. 이들 방법들은 좁은 층들 (예를 들어, 20 내지 100 Å, 예를 들어, 25 내지 75 Å의 폭들을 갖는 SnO2 층들) 을 에칭하기 위해, 그리고 상대적으로 높은 종횡비의 리세스된 피처들을 생성하기 위해, 예컨대 적어도 약 5:1의 종횡비들을 갖는 (예를 들어 약 10:1 내지 100:1의 종횡비들을 갖는) 리세스된 피처들을 생성하기 위해 SnO2을 에칭하기 위해 특히 유리하다. 제공된 방법들은 이들 애플리케이션들로 제한되지 않고, 종래의 방법들 및 재료들 (예를 들어, SiN 스페이서들의 습식 HF 에칭) 이 이들 애플리케이션들을 위해 잘 응용되지 않기 때문에, 본 명세서에 제공된 수소 플라즈마 에칭 방법들을 사용한 좁은 층들의 에칭 및/또는 고 종횡비 리세스된 피처들의 형성에 특히 유용하다.
본 명세서에 제공된 실시예에 따른 에칭 방법은 도 1에 도시된 프로세스 흐름도에 예시된다. 동작 1101에서, 노출된 SnO2 층을 갖는 반도체 기판이 제공된다. 기판은 에칭 장치의 프로세스 챔버 내로 배치되고, 에칭 장치는 프로세스 가스로 플라즈마를 생성하도록 구성된다. 다음에, 동작 1103에서, 플라즈마는 H2를 포함하는 프로세스 가스로 생성된다. 동작 1105에서, 기판은 형성된 수소 플라즈마와 콘택트하고 SnO2 층은 기판 상의 임의의 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN 재료들에 대해 선택적으로 에칭된다. 선택적인 에칭은 에칭 임의의 열거된 재료들에 상대적으로, 1 초과, 보다 바람직하게 10 초과, 예컨대 50 초과의 에칭 선택도로 SnO2를 에칭하는 것을 수반한다.
일부 실시예들에서, 노출된 SnO2 층에 더하여, 동작 1101에서 제공된 반도체 기판, 노출된 제 2 재료의 층을 더 포함하고, 제 2 재료는 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN 중 하나 이상을 포함한다. 다른 실시예들에서 제 2 재료는 SnO2 에칭의 시작시 노출되는 것이 아니라, SnO2이 일정 시간 에칭된 후 노출되게 된다.
1101에 제공된 기판은 SnO2 층 및 제 2 재료 (예를 들어, SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN의 임의의 조합) 의 층의 증착, 그리고 선택가능하게 패터닝 후에 획득된다. SnO2 층은 임의의 적합한 방법, 예컨대 CVD (PECVD를 포함), ALD (PEALD를 포함), 스퍼터링, 등에 의해 증착된다. 일부 실시예들에서, 기판 상의 임의의 돌출부들 및 리세스된 피처들의 표면들을 포함하여, 기판의 표면들을 따르도록, SnO2 막을 컨포멀하게 증착하는 것이 바람직하다. 일부 실시예들에서 SnO2 층은 약 20 내지 100 Å의 두께로 컨포멀하게 증착된다. 컨포멀한 SnO2 막의 적합한 증착 방법들 중 하나는 ALD이다. 열적으로 또는 플라즈마 강화된 ALD가 사용될 수 있다. 통상적인 열적 ALD 방법에서, 기판이 ALD 프로세스 챔버로 제공되고 후속하여 주석 함유 전구체, 그리고 산소 함유 반응물질에 노출되어, SnO2를 형성하도록 주석 함유 전구체 및 산소 함유 반응물질로 하여금 기판의 표면 상에서 반응하게 한다. ALD 프로세스 챔버는 통상적으로, 프로세스 챔버의 벌크 내 반응을 방지하기 위해 기판이 주석 함유 전구체에 노출된 후, 그리고 산소 함유 반응물질이 프로세스 챔버로 들어가기 전에 불활성 가스를 사용하여 퍼지된다. 더욱이, ALD 프로세스 챔버는 통상적으로, 기판이 산소 함유 반응물질을 사용하여 처리된 후 불활성 가스를 사용하여 퍼지된다. 순차적인 노출이 몇몇 사이클들에 대해 반복되고, 예를 들어, 약 10 내지 100 사이클들은 목표된 두께를 갖는 SnO 층이 증착될 때까지 수행될 수 있다. 적합한 주석 함유 전구체들의 예들은 할로겐화된 주석 함유 전구체들 (예컨대 SnCl4, 및 SnBr4), 및 할로겐화되지 않은 주석 함유 전구체들, 예컨대 알킬 치환된 주석 아미드들 등을 포함하는, 유기주석 화합물들을 포함한다. ALD에 적합한 알킬 치환된 주석 아미드들의 구체적인 예들은 테트라키스(디메틸아미노) 주석, 테트라키스(에틸메틸아미노) 주석, N2,N3-디-tert-부틸-부테인-2,3-디아미노-주석(II) 및 (1,3-bis(1,1-디메틸에틸)-4,5-디메틸-(4R, 5R)-1,3,2-디아자스타노리딘-2-일리덴이다. 산소 함유 반응물질들은 제한 없이 산소, 오존, 물, 과산화수소, 및 NO를 포함한다. 산소 함유 반응물질들의 혼합물들이 또한 사용될 수 있다. 증착 조건들은 ALD 반응물질들의 선택에 따라 가변할 것이고, 보다 반응성 전구체들은 일반적으로 보다 덜 반응성인 전구체들보다 낮은 온도들에서 반응할 것이다. 프로세스들은 통상적으로 약 20 내지 500 ℃의 온도, 및 부압 (sub-atmospheric pressure) 에서 수행될 것이다. 온도 및 압력은 응결을 방지하기 위해 반응물질들이 프로세스 챔버 내에서 가스 형태로 남아 있도록 선택된다. 반응물질 각각은 단독으로 또는 캐리어 가스, 예컨대 아르곤, 헬륨, 또는 질소와 혼합된 가스 형태로 프로세스 챔버로 제공된다. 이들 혼합물들의 플로우 레이트들은 프로세스 챔버의 사이즈에 따를 것이고, 일부 실시예들에서 약 10 내지 10,000 sccm이다.
본 명세서에 제공된 SnO2 층을 증착하기 적합한 열적 ALD 프로세스 조건들의 구체적인 예는 전체가 본 명세서에 참조로서 인용된, 제목이 "Tin Oxide with Controlled Morphology and Crystallinity by ALD onto Graphene Nanosheets for Enhanced Lithium Storage"인 Li 등의 논문 (Advanced Functional Materials, 2012, 22, 8, 1647-1654) 에 기술된다. 프로세스는 ALD 진공 챔버 내에서 200 내지 400 ℃의 온도에서 기판을 SnCl4 (주석 함유 전구체) 및 탈 이온수 (산소 함유 반응물질) 에 순차적으로 그리고 교번적으로 노출하는 것을 포함한다. ALD 사이클의 구체적인 예에서, SnCl4 증기와 N2 캐리어 가스의 혼합물이 0.5 초 동안 ALD 프로세스 챔버 내로 도입되고, 이어서 3 초 동안 기판에 노출된다. 다음에, ALD 프로세스 챔버는 프로세스 챔버의 벌크로부터 SnCl4를 제거하기 위해 10 초 동안 N2를 사용하여 퍼지되고, H2O 증기와 N2 캐리어 가스의 혼합물이 1 초 동안 프로세스 챔버 내로 흐르고 3 초 동안 기판에 노출된다. 다음에, ALD 프로세스 챔버가 N2를 사용하여 퍼지되고 사이클이 반복된다. ALD 프로세스는 부압 (예를 들어, 0.4 Torr) 및 200 내지 400 ℃의 온도에서 수행된다.
본 명세서에 제공된 방법들에서 SnO 막들을 증착하기 적합한 열적 ALD 프로세스 조건들의 또다른 예는 전체가 본 명세서에 참조로서 인용된, 제목이 "In situ Examination of Tin Oxide ALD using Quartz Crystal Microbalance and Fourier Transform Infrared Techniques"인 Du 등의 논문 (J. Vac . Sci . Technol . A 23, 581 (2005)) 에 제공된다. 이 프로세스에서 기판은 후속하여 약 150 내지 430 ℃의 온도에서 ALD 프로세스 챔버에서 SnCl4 및 H2O2에 노출된다.
ALD에서 할로겐화된 주석 전구체들의 사용이 많은 실시예들에서 적합하지만, 일부 실시예들에서 SnCl4와 같은 할로겐화된 전구체들의 사용으로 발생할 수도 있는 부식 문제들을 방지하기 위해 할로겐화되지 않은 유기주석 전구체들을 사용하는 것이 보다 바람직하다. 적합한 할로겐화되지 않은 유기주석 전구체들의 예들은 알킬아미노주석 (알킬화된 주석 아미드) 전구체들, 예컨대 테트라키스(디메틸아미노) 주석을 포함한다. 이 전구체를 사용하는 적합한 열적 ALD 증착 방법의 예는 전체가 본 명세서에 참조로서 인용된, 제목이 "Atomic Layer Deposition of Tin Oxide films using Tetrakis(dimethylamino) tin"인, Elam 등의 논문 (J. Vac . Sci . Technol. A 26, 244 (2008)) 에 제공된다. 이 방법에서 기판이 ALD 챔버 내에서 약 50 내지 300 ℃의 온도에서 테트라키스(디메틸아미노) 주석 및 H2O2 에 순차적으로 노출된다. 유리하게, 이 전구체의 사용은 100 ℃ 이하의 저온들에서 SnO2 막들의 증착을 허용한다. 예를 들어, SnO2 막들은 반응 레이트를 향상시키기 위해 플라즈마를 사용하지 않고 50 ℃에서 증착될 수 있다. 테트라키스(디메틸아미노) 주석 및 H2O2를 사용한 SnO의 열적 ALD의 또 다른 예는 본 명세서에 참조로서 인용된, 제목이 "Atomic Layer Deposition of Indium Tin Oxide Thin films Using Nonhalogenated Precursors"인, Elam 등의 논문 (J. Phys. Chem. C 2008, 112, 1938-1945) 에 제공된다.
반응성 유기주석 전구체의 사용한 저온 열적 ALD 프로세스의 또 다른 예는 전체가 본 명세서에 참조로서 인용된, 제목이 "Low temperature Atomic Layer Deposition of Tin Oxide"인 Heo 등의 논문 (Chem . Mater., 2010, 22(7) 4964-4973) 에 제공된다. (본 명세서에 제공된 SnO2 막들을 증착하는데 적합한) 이 증착 프로세스에서, 기판은 ALD 진공 프로세스 챔버에서 N2,N3-디-tert-부틸-부테인-2,3-디아미노-주석(II) 및 50 ％ H2O2에 순차적으로 노출된다. 이들 반응물질들이 기화되고 각각은 N2 캐리어 가스와 혼합되어 프로세스 챔버에 제공된다. 챔버는 기판의 반응물질에 대한 각각의 노출 후에 N2를 사용하여 퍼지된다. 증착은 약 50 내지 150 ℃의 온도에서 수행될 수 있다.
과산화수소가 ALD 프로세스들에서 SnO2의 형성을 위한 산소 함유 반응물질로서 일반적으로 잘 작용하지만, 때때로 H2O2 분해로 인해 SnO2 막 성장에 대한 불충분한 제어를 제공할 수도 있다. 일부 실시예들에서, 보다 안정한 산소 함유 전구체, 예컨대 NO가 사용된다. 산소 함유 반응물질로서 NO를 사용한 적합한 프로세스의 예는 참조로서 본 명세서에 인용된, 제목이 "Atomic Layer Deposition of Tin Oxide with Nitric Oxide as an Oxidant Gas"인 Heo 등의 논문 (J. Mater. Chem ., 2012, 22, 4599) 에 제공된다. 증착은 약 130 내지 250 ℃의 온도에서 기판을 고리형 Sn(II) 아미드 (1,3-bis(1,1-디메틸에틸)-4,5-디메틸-(4R, 5R)-1,3,2-디아자스타놀리딘-2-일리덴 및 NO에 순차적으로 노출하는 것을 수반한다.
일부 실시예들에서, SnO2 막들은 PEALD에 의해 증착된다. 열적 ALD에 대해 기술된 바와 같은 동일한 타입들의 주석 함유 전구체들 및 산소 함유 반응물질들이 사용될 수 있다. PEALD에서 ALD 장치는 프로세스 챔버 내에서 플라즈마를 생성하기 위한, 그리고 플라즈마를 사용하여 기판을 처리하기 위한 시스템을 구비한다. 통상적인 PEALD 프로세스 시퀀스에서, 기판이 PEALD 프로세스 챔버에 제공되고 기판의 표면에 흡착하는 주석 함유 전구체에 노출된다. 프로세스 챔버는 프로세스 챔버로부터 전구체를 제거하기 위해 불활성 가스 (예를 들어, 아르곤 또는 헬륨) 를 사용하여 퍼지되고, 기판은 프로세스 챔버 내로 도입되는 산소 함유 반응물질에 노출된다. 산소 함유 반응물질의 도입과 동시에 또는 지연 후에, 플라즈마가 프로세스 챔버 내에서 형성된다. 플라즈마는 SnO2의 형성을 발생시키는 기판의 표면 상에서 주석 함유 전구체와 산소 함유 반응물질 간의 반응을 용이하게 한다. 다음에, 프로세스 챔버는 불활성 가스를 사용하여 퍼지되고, 주석 전구체 도징, 퍼지, 산소 함유 반응물질 도징, 플라즈마 처리, 및 제 2 퍼지를 포함하는 사이클이 목표된 두께의 막을 형성하기 위해 필요한 만큼 여러번 반복된다.
SnO2 막의 PEALD 형성에 적합한 프로세스 조건들의 예는 본 명세서에 참조로서 인용된, 제목이 "The Fabrication of Tin Oxide Films by Atomic Layer Deposition using Tetrakis(ethylmethylamino) tin Precursor"인 Seop 등의 논문 (Transactions on Electrical and Electronic Materials, 2009, 10, 5, 173-176) 에 제공된다. 기판이 PEALD 프로세스 챔버 내로 제공되고 플라즈마 부재시 4 초의 노출과 함께 테트라키스(에틸메틸아미노) 주석에 노출된다. 다음에, 주석 함유 전구체는 20 초 동안 프로세스 챔버를 통해 아르곤을 흘림으로써 프로세스 챔버로부터 퍼지된다. 이어서, O2가 2 초와 100 W의 RF 전력을 사용한 부가적인 2 초 동안 주입된다. 아르곤 퍼지가 이어지고, 일 PEALD 사이클이 종료된다. 이 예에서, 프로세스는 50 내지 200 ℃의 온도 범위 및 0.8 Torr의 압력에서 수행된다.
ALD (열적 및 플라즈마 강화 모두) 는 SnO2 막들을 증착하는데 바람직한 방법들 중 하나이고, 다른 SnO2 증착 방법들, 예컨대 CVD, PECVD, 및 스퍼터링이 또한 사용될 수 있다는 것이 이해된다.
제 2 재료 (SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN 중 어느 하나) 가 PECVD, CVD, ALD, 및 PEALD를 포함하는 다양한 방법들에 의해 증착될 수 있다. 일부 실시예들에서 제 2 재료는 PECVD에 의해 증착된다. 이 방법에서, 플라즈마는 실리콘 함유 전구체 및 기판 상의 제 2 재료의 증착을 위해 제어된 조건들 하에서 제 2 재료의 하나 이상의 엘리먼트들을 함유하는 반응물질을 포함하는 프로세스 가스로 형성된다. 예를 들어, SiO2는 실리콘 함유 전구체 및 산소 함유 반응물질을 포함하는 프로세스 가스로 플라즈마를 형성함으로써 증착될 수도 있고; SiC는 실리콘 함유 전구체 및 탄소 함유 반응물질을 포함하는 프로세스 가스로 플라즈마를 형성함으로써 증착될 수도 있고; SiN은 실리콘 함유 전구체 및 질소 함유 반응물질을 포함하는 프로세스 가스로 플라즈마를 형성함으로써 증착될 수도 있고; SiOC는 실리콘 함유 전구체, 산소 함유 반응물질 및 탄소 함유 반응물질을 포함하는 프로세스 가스로 플라즈마를 형성함으로써 증착될 수도 있고; SiNO는 실리콘 함유 전구체, 산소 함유 반응물질, 및 질소 함유 반응물질을 포함하는 프로세스 가스로 플라즈마를 형성함으로써 증착될 수도 있고; SiCNO는 실리콘 함유 전구체, 산소 함유 반응물질, 탄소 함유 반응물질, 및 질소 함유 반응물질을 포함하는 프로세스 가스로 플라즈마를 형성함으로써 증착될 수도 있고; 및 SiCN은 실리콘 함유 전구체, 탄소 함유 반응물질, 및 질소 함유 반응물질을 포함하는 프로세스 가스로 플라즈마를 형성함으로써 증착될 수도 있다. 실리콘 함유 전구체가 제 2 재료의 임의의 필수 엘리먼트들을 더 포함하는, 이들 경우들에서, 실리콘 함유 전구체 및 반응물질이 동일할 수도 있다. 예를 들어, TEOS는 SiO2의 증착 동안 실리콘 함유 전구체 및 산소 함유 반응물질 모두로서 역할을 할 수 있다. 실리콘 함유 전구체들의 예들은 실란, 디실란, 테트라알킬실란들, 트리알킬실란들, 실록산들, TEOS, 등을 포함한다. 산소 함유 반응물질들의 예들은 CO2, N2O, O2, O3, H2O를 포함한다. 질소 함유 반응물질들의 예들은 N2, 및 NH3을 포함한다. 탄소 함유 반응물질들의 예들은 하이드로카본들, 예컨대 메탄, 에탄, 프로판, 등을 포함한다. 이들 재료들의 증착에 사용된 프로세스 가스들은 또한 캐리어 가스, 예컨대 He, Ar, Ne, 등을 포함할 수도 있다.
수소 플라즈마를 활용하는 SnO2 에칭 방법들은 광범위한 프로세스 조건들 하에서 다양한 장치들에서 구현될 수 있다. 이 방법들은, 일부 실시예들에서, 노출된 주석 옥사이드 층을 갖는 반도체 기판을 에칭 챔버에 제공하는 단계, 및 H2, 및 선택가능하게 캐리어 가스, 예컨대 헬륨 또는 또 다른 불활성 가스를 포함하는 프로세스 가스로 형성된 플라즈마와 기판을 콘택트하는 단계를 수반한다. 용어 "에칭 챔버" 또는 "에칭 장치"는 에칭을 위해 구성된 챔버 및 장치를 지칭한다. 일부 실시예들에서 "에칭 챔버" 또는 "에칭 장치"는 에칭 동작들을 위해 배타적으로 구성된다. 다른 실시예들에서 "에칭 챔버" 또는 "에칭 장치"는 에칭에 부가하여, 다른 동작들 예컨대 예를 들어, 증착을 수행하도록 구성될 수도 있다. 예를 들어, 일부 실시예들에서 에칭 챔버는 또한 ALD 증착을 위해 사용될 수도 있다.
일부 실시예들에서 수소 플라즈마 에칭에 사용된 플라즈마는 반도체 기판을 하우징하는 동일한 프로세스 챔버 내에서 생성된다. 다른 실시예들에서 플라즈마는 리모트로 생성되고, 프로세스 챔버 내 하나 이상의 유입부들을 통해 기판을 하우징하는 프로세스 챔버 내로 도입된다.
에칭은 예컨대 SnO2를 휘발성 SnH4로 변환하도록 제어된다. 바람직하게, 프로세스 가스 내 H2 함량은 적어도 약 50 체적％ (％ by volume), 예컨대 적어도 약 80 체적％ (최대 100 ％를 포함할 수 있다) 이다. 일부 실시예들에서, 프로세스 가스는 하이드로카본, 예컨대 CH4를 더 포함할 수도 있다. 일부 실시예들에서, 프로세스 가스는 Cl2를 더 포함한다. 예를 들어, 프로세스 가스는 본질적으로 H2 및 불활성 가스 (예를 들어, He) 로 구성될 수도 있고, 또는 프로세스 가스는 본질적으로 H2, 불활성 가스 및 하이드로카본 (예를 들어, CH4) 으로 구성될 수도 있다. 에칭은 기판 근방에서 측정된, 약 100 ℃ 미만의 온도에서 수행된다. 에칭 반응은 유리하게 휘발성 재료들만, 예컨대 SnH4을 생성하고, 휘발성 재료들은 배기 및/또는 퍼지에 의해 에칭 프로세스 챔버로부터 용이하게 제거될 수 있다. 고온이 형성된 SnH4의 분해 및 프로세스 챔버 및 기판을 오염시킬 수 있는, 입자들의 형성을 야기할 수 있기 때문에 에칭 프로세스 온도는 바람직하게 약 100 ℃ 미만으로 선택된다. 프로세스 가스의 조성 및 프로세스 조건들은 예컨대 에칭 동안 입자들의 형성을 감소시키거나 제거하도록 선택된다. 중요하게, 에칭 반응은 임의의 상당한 스퍼터링 컴포넌트를 필요로 하지 않고, 기판에서 외부 바이어스의 부재시, 그리고 중이온들 (예를 들어, 아르곤 이온들) 의 부재시 수행될 수 있다. 스퍼터링 컴포넌트를 감소시키는 것은 기판 상의 제 2 재료에 대한 에칭 선택도를 상승시키기에 유리할 수 있다. 따라서, 일부 실시예들에서 에칭은 기판에 외부 바이어스를 제공하지 않고 수행되고 그리고/또는 스퍼터링을 감소시키도록, 캐리어 가스로서 헬륨 (가벼운 가스) 을 사용하는 것을 수반한다.
수소 플라즈마 에칭을 위한 플라즈마는 다양한 (낮고 높은) 주파수들을 사용하여 생성될 수 있다. 적합한 주파수들의 예들은 400 ㎑, 2 ㎒, 13.56 ㎒, 27 ㎒ 또는 2.45 ㎓를 포함한다. 플라즈마 생성에 사용된 전력은 일부 실시예들에서, 약 0.0018 내지 0.36 W/㎠의 전력 밀도에 대응하는 약 50 W 내지 1,000 W의 범위일 수 있다. 기판에서 바이어스는 선택가능하고, 바이어스 전력은 약 0 내지 500 W의 범위일 수 있다. (일 300 ㎜ 웨이퍼를 프로세싱하기 위해) 적합한 샤워헤드 당 가스 플로우 레이트들은:
i. H2: 25 내지 750 sccm;
ii. Cl2: 0 내지 500 sccm (예를 들어, 5 내지 200 sccm);
iii. He: 0 내지 500 sccm (예를 들어, 5 내지 100 sccm); 그리고
iv. CH4: 0 내지 500 sccm (예를 들어, 5 내지 100 sccm) 이다.
에칭 프로세스는 일부 실시예들에서, 약 1 내지 175 mTorr의 압력에서 수행될 수 있다.
일부 특정한 실시예들에서, 플라즈마는 고 주파수 생성 (예를 들어, 13.56 ㎒ 또는 27 ㎒) 을 사용하여 생성되고, 0.07 내지 0.18 W/㎠의 전력 밀도에 대응하는 약 200 내지 500 W의 플라즈마 전력을 사용하여 제공된다. 기판에서 바이어스에 대한 전력은 약 0 내지 200 W이다. (일 300 ㎜ 웨이퍼를 프로세싱하기 위해) 적합한 샤워헤드 당 가스 플로우 레이트들은:
i. H2: 100 내지 300 sccm;
ii. Cl2: 0 내지 200 sccm (예를 들어, 5 내지 100 sccm);
iii. He: 0 내지 100 sccm (예를 들어, 5 내지 50 sccm);
iv. CH4: 0 내지 100 sccm (예를 들어, 5 내지 50 sccm) 이다.
이들 실시예들에서 에칭 프로세스는 약 1 내지 30 mTorr의 압력에서 수행된다.
일부 실시예들에서, 에칭 전에, 노출된 SnO2 층을 포함하는 기판은 또한 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN으로 구성된 그룹으로부터 선택된 재료의 노출된 층을 포함하고, 제공된 에칭 방법은 이들 재료들에 대해 고 선택도로 SnO2을 에칭한다. 일부 실시예들에서 에칭은 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN으로 구성된 그룹으로부터 선택된 재료를 완전히 제거하지 않고, 기판의 표면으로부터 노출된 SnO2을 완전히 제거한다.
또 다른 양태에서, 기판 상에 에어 갭들을 형성하기 위한 방법이 제공되고, SnO2가 에어 갭들의 형성시 제거가능한 스페이서 재료로서 사용된다. 예를 들어 SnO2로 이루어진 에어 갭 스페이서들이 FinFET 디바이스들에 사용될 수 있다.
종래 기술들은 다음 중 하나 이상을 사용한다. DRAM 제조시, SiO2이 사용되고 HF를 사용하여 제거된다. 이 화학물질은 HF에 의한 다른 막들의 화학적 공격 및 매우 고 종횡비 구조들 (>15:1) 에 침투하는 문제들로 인해 제한된 용법을 갖는다. 로직 제조시 종래의 FinFET 에어 갭 스페이서들의 사용은 매우 많은 단계들로 인해 매우 복잡할 수 있다. 더욱이, 재료 조합들의 완벽한 선택은 가용하지 않다. 습식 에칭 프로세스들의 사용은 소형 피처 및/또는 고 종횡비 피처 프로세싱 문제를 만든다. 이들 단점들은 본 명세서에서 SnO2 에어 갭 스페이서들을 도입하고 프로세싱 방법들에 의해 처리된다.
도 2는 제거가능한 SnO2 스페이서들을 사용하여 반도체 기판 상에 에어 갭들을 생성하는 방법의 실시예들을 예시하는 프로세스 흐름도이다. 방법은 동작 2201에서 노출된 제 1 재료의 층, 및 노출된 제 2 재료의 층, 및 제 1 재료의 층과 제 2 재료의 층 사이에 위치된 노출된 SnO2의 층을 갖는 반도체 기판을 제공함으로써 시작된다. 제 1 재료와 제 2 재료는 동일한 재료일 수도 있고, 또는 상이한 재료들일 수도 있다. 예를 들어 제 1 재료, 및 제 2 재료는 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN으로부터 독립적으로 선택될 수도 있다. 일부 실시예들에서, 제 1 재료 및 제 2 재료는 모두 SiO2이다. 다른 실시예들에서 제 1 재료는 SiO2이고 제 2 재료는 SiN이다. 일반적으로, 임의의 조합의 재료들이 선택될 수 있다. 다음에, 동작 2203에서, 노출된 SnO2은 본 명세서에 기술된 수소 플라즈마 에칭 화학물질을 사용하여 제 1 재료 및 제 2 재료 모두에 대해 선택적으로 에칭된다. 에칭은 노출된 제 1 재료 및 제 2 재료의 존재시 SnO2을 제거하고 제거된 SnO2 대신 리세스된 피처를 형성한다. 제 1 재료와 제 2 재료 모두에 대한 SnO2 제거의 에칭 선택도는 바람직하게 적어도 약 5, 예컨대 적어도 약 10, 또는 적어도 약 50이다. 80 초과, 예컨대 100의 에칭 선택도들이 또한 기술된 방법들을 사용하여 달성될 수 있다. 다음에, 동작 2205에서, 제 3 재료가 리세스된 피처를 완전히 충진하지 않고 리세스된 피처 위에 증착되어, 제 1 재료의 층과 제 2 재료의 층 사이에 에어 갭을 형성한다. 제 3 재료는 임의의 적합한 재료이고, 제 1 재료와 제 2 재료 각각과 동일하거나 상이할 수도 있다. 일부 실시예들에서 제 3 재료는 유전체이다. 일부 실시예들에서, 제 3 재료는, 예를 들어, PECVD 또는 HDP (high density plasma) CVD 에 의해 증착된 SiO2이다.
유리하게, 본 명세서에 제공된 SnO2에 대한 에칭 프로세스들은 습식 에칭을 필요로 하지 않고, 그리고 불소 함유 화학물질에 대한 노출을 필요로 하지 않는다. 유리하게, SnO2에 대한 수소 플라즈마 에칭은 디바이스의 구조적 붕괴를 유발하지 않고 (예를 들어, 20 내지 100 Å) 매우 좁은 폭들을 갖는 SnO2 층들 상에서 수행될 수 있다. 구조적 붕괴는 매우 작은 사이즈들을 갖는 스페이서들의 습식 에칭 동안 직면하는 문제이다. 일반적으로, 에어 갭 형성 시퀀스들에서 SnO2 층의 폭들은 넓은 범위 (예를 들어, 10 내지 5,000 Å) 에 걸쳐 가변할 수 있지만, 제공된 방법은 20 내지 100 Å의 폭들을 갖는 좁은 SnO2 스페이서들을 갖는 기판들을 프로세싱하는데 특히 유리하다.
에어 갭들을 형성하기 위한 프로세싱 시퀀스의 일 예는 실시예들 중 하나에 따른, 에어 갭 형성 동안 반도체 기판의 단면 개략도들을 도시하는, 도 3a 내지 도 3g에 제공된다. 도 3a 내지 도 3e는 노출된 제 1 재료의 층과 노출된 제 2 재료의 층 사이에 노출된 SnO2 층을 포함하는 기판을 획득하도록 사용될 수 있는 프로세싱 단계들을 예시한다. 다양한 다른 방법들이 이러한 기판을 획득하도록 사용될 수 있다는 것이 이해된다. 예시된 방법은 기판 (303) 상에 게이트 (301) 를 형성하는 것을 수반하고, 도 3a에 도시된 구조체를 발생시킨다. 게이트는 기판 상에 돌출하는 피처이다. 일부 실시예들에서 게이트 (301) 는 하이-k 옥사이드, 예컨대, 예를 들어, 하프늄 옥사이드이다. 다음에, 도 3b에 예시된 바와 같이, 제 1 재료의 층 (305) 이 기판 (303) 및 게이트 (301) 를 커버하도록 기판 위에 컨포멀하게 형성된다. 중요하게, 층 (305) 은 게이트 (301) 의 게이트 측벽들 및 상단 표면 모두 위에서 게이트를 커버한다. 일 예시적인 예에서, 층 (305) 은 SiN 층이다. 컨포멀한 증착은 예를 들어, ALD에 의해 달성될 수 있다. 다음에, SnO2 층 (307) 이 도 3c에 도시된 바와 같이, 층 (305) 위에 컨포멀하게 형성된다. SnO2 층 (307) 은 아래에 놓인 층 (305) 과 콘택트하여 놓이고 기판 (303) 위 그리고 게이트 (301) 위에 놓인다. SnO2 층은 게이트의 게이트 측벽들 및 상단 표면 모두에서 게이트를 커버한다. SnO2 층은 ALD 또는 PECVD에 의해 증착될 수 있다. 다음에, 제 2 재료의 층 (309) 이 SnO2 층 (307) 상으로 기판 위에 컨포멀하게 증착되어 도 3d에 도시된 구조체를 발생시킨다. 일부 실시예들에서 제 2 재료는 SiO2이다. 제 2 재료는 SnO2 층과 콘택트하고 기판 (303) 및 게이트 (301) 위에 놓이고, 게이트의 측벽들 및 상단 표면 모두에서 게이트를 커버한다. 다음 단계에서, 구조체가 (예를 들어, CMP를 사용하여) 평탄화된다. 이 단계는 게이트의 상단 표면으로부터 제 2 재료 (예를 들어, SiO2) 의 층을 제거하고, 그리고 게이트의 측벽들에서 SnO2 층을 노출한다. 도 3e에 노출된 구조체는 평탄화 후 기판을 예시한다. 이는 게이트의 측벽들에서 SnO2 층 (307) 이 노출된 제 1 재료의 층 (305) 과 노출된 제 2 재료의 층 (309) 사이에 놓이는 것을 도시한다. 이 구조체는 도 2의 프로세스 흐름도의 동작 2201에서 사용될 수 있는 일 가능한 구조체이다. SnO2 층이 실질적으로 컨포멀하게 증착된다면, 수평 표면들 상에 증착된 SnO2 층의 두께는 게이트의 측벽들에서 노출된 SnO2 층의 폭과 유사할 것이다. 예를 들어, SnO2가 약 20 내지 100 Å의 두께로 증착되면, 게이트의 측벽에서 노출된 SnO2 층은 약 20 내지 100 Å의 폭을 가질 것이다.
다음에, 본 명세서에 기술된 바와 같이, 수소 플라즈마 에칭이 수행된다. 도 3e에 도시된 기판은 에칭 프로세스 챔버 내에 H2를 포함하는 프로세스 가스로 형성된 플라즈마와 콘택트하고, 노출된 SnO2 층 (307) 은 제 2 재료의 층 (309) 과 제 1 재료의 층 (305) 사이에 리세스된 피처를 형성하도록 (다른 노출된 재료들에 대해) 선택적으로 에칭된다. 발생되는 구조체는, 층 (309) 과 층 (305) 사이에 리세스된 피처 (311) 를 예시하는 도 3f에 도시된다. 마지막으로, 후속하는 단계에서, 리세스된 피처 (311) 를 완전히 충진하지 않고 리세스된 피처 (311) 를 커버하도록 제 3 재료 (예를 들어, SiO2) 의 층 (313) 이 예를 들어, HDP CVD에 의해 증착되어, 에어 갭이 형성된다.
에어 갭을 형성하기 위한 방법의 보다 구체적인 예는: (a) 기판 상에 게이트를 형성하는 단계, 여기서 게이트는 하이-k 옥사이드를 포함함; (b) 게이트와 콘택트하여 (게이트의 측벽들 상 및 게이트의 상단 표면 상 모두에) ALD에 의해 SiN 층을 컨포멀하게 증착하는 단계; (c) 예를 들어, ALD 또는 PECVD에 의해 SiN 층의 층 위에 SnO2 층을 컨포멀하게 형성하는 단계; (d) SiO2 층 위에 SiO2 층을 컨포멀하게 형성하는 단계; (e) 구조체를 (예를 들어, CMP에 의해) 평탄화하는 단계, 여기서 평탄화는 수평 표면으로부터 SiO2을 제거하고 게이트의 측벽들에서 SnO2 및 제 1 재료를 노출하여, 노출된 SiN 층, 노출된 SiO2 층, 및 이들 층들 사이에 위치된 노출된 SnO2 층을 갖는 기판을 제공함; (f) SiN 및 SiO2에 대하여 고 에칭 선택도로 본 명세서에 기술된 바와 같이 수소 플라즈마를 사용하여 노출된 SnO2을 에칭하고 SiN과 SiO2 층들 사이에 리세스된 피처를 형성하는 단계; 및 (g) 리세스된 피처를 완전히 충진하지 않고 리세스된 피처 위에 SiO2을 증착하여 제 1 재료 층과 제 2 재료 층 사이에 에어 갭을 형성하는 단계를 포함한다. 일부 실시예들에서, 증착되고 수소 플라즈마 에칭에 의해 제거되는 SnO2 층의 폭은 약 20 내지 100 Å이다.
FinFET 디바이스 제조시 에어 갭들을 형성하기 위한 상세한 프로세싱 스킴은 본 명세서에 제공된 SnO2 스페이서들과 함께 사용될 수 있는 에어 갭 형성 방법을 제공할 목적을 위해, 전체가 본 명세서에 참조로서 인용된, 2016년 12월 6일 허여된, 명칭이 "Air Gap Spacer Integration For Improved Fin Device Performance"인 Besser 등의 공동으로 소유된 미국 특허 제 9,515,156 호에 기술된다. 일부 실시예들에 따른 FinFET 디바이스 제조의 맥락에서 에어 갭들을 형성하기 위한 방법들은, FinFET 디바이스 제조의 다양한 스테이지들 동안 반도체 기판의 사시도들을 도시하는, 도 4a 내지 도 4t를 참조하여 기술된다.
일부 실시예들에서 에어 갭 스페이서들을 갖는 FinFET 디바이스들 및 희생적 SnO2 스페이서들을 사용하여 FinFET 디바이스들 내로 에어 갭들을 집적하기 위한 방법들이 제공된다. 에어 갭 스페이서들은 집적 동안 희생적 SnO2 스페이서를 사용하여 형성된다. 희생적 스페이서는 셀프-정렬된 소스/드레인 콘택트 형성 후 후속하여 제거된다. 에어 갭 스페이서는 FinFET 기생 커패시턴스를 감소시킨다. 저 기생 커패시턴스는 프로세스 윈도우의 손실 또는 리소그래피 오버레이 요건들의 완화 없이 달성될 수 있다.
이제 도 4a 및 도 4b를 참조하면, 각각 STI (shallow trench isolation) 리세스 에칭 및 더미 게이트 형성 후의 기판이 도시된다. 도 4a에서, 기판 (100) 은 ILD (inter-layer dielectrc) 층 (110) 및 복수의 핀들 (fins) (114) 을 포함한다. ILD 층 (110) 은 로우 k 유전체들, 도핑된 옥사이드들, 유동성 옥사이드들, 실리콘 다이옥사이드 (SiO2) 또는 다른 적합한 재료로 이루어질 수도 있다. 일부 예들에서, 복수의 핀들 (114) 은 STI 옥사이드를 개재하여 실리콘 (Si) 으로 이루어질 수도 있다. STI 옥사이드는 또한 복수의 핀들 (114) 의 상단 표면 상에 위치될 수도 있다.
도 4b에서, 더미 게이트 (118) 가 복수의 핀들 (114) 위에 증착되고 에칭된다. 일부 예들에서, 더미 게이트 (118) 는 ILD 층 (110) 상에 배치되고 복수의 핀들 (114) 로 가로질러 연장한다. 일부 예들에서, 더미 게이트 (118) 는 폴리실리콘으로 이루어진다. 하드마스크 층 (122) 은 에칭 동안 더미 게이트 (118) 를 마스킹하도록 사용될 수도 있다.
이제 도 4c 및 도 4d를 참조하면, 각각 희생적 SnO2 스페이서가 증착되고 에칭되고 더미 게이트가 제거된다. 도 4c에서, 희생적 SnO2 스페이서 (128) 는 더미 게이트 (118) 의 외측 표면 둘레에 증착되고, 예를 들어, 본 명세서에 기술된 수소 플라즈마 에칭을 사용하여 에칭된다. 도 4d에서, ILD 층 (132) 이 희생적 SnO2 스페이서 (128) 둘레에 증착된다. 이에 더하여, 더미 게이트 (118) 및 하드마스크 층 (122) 이 에칭 또는 애싱에 의해 제거된다. 일부 예들에서, 더미 게이트 (118) 를 형성하는 실리콘이 기판 (100) 의 SnO2 및 실리콘 다이옥사이드 (SiO2) 재료에 대해 선택적으로 에칭된다.
도 4e에서, RMG (replacement metal gate) 형성이 도시된다. RMG (138) 는 더미 게이트 (118) 의 이전 위치에 증착된다. 일부 예들에서, RMG (138) 는 1 내지 10 ㎚의 미리 결정된 두께의 HK (high dielectric) 상수를 갖는다. 일부 예들에서, RMG (138) 는 하프늄 옥사이드 (HfO2), HfSiO2, 알루미늄 옥사이드 (Al2O3), 지르코늄 옥사이드 (ZrO2) 또는 티타늄 옥사이드 (TiO2) 와 같은 HK 상수 재료들; 티타늄 나이트라이드 (TiN), 티타늄 알루미늄 나이트라이드 (TiAlN), 텅스텐 나이트라이드 (WNx) (여기서 x는 정수), 텅스텐 탄소 나이트라이드 (WCNx), 코발트 (Co), 또는 다른 금속들과 같은 금속 일함수 설정 재료; 및 텅스텐 (W), 코발트 (Co) 또는 알루미늄 (Al) 및 이들의 합금들과 같은 벌크 도전성 금속으로 이루어진다. 일부 예들에서, CMP는 RMG (138) 의 증착 후 수행될 수도 있다. 일부 예들에서, RMG (138) 의 상단 표면은 CMP 후에, 희생적 SnO2 스페이서 (128) 및 ILD 층 (132) 의 상단 표면과 동일 평면이다.
도 4f를 이제 참조하면, RMG (138) 는 SnO2 및 실리콘 다이옥사이드 (SiO2) 에 대해 선택적으로 그리고 부분적으로 에칭된다. 보다 구체적으로, RMG (138) 는 RMG (138) 내에 리세스 (139) 를 생성하도록 희생적 SnO2 스페이서 (128) 및 ILD 층 (132) 의 상단 표면에 대해 하향 방향으로 부분적으로 그리고 선택적으로 에칭된다. RMG (138) 의 상단 표면 (141) 은 희생적 SnO2 스페이서 (128) 및 ILD 층 (132) 의 상단 표면들을 포함하는 평면 아래에 위치된다.
이제 도 4g 및 도 4h를 참조하면, 게이트 캡핑 층 증착 및 게이트 캡핑 층 CMP이 각각 도시된다. 도 4g에서 게이트 캡핑 층 (144) 이 RMG (138) 내 리세스 내 그리고 기판 (100) 의 상단 표면 상에 증착된다. 일부 예들에서, 게이트 캡핑 층 (144) 은 실리콘 옥시카바이드 (SiOC) 또는 또 다른 적합한 재료로 이루어질 수도 있다. 일부 예들에서, 게이트 캡핑 층 (144) 은 2013년 12월 12일 공개되고, 전체가 참조로서 본 명세서에 인용된, 명칭이 "Remote Plasma Based Deposition of SiOC Class Films"인 공동으로 양도된 등의 미국 특허 공개번호 제 2013/0330935 호에 기술된 바와 같은 프로세스를 사용하여 증착된다. 일부 예들에서, 게이트 캡핑 층 (144) 은 상기 출원에 기술된 리모트 플라즈마 프로세스를 사용하여 증착된다. 도 4h에서, RMG (138) 에 대한 게이트 캡핑 층 (145) 을 생성하도록 게이트 캡핑 층 (144) 의 CMP가 수행된다. 일부 예들에서, 게이트 캡핑 층 (145) 의 상단 표면은 CMP 후에 희생적 SnO2 스페이서 (128) 및 ILD 층 (132) 의 상단 표면과 동일 평면 상이다.
이제 도 4i 및 도 4j를 참조하면, SAC (self-aligned contact) 영역 에칭, SAC 충진 및 희생적 스페이서 제거가 각각 도시된다. 도 4i에서, 복수의 핀들 (114) 을 노출하고 SAC 영역을 생성하기 위해, 복수의 핀들 (114) 의 마주보는 측면들을 둘러싸는 ILD 층 (132) 의 영역들이 마스킹되고 게이트 캡핑 층 및 희생적 SnO2 스페이서에 대해 선택적으로 ILD를 에칭하는 에칭을 사용하여 에칭된다.
도 4j에서, SAC 영역은 SAC 재료 (152) 로 충진된다. 일부 예들에서, SAC 재료 (152) 는 금속 층들 (155) 또는 배리어 층들 (153) 및 배리어 층들 (153) 상에 증착된 금속 층들 (155) 을 포함한다. 일부 예들에서, 배리어 층들 (153) 은 티타늄 (Ti) 및 티타늄 나이트라이드 (TiN) 2층을 포함하고, 금속 층들 (155) 은 텅스텐 (W) 을 포함하지만, 다른 재료들, 예컨대 배리어에 대해 WCNx 및 금속 층에 대해 Co가 사용될 수 있다. 도 4k에서, 희생적 SnO2 스페이서 (128) 는 제거된다. 예를 들어, 희생적 SnO2 스페이서 (128) 의 에칭은 본 명세서에 기술된 수소 플라즈마 에칭 방법들을 사용하여 노출된 재료들에 대해 선택적으로, 수행될 수 있다. 예를 들어, SnO2 재료는 SiOC 층 (145) 과 ILD 층 (예를 들어, 도핑되거나 도핑되지 않은 SiO2) (132) 사이에 놓일 수도 있고, 수소 플라즈마를 사용하여 이들 재료들에 대해 선택적으로 에칭될 수도 있다.
이제 도 4l 내지 도 4n을 참조하면, 시일링 층이 기판 상에 증착되고, CMP가 에어 갭 스페이서를 생성하도록 수행된다. 도 4l에서, 시일링 층 (156) 이 기판 (100) 의 상단 표면 상에 증착된다. 증착 동안, 희생적 SnO2 스페이서 (128) 이 제거된 후에 생성된 에어 갭 (159) 의 상부 부분이 시일링 층 (156) 에 의해 부분적으로 충진된다. 일부 예들에서, 시일링 층 (156) 은 ILD, 실리콘 다이옥사이드 (SiO2), 탄소 도핑된 SiO2, 또는 실리콘 옥시카바이드 (SiOC) 로 이루어진다. 일부 예들에서, 시일링 층 (156) 이 PECVD (plasma enhanced chemical vapor deposition) 를 사용하여 증착되지만, 다른 증착 프로세스들이 사용될 수도 있다.
일부 예들에서, 시일링 층 (156) 은, 참조로서 이전에 인용된 명칭이 "Remote Plasma Based Deposition of SiOC Class Films"인 공동으로 양도된 미국 특허 공개번호 제 2013/0330935 호에 기술된 바와 같이, PECVD를 사용하여 증착된 SiOC를 포함한다.
도 4m에서, CMP는 에어 갭 시일링 (157) 을 생성하도록 기판 (100) 의 상단 표면 상에 위치된 시일링 층 (156) 의 일부를 제거하도록 사용된다. 일부 예들에서, 에어 갭 시일링 (157) 의 상단 표면은 CMP 후에 게이트 캡핑 층 (145) 및 ILD 층 (132) 의 상단 표면과 동일 평면 상이다. 도 4n에서, 복수의 핀들 (114) 로부터 이격되고 평행한 평면을 따라 취해진 기판의 단면이 도시된다. 에어 갭 (159) 이 에어 갭 시일링 (157) 아래에 위치된다.
이제 도 4o를 참조하면, 에칭 정지 층 (164) 이 기판 (100) 의 상단 표면 상에 증착된다. 일부 예들에서, 에칭 정지 층 (164) 은 SiOC를 포함하지만, 다른 재료들이 사용될 수도 있다. 일부 예들에서, SiOC는 참조로서 이전에 인용된, 명칭이 "Remote Plasma Based Deposition of SiOC Class Films"인 공동으로 양도된 미국 특허 공개번호 제 2013/0330935 호에 기술된 바와 같이, 증착된다. ILD 층 (166) 이 에칭 정지 층 (164) 상에 증착된다.
이제 도 4p 내지 도 4t를 참조하면, 기판의 상이한 부분들을 개방하도록 다양한 상이한 에칭 단계들이 수행된다. 도 4p 및 도 4q에서, 다양한 에칭 단계들의 예가 도시된다. 도 4p에서, ILD 층 (166) 이 에칭 정지 층 (164) 의 부분 (190) 내에서 아래에 놓인 층들을 선택적으로 노출하도록 에칭된다. 도 4q에서, 에칭 정지 층 (164) 은 추가 프로세싱을 위해, 게이트 캡핑 층 (145), 에어 갭 시일링 (157), 금속 층들 (155) 및 ILD 층 (132) 의 부분들을 개방하도록 에칭된다.
도 4r 및 도 4s에서, ILD 층 (166) 및 에칭 정지 층 (164) 이 기판 (100) 의 부분들 (192) 의 아래에 놓인 층들을 선택적으로 노출하도록 에칭된다. 도 4s에서, 추가 프로세싱을 위해 에어 갭 시일링 (157), 금속 층들 (155) 및 ILD 층 (132) 의 상이한 부분들이 개방된다.
도 4t에서, ILD 층 (166) 이 기판 (100) 의 부분들 (198 및 200) 의 아래에 놓인 층들을 노출하도록 패터닝되고 에칭된다. 추가 프로세싱을 위해 에어 갭 시일링 (157), 금속 층들 (155), RMG (138) 및 ILD 층 (132) 의 부분들이 개방된다. 이해될 수 있는 바와 같이, 다양한 다른 하부층들이 추가 프로세싱을 위해 개방될 수도 있다.
다른 실시예들
다양한 다른 실시예들에서, SnO2 층들 및 수소 플라즈마 에칭이 다음의 애플리케이션들에서 사용될 수 있다.
일부 실시예들에서, SnO2 층들은 일반적으로 사용된 폴리실리콘 더미 게이트들 대신 더미 게이트들로서 사용된다. 예를 들어, 도 4a 내지 도 4t를 참조하여 이전에 기술된, 프로세스 흐름은, 스페이서 (128) 가 SnO2를 포함하지 않는 재료로부터 이루어지는 동안 더미 게이트 (118) 가 SnO2로 이루어지도록 이 실시예에서 수정된다. 예를 들어, 이 실시예에서 스페이서 (128) 는 SiN 스페이서일 수도 있다. 수정된 방법은 더미 게이트 제거를 위해 H2 플라즈마 화학물질을 사용하여 더미 게이트 (118) 를 에칭하는 것을 수반한다. 일 구현예에서, 방법은 반도체 기판 상에 SnO2 더미 게이트를 형성하는 단계; SnO2 더미 게이트의 존재시 반도체 기판을 프로세싱하는 단계, 프로세싱은 반도체 기판 상의 재료들의 증착 및/또는 에칭을 수반할 수도 있음; 더미 게이트 대신 리세스된 피처를 형성하기 위해 H2를 포함하는 프로세스 가스로 형성된 플라즈마로 SnO2 더미 게이트를 에칭하고 더미 게이트 대신 게이트를 형성하도록 형성된 리세스된 피처 내로 하이-k 유전체 재료를 증착하는 단계를 수반한다. 일부 실시예들에서, 더미 게이트 제거 동안 수소 플라즈마 에칭은 적어도 약 50 ％의 H2를 포함하는 프로세스 가스로 형성된 플라즈마를 사용하여 그리고 약 100 ℃ 미만의 온도에서의 에칭을 수반한다. 일부 실시예들에서, 에칭은 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN으로 구성된 그룹으로부터 선택된 하나 이상의 재료들에 대해 선택적으로 수행되고, 이들 재료들은 에칭 전에 기판 상에서 노출될 수도 있고 또는 에칭 동안 노출될 수도 있다. 더미 게이트에 대해 SnO2 그리고 더미 게이트 에칭을 위해 H2 플라즈마를 사용하는 것의 이점들은 SiO2 및 로우-k 스페이서에 대해 선택적인 SnO2의 용이한 제거, 및 고 내열성을 포함한다.
다른 실시예들에서, SnO2 층들은 BEOL 애플리케이션들에서 고-레지스턴스 레지스터들로서 사용된다. 이는 폴리실리콘이 BEOL에서 가용하지 않기 때문에 유용한 애플리케이션이다.
다른 실시예들에서 SnO2 층들은 임플란트 스크린으로서 사용된다. 이 애플리케이션은 SnO2 증착에 가용한 저 증착 온도 및 수소 플라즈마 에칭에 의해 달성될 수 있는 매우 선택적인 제거를 필요로 한다. 유리하게, 수소 플라즈마 제거가 사용될 때 HF 딥핑 (dipping) 이 요구되지 않는다.
장치
본 명세서에 기술된 수소 플라즈마 에칭 방법들은 다양한 장치들에서 수행될 수 있다. 적합한 장치는 에칭 프로세스 챔버, 에칭 동안 기판을 제자리에 홀딩하도록 구성된 에칭 프로세스 챔버 내의 기판 홀더, 및 프로세스 가스로 플라즈마를 생성하기 위해 구성된 플라즈마 생성 메커니즘을 포함한다.
적합한 장치들의 예들은, 특정한 실시예들에서, ALE (atomic layer etching) 동작들 및 ALD (atomic layer deposition) 동작들을 포함하여, 순환적 증착 및 활성화 프로세스들에 또한 적합할 수도 있는 ICP (inductively coupled plasma) 반응기들을 포함한다. 이러한 ICP 반응기들은 모든 목적들을 위해 그리고 전체가 본 명세서에 참조로서 인용된, 2016년 6월 7일 허여되고 명칭이 "Method for Forming a Mask by Etching Conformal Film on Patterned Ashable Hardmask"인 미국 특허 제 9,362,133 호에 또한 기술된다. ICP 반응기들이 또한 본 명세서에 상세히 기술되었지만, CCP (capacitively coupled plasma) 반응기들이 또한 사용될 수도 있다는 것이 이해되어야 한다.
도 5는 본 명세서에 기술된 수소 플라즈마 에칭을 구현하기에 적절한 유도 결합 통합된 플라즈마 에칭 및 증착 장치 (400) 의 단면도를 개략적으로 도시하고, 이의 예는 CA, Fremont 소재의 Lam Research Corp.에 의해 생산된 Kiyo® 반응기이다. 유도 결합 플라즈마장치 (400) 는 챔버 벽들 (401) 및 윈도우 (411) 에 의해서 구조적으로 구획된 전체 프로세스 챔버 (424) 를 포함한다. 챔버 벽들 (401) 은 스테인레스 스틸 또는 알루미늄으로 제조될 수도 있다. 윈도우 (411) 는 석영 또는 다른 유전체 재료로 제조될 수도 있다. 선택가능한 내부 플라즈마 그리드 (450) 는 상부 서브-챔버 (402) 및 하부 서브-챔버 (403) 로 전체 프로세싱 챔버를 분할한다. 대부분의 실시예들에서, 플라즈마 그리드 (450) 는 제거될 수도 있고, 따라서, 서브-챔버들 (402 및 703) 로 이루어진 챔버 공간을 활용한다. 척 (417) 은 하단 내측 표면 근방에서 하부 프로세싱 챔버 (403) 내에 위치된다. 척 (417) 은 에칭 및 증착 프로세스들이 수행되는 반도체 웨이퍼 (419) 를 수용 및 홀딩하도록 구성된다. 척 (417) 은 웨이퍼 (419) 가 존재하는 경우에 웨이퍼 (419) 를 지지하는 정전 척일 수 있다. 일부 실시예들에서, 에지 링 (미도시) 이 척 (417) 을 둘러싸며 척 (417) 위에 존재할 경우에 웨이퍼 (419) 의 상단 표면과 대략 동일 평면에 있는 상부 표면을 갖는다. 척 (417) 은 또한 웨이퍼 (419) 를 척킹 및 디척킹하기 위한 정전 전극들을 포함한다. 필터 및 DC 클램프 전력 공급부가 이 목적을 위해서 제공될 수도 있다. 척 (417) 으로부터 웨이퍼 (419) 를 리프팅 (lifting) 하기 위한 다른 제어 시스템들이 또한 제공될 수 있다. 척 (417) 은 RF 전력 공급부 (423) 를 사용하여 전기적으로 대전될 수 있다. RF 전력 공급부 (423) 는 연결부 (427) 를 통해 매칭 회로 (421) 에 연결된다. 매칭 회로 (421) 는 연결부 (425) 를 통해 척 (417) 에 연결된다. 이러한 방식으로, RF 전력 공급부 (423) 는 척 (417) 에 연결된다. 다양한 실시예들에서, 정전 척의 바이어스 전력은 약 50 Vb로 설정될 수도 있고 또는 개시된 실시예들에 따라 수행된 프로세스에 따라 상이한 바이어스 전력으로 설정될 수도 있다. 예를 들어, 바이어스 전력은 약 20 Vb 내지 약 100 Vb, 또는 약 30 Vb 내지 약 150 Vb일 수도 있다.
플라즈마 생성을 위한 엘리먼트들은 윈도우 (411) 위에 위치된 코일 (433) 을 포함한다. 일부 실시예들에서, 코일은 개시된 실시예들에 사용되지 않는다. 코일 (433) 은 전기적으로 도전성 재료로 제조되고, 적어도 1 회의 완전한 턴 (turn) 을 포함한다. 도 5에 도시된 코일 (433) 의 예는 3 회의 턴들을 포함한다. 코일 (433) 의 단면도들은 심볼들로 도시되고, "X"를 갖는 코일들은 페이지 내로 회전하여 연장하는 한편, "●"을 갖는 코일들은 페이지로부터 회전하여 연장한다. 플라즈마 생성을 위한 엘리먼트들은 또한 코일 (433) 에 RF 전력을 공급하도록 구성된 RF 전력 공급부 (441) 를 포함한다. 일반적으로, RF 전력 공급부 (441) 는 연결부 (445) 를 통해 매칭 회로 (439) 에 연결된다. 매칭 회로 (439) 는 연결부 (443) 를 통해 코일 (433) 에 연결된다. 이러한 방식으로, RF 전력 공급부 (441) 는 코일 (433) 에 연결된다. 선택가능한 Faraday 차폐부 (449a) 는 코일 (433) 과 윈도우 (411) 사이에 위치된다. Faraday 차폐부 (449a) 는 코일 (433) 에 대해 이격된 관계로 유지될 수도 있다. 일부 실시예들에서, Faraday 차폐부 (449a) 는 윈도우 (411) 바로 위에 배치된다. 일부 실시예들에서, Faraday 차폐부 (449b) 와 윈도우 (411) 사이에 있다. 일부 실시예들에서, Faraday 차폐부 (449b) 는 코일 (433) 에 대해 이격된 관계로 유지되지 않는다. 예를 들어, Faraday 차폐부 (449b) 는 갭 없이 윈도우 (411) 바로 아래에 있을 수도 있다. 코일 (433), Faraday 차폐부 (449a), 및 윈도우 (411) 는 각각 서로 실질적으로 평행하도록 구성된다. Faraday 차폐부 (449a) 는 금속 또는 다른 종이 프로세스 챔버 (424) 의 윈도우 (411) 상에 증착되는 것을 방지할 수도 있다.
프로세스 가스 (예를 들어, H2 및 He, 등) 느 상부 서브-챔버 (402) 내에 위치된 하나 이상의 주 가스 플로우 유입부들 (460) 을 통해 그리고/또는 하나 이상의 측면 가스 플로우 유입부들 (470) 을 통해 프로세스 챔버 내로 흐를 수도 있다. 유사하게, 명시적으로 도시되지 않지만, 프로세스 가스들을 용량 결합 플라즈마 프로세싱 챔버로 공급하도록 유사한 가스 플로우 유입부들이 사용될 수도 있다. 진공 펌프, 예를 들어, 1 또는 2 단계 기계적 드라이 펌프 및/또는 터보분자 펌프 (440) 가 프로세스 챔버 (424) 로부터 프로세스 가스들을 유출하도록 그리고 프로세스 챔버 (424) 내에서 압력을 유지하도록 사용될 수도 있다. 예를 들어, 진공 펌프가 퍼지 동작 동안 하부 서브-챔버 (403) 를 배기하도록 사용될 수도 있다. 진공 펌프에 의해 제공된 진공 환경의 적용을 선택적으로 제어하도록 프로세스 챔버 (424) 로 진공 펌프를 유체적으로 연결하도록 밸브-제어된 도관이 사용될 수도 있다. 이는 동작 중인 플라즈마 프로세싱 동안, 쓰로틀 밸브 (미도시) 또는 펜둘럼 밸브 (미도시) 와 같은 폐루프 제어된 플로우 제한 디바이스를 채용함으로써 이루어질 수도 있다. 유사하게, 용량 결합 플라즈마 챔버로의 진공 펌프 및 밸브 제어된 유체 연결이 채용될 수도 있다.
장치 (400) 의 동작 동안, H2-함유 가스와 같은, 하나 이상의 프로세스 가스들이 가스 플로우 유입부들 (460 및/또는 470) 를 통해 공급될 수도 있다. 특정한 실시예들에서, 프로세스 가스들은 주 가스 플로우 유입부 (460) 를 통해서만, 또는 측면 가스 플로우 유입부 (470) 를 통해서만 공급될 수도 있다. 일부 경우들에서, 도면에 도시된 가스 플로우 유입부들은 보다 복잡한 가스 플로우 유입부들, 예를 들어 하나 이상의 샤워헤드들로 대체될 수도 있다. Faraday 차폐부 (449a) 및/또는 선택가능한 그리드 (450) 는 프로세스 챔버 (424) 로의 프로세스 가스들의 전달을 허용하는 내부 채널들 및 홀들을 포함할 수도 있다. Faraday 차폐부 (449a) 및 선택가능한 그리드 (450) 중 하나 또는 양자는 프로세스 가스들의 전달을 위한 샤워헤드로서 역할을 할 수도 있다. 일부 실시예들에서, 액체 기화 및 전달 시스템은, 일단 액체 반응물질 또는 전구체가 기화되면, 기화된 반응물질 또는 전구체가 가스 플로우 유입부들 (460 및/또는 470) 을 통해 프로세스 챔버 (424) 내로 도입되도록, 프로세스 챔버 (424) 의 업스트림에 놓일 수도 있다.
RF 전류로 하여금 코일 (433) 을 통해 흐르게 하도록 RF 전력 공급부 (441) 로부터 코일 (433) 로 RF 전력이 공급된다. 코일 (433) 을 통한 RF 전류는 코일 (433) 을 중심으로 전자기장을 생성한다. 전자기장은 상부 서브-챔버 (402) 내에 유도 전류를 생성한다. 웨이퍼 (419) 와 다양한 생성된 이온들 및 라디칼들의 물리적 및 화학적 상호작용들은 웨이퍼 (419) 의 피처들을 에칭하고 웨이퍼 (419) 상에 층들을 선택적으로 증착한다.
상부 서브-챔버 (402) 및 하부 서브-챔버 (403) 가 모두 있도록 플라즈마 그리드 (450) 가 사용되면, 상부 서브-챔버 (402) 내에서 전자-이온 플라즈마를 생성하도록 유도 전류는 상부 서브-챔버 (402) 내에 존재하는 가스에 작용한다. 선택가능한 내부 플라즈마 그리드 (450) 는 하부 서브-챔버 (403) 내 핫 (hot) 전자들의 양을 제한한다. 일부 실시예들에서, 장치 (400) 는 하부 서브-챔버 (403) 내에 존재하는 플라즈마가 이온-이온 플라즈마이도록 설계되고 동작된다.
상부 전자-이온 플라즈마 및 하부 이온-이온 플라즈마 모두가 양이온 및 음이온을 함유할 수도 있지만, 이온-이온 플라즈마는 보다 큰 음이온 대 양이온 비를 가질 것이다. 휘발성 에칭 및/또는 증착 부산물들이 하부 서브-챔버 (403) 으로부터 포트 (422) 를 통해 제거될 수도 있다. 예를 들어, H2 플라즈마를 사용한 SnO2의 에칭 동안 생성된 SnH4는 퍼지 및/또는 배기 동안 포트 (422) 를 통해 제거될 수 있다. 본 명세서에 개시된 척 (417) 은 약 10 ℃ 내지 약 250 ℃의 범위의 상승된 온도들에서 동작될 수도 있다. 온도는 프로세스 동작 및 특정한 레시피에 따를 것이다. 일부 실시예들에서 장치는 약 100 ℃ 미만의 온도에서 에칭을 수행하도록 제어된다.
장치 (400) 는 클린 룸 또는 제조 설비 내에 설치될 때 설비들 (미도시) 에 커플링될 수도 있다. 설비들은 프로세싱 가스들, 진공, 온도 제어, 및 환경 입자 제어를 제공하는 플럼빙을 포함한다. 이들 설비들은 타깃 제조 설비 내에 설치될 때 장치 (400) 에 커플링된다. 부가적으로, 장치 (400) 는 로보틱스들로 하여금 통상적인 자동화를 사용하여 반도체 웨이퍼들을 장치 (400) 내외로 이송하게 하는 이송 챔버에 커플링될 수도 있다.
일부 실시예들에서, (하나 이상의 물리적 또는 논리적 제어기들을 포함할 수도 있는) 시스템 제어기 (430) 는 프로세스 챔버 (424) 의 동작들 중 일부 또는 전부를 제어한다. 시스템 제어기 (430) 는 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 수도 있다. 일부 실시예들에서, 장치 (400) 는 프로세스 가스들의 플로우 레이트들을 제어하기 위한 스위칭 시스템을 포함한다. 일부 실시예들에서, 제어기는 본 명세서에 제공된 임의의 방법들의 단계들을 유발하는 프로그램 인스트럭션들을 포함한다.
일부 구현예들에서, 시스템 제어기 (430) 는 상술한 예들의 일부일 수도 있는 시스템의 일부일 수 있다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치들은 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "시스템 제어기 (430)"에 통합될 수도 있다. 시스템 제어기는, 시스템의 프로세싱 파라미터들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그램될 수도 있다.
일반적으로 말하면, 시스템 제어기 (430) 는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 이산화 실리콘, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 또는 제거 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.
시스템 제어기 (430) 는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 시스템 제어기 (430) 는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 시스템 제어기 (430) 는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etching) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
도 6은 VTM (vacuum transfer module) (538) 과 인터페이싱하는 다양한 모듈들을 갖는 반도체 프로세스 클러스터 아키텍처를 도시한다. 복수의 저장 설비들 사이에서 웨이퍼들을 "이송"하기 위한 이송 모듈들 및 프로세스 모듈들의 장치는 "클러스터 툴 아키텍처" 시스템으로 지칭될 수도 있다. 또한 로드록 또는 이송 모듈로 공지된 에어록 (530) 은, VTM (538) 과 인터페이싱하고, 결과적으로, 다양한 제조 프로세스들을 수행하도록 개별적으로 최적화될 수도 있는 4 개의 프로세싱 모듈들 (520a 내지 520d) 과 인터페이싱한다. 예로서, 프로세싱 모듈들 (520a 내지 520d) 은 기판 에칭, 증착, 이온 주입, 웨이퍼 세정, 스퍼터링, 및/또는 다른 반도체 프로세스들을 수행하도록 구현될 수도 있다. 일부 실시예들에서, SnO2 증착 및 SnO2 에칭이 동일한 모듈에서 수행된다. 일부 실시예들에서, SnO2 증착 및 SnO2 에칭은 동일한 툴의 상이한 모듈들에서 수행된다. 하나 이상의 기판 에칭 프로세싱 모듈들 (520a 내지 520d 중 어느 하나) 이 본 명세서에 개시된 바와 같이, 예를 들어, 컨포멀한 막들을 증착하기 위해, SnO2를 선택적으로 에칭하기 위해, 에어 갭들을 형성하기 위해, 그리고 개시된 실시예들에 따른 다른 적합한 기능들을 위해 구현될 수도 있다. 에어록 (530) 및 프로세싱 모듈들 (520a 내지 520d) 은 "스테이션들"로 지칭될 수도 있다. 스테이션 각각은 스테이션을 VTM (538) 에 인터페이싱하는 패싯 (536) 을 갖는다. 패싯 각각 내부에서, 센서들 (1 내지 18) 은 웨이퍼가 각각의 스테이션들 사이에서 이동할 때 웨이퍼 (526) 의 통과를 검출하도록 사용된다.
로봇 (522) 이 스테이션들 사이에서 웨이퍼 (526) 를 이송한다. 일 실시예에서, 로봇 (522) 은 하나의 암을 갖고, 또 다른 실시예에서, 로봇 (522) 은 2 개의 암들을 갖고, 암 각각은 이송을 위해 웨이퍼 (526) 와 같은 웨이퍼들을 피킹하기 위해 엔드 이펙터 (524) 를 갖는다. ATM (atmospheric transfer module) (540) 의 프론트엔드 로봇 (532) 이 LPM (Load Port Module) (542) 의 FOUP (Front Opening Unified Pod) (534) 또는 카세트로부터 에어록 (530) 으로 웨이퍼들 (526) 을 이송하도록 사용된다. 프로세스 모듈들 (520a 내지 520d) 내부의 모듈 중심 (528) 은 웨이퍼 (526) 를 배치하기 위한 일 위치이다. ATM (540) 내 얼라이너 (544) 가 웨이퍼들을 정렬하기 위해 사용된다.
예시적인 프로세싱 방법에서, 웨이퍼는 LPM (542) 내 FOUP들 (534) 중 하나에 배치된다. 프론트엔드 로봇 (532) 은 FOUP (534) 로부터 웨이퍼 (526) 로 하여금 에칭되거나 프로세싱되기 전에 적절히 중심에 위치되게 하는, 얼라이너 (544) 로 웨이퍼를 이송한다. 정렬된 후, 웨이퍼 (526) 는 프론트엔드 로봇 (532) 에 의해 에어록 (530) 내로 이동된다. 에어록 (530) 이 ATM (540) 와 VTM (538) 사이의 분위기를 매칭하는 능력을 갖기 때문에, 웨이퍼 (526) 는 손상되지 않고 두 압력 분위기들 사이에서 이동할 수 있다. 에어록 (530) 으로부터, 웨이퍼 (526) 는 로봇 (522) 에 의해 VTM (538) 을 통해 프로세싱 모듈들 (520a 내지 520d) 중 하나 내로 이동된다. 이 웨이퍼 이동을 달성하기 위해, 로봇 (522) 은 암들 각각의 엔드 이펙터들 (524) 을 사용한다. 일단 웨이퍼 (526) 가 프로세싱되면, 웨이퍼는 로봇 (522) 에 의해 프로세싱 모듈들 (520a 내지 520d) 로부터 에어록 (530) 으로 이동된다. 여기서부터, 웨이퍼 (526) 는 프론트엔드 로봇 (532) 에 의해 FOUP들 (534) 중 하나 또는 얼라이너 (544) 로 이동될 수도 있다.
웨이퍼 이동을 제어하는 컴퓨터는 클러스터 아키텍처에 국부적일 수 있고 또는 제작 현장의 클러스터 아키텍처 외부에 위치될 수 있고, 또는 리모트 위치에 있고 네트워크를 통해 클러스터 아키텍처에 연결될 수 있다는 것을 주의해야 한다. 도 5를 참조하여 기술된 바와 같은 제어기는 도 6의 툴을 사용하여 구현될 수도 있다. 본 발명에 따른 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 머신 판독가능한 매체는 시스템 제어기에 커플링될 수도 있다.
일부 실시예들에서, 에칭 동안 반도체 기판을 홀딩하기 위해 구성된 기판 홀더를 갖는 프로세스 챔버; 프로세스 가스에 플라즈마를 생성하기 위해 구성된 플라즈마 생성기; 및 제어기를 포함하는 장치가 제공된다. 제어기는 임의의 본 명세서에 기술된 방법들을 구현하기 위한 프로그램 인스트럭션들을 포함한다. 일 실시예에서, 제어기는 약 100 ℃ 미만의 온도에서 반도체 기판 상의 SnO2 층의 에칭을 유발하기 위한 프로그램 인스트럭션들을 포함하고, 에칭을 유발하는 것은 적어도 약 50 ％의 H2를 포함하는 프로세스 가스로 형성된 플라즈마에 반도체 기판의 노출을 유발하는 것을 포함한다.
또 다른 양태에서, 약 100 ℃ 미만의 온도에서 반도체 기판 상의 SnO2 층의 에칭을 유발하기 위한 코드를 포함하는 비일시적인 컴퓨터 머신 판독가능 매체가 제공되고, 에칭을 유발하는 것은 적어도 약 50 ％의 H2를 포함하는 프로세스 가스로 형성된 플라즈마에 반도체 기판의 노출을 유발하는 것을 포함한다.
또 다른 양태에서, 반도체 기판 상에 에어 갭을 형성하기 위한 시스템이 제공된다. 시스템은 하나 이상의 증착 프로세스 챔버들; 하나 이상의 에칭 프로세스 챔버들; 및 제어기를 포함한다. 제어기는 본 명세서에 기술된 임의의 에어 갭 형성 방법들을 구현하기 위한 프로그램 인스트럭션들을 포함한다. 예를 들어, 제어기는 (i) 제 1 재료의 노출된 층, 제 2 재료의 노출된 층, 및 제 1 재료의 층과 제 2 재료의 층 사이에 위치된 SnO2의 노출된 층을 갖는 반도체 기판 상에서, 수소 플라즈마 에칭 화학물질을 사용하여 제 1 재료 및 제 2 재료 모두에 대하여 노출된 SnO2를 선택적으로 에칭하여, 제 1 재료와 제 2 재료 사이에 리세스된 피처를 형성하는 단계; 및 (ii) 리세스된 피처를 완전히 충진하지 않고 리세스된 피처 위에 제 3 재료를 증착하여, 제 1 재료의 층과 제 2 재료의 층 사이에 에어 갭을 형성하는 단계를 유발하는 프로그램 인스트럭션들을 포함할 수도 있다.
또 다른 양태에서, 시스템은 본 명세서에 기술된 임의의 장치들 및 시스템들 및 스텝퍼를 포함한다.
또 다른 양태에서, (i) 제 1 재료의 노출된 층, 제 2 재료의 노출된 층, 및 제 1 재료의 층과 제 2 재료의 층 사이에 위치된 SnO2의 노출된 층을 갖는 반도체 기판 상에서, 수소 플라즈마 에칭 화학물질을 사용하여 제 1 재료 및 제 2 재료 모두에 대하여 노출된 SnO2를 선택적으로 에칭하여, 제 1 재료와 제 2 재료 사이에 리세스된 피처를 형성하기 위한 코드; 및 (ii) 리세스된 피처를 완전히 충진하지 않고 리세스된 피처 위에 제 3 재료를 증착하여, 제 1 재료의 층과 제 2 재료의 층 사이에 에어 갭을 형성하기 위한 코드를 포함하는 비일시적인 컴퓨터 머신 판독가능 매체가 제공된다.
다른 구현예들
본 명세서에 기술된 장치 및 프로세스들은, 예를 들어, 반도체 디바이스들, 디스플레이들, LEDs, 광전 패널들 등의 제조 또는 제작을 위해, 리소그래피 패터닝 툴들 또는 프로세스들과 함께 사용될 수도 있다. 통상적으로, 반드시 그런 것은 아니지만, 이러한 장치 및 프로세스들은 공통 제조 설비 내에서 함께 이용되거나 수행될 것이다. 막의 리소그래픽 패터닝은 통상적으로 단계들 각각이 다수의 가능한 툴들을 사용하여 인에이블되는, 이하의 단계들: (1) 스핀-온 (spin-on) 툴 또는 스프레이-온 (spray-on) 툴을 사용하여 워크피스, 즉, 기판 상에 포토레지스트를 도포하는 단계; (2) 핫 플레이트 또는 노 또는 UV 경화 툴을 사용하여 포토레지스트를 경화하는 단계; (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 가시광선 또는 UV 또는 x-선 광에 포토레지스트를 노출시키는 단계; (4) 습식 벤치와 같은 툴을 사용하여 레지스트를 선택적으로 제거하여 레지스트를 패터닝하도록 레지스트를 현상하는 단계; (5) 건식 또는 플라즈마 보조 에칭 툴을 사용함으로써 그 아래에 놓인 막 또는 워크피스 내로 레지스트 패턴을 전사하는 단계; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트립퍼와 같은 툴을 사용하여 레지스트를 제거하는 단계의 일부 또는 전부를 포함한다.

Claims (34)

  1. 반도체 기판을 프로세싱하는 방법에 있어서,
    (a) 노출된 SnO2 층을 갖는 반도체 기판을 제공하는 단계;
    (b) 약 100 ℃ 미만의 온도로 SnO2 층을 에칭하는 단계로서, 상기 에칭은 적어도 약 50 ％의 H2를 포함하는 프로세스 가스로 형성된 플라즈마에 상기 반도체 기판을 노출하는 것을 포함하는, 상기 에칭하는 단계를 포함하는, 반도체 기판을 프로세싱하는 방법.
  2. 제 1 항에 있어서,
    상기 단계 (a) 에서 제공된 기판은 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN으로 구성된 그룹으로부터 선택된 노출된 제 2 재료를 더 포함하고, 그리고 상기 단계 (b) 는 상기 제 2 재료에 대해 적어도 약 10의 에칭 선택도로 SnO2을 에칭하는 단계를 포함하는, 반도체 기판을 프로세싱하는 방법.
  3. 제 1 항에 있어서,
    상기 단계 (a) 에서 제공된 기판은 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN으로 구성된 그룹으로부터 선택된 노출된 제 2 재료를 더 포함하고, 그리고 상기 단계 (b) 는 상기 제 2 재료에 대해 적어도 약 80의 에칭 선택도로 SnO2을 에칭하는 단계를 포함하는, 반도체 기판을 프로세싱하는 방법.
  4. 제 1 항에 있어서,
    상기 단계 (b) 의 상기 에칭 단계는 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN으로 구성된 그룹으로부터 선택된 제 2 재료에 노출하는 것을 포함하고, 그리고 상기 단계 (b) 는 상기 제 2 재료가 노출된 후, 상기 제 2 재료에 대해 적어도 약 10의 에칭 선택도로 SnO2을 에칭하는 단계를 포함하는, 반도체 기판을 프로세싱하는 방법.
  5. 제 1 항에 있어서,
    상기 프로세스 가스는 적어도 약 80 ％의 H2인, 반도체 기판을 프로세싱하는 방법.
  6. 제 1 항에 있어서,
    상기 프로세스 가스는 본질적으로 H2로 구성되는, 반도체 기판을 프로세싱하는 방법.
  7. 제 1 항에 있어서,
    상기 프로세스 가스는 본질적으로 H2 및 불활성 가스로 구성되는, 반도체 기판을 프로세싱하는 방법.
  8. 제 1 항에 있어서,
    상기 프로세스 가스는 하이드로카본을 더 포함하는, 반도체 기판을 프로세싱하는 방법.
  9. 제 1 항에 있어서,
    상기 프로세스 가스는 Cl2를 더 포함하는, 반도체 기판을 프로세싱하는 방법.
  10. 제 1 항에 있어서,
    상기 단계 (b) 는 상기 기판에 대한 외부 바이어스를 사용하지 않고 플라즈마를 형성하는 것을 포함하는, 반도체 기판을 프로세싱하는 방법.
  11. 제 1 항에 있어서,
    상기 단계 (b) 는 약 0.0018 내지 0.36 W/㎠의 전력 밀도를 사용하여 플라즈마를 생성하는 것을 포함하는, 반도체 기판을 프로세싱하는 방법.
  12. 제 1 항에 있어서,
    상기 SnO2의 에칭은 약 1 내지 175 mTorr의 압력에서 수행되는, 반도체 기판을 프로세싱하는 방법.
  13. 제 1 항에 있어서,
    상기 프로세스 가스는 H2 및 He를 포함하는, 반도체 기판을 프로세싱하는 방법.
  14. 제 1 항에 있어서,
    상기 프로세스 가스는 H2, He 및 하이드로카본을 포함하는, 반도체 기판을 프로세싱하는 방법.
  15. 제 1 항에 있어서,
    상기 단계 (a) 전에, ALD에 의해 상기 반도체 기판 상에 상기 SnO2 층을 증착하는 단계를 더 포함하는, 반도체 기판을 프로세싱하는 방법.
  16. 제 1 항에 있어서,
    상기 단계 (b) 는 SiO2의 존재시 SnO2를 선택적으로 에칭하는 것을 포함하고, 에칭 선택도는 적어도 10인, 반도체 기판을 프로세싱하는 방법.
  17. 제 1 항에 있어서,
    포토레지스트를 상기 반도체 기판에 도포하는 단계;
    상기 포토레지스트를 광에 노출하는 단계;
    상기 포토레지스트를 패터닝하고 상기 패턴을 상기 기판에 전사하는 단계; 및
    상기 기판으로부터 상기 포토레지스트를 선택적으로 제거하는 단계를 더 포함하는, 반도체 기판을 프로세싱하는 방법.
  18. SnO2 층을 에칭하는 장치에 있어서,
    (a) 에칭 동안 반도체 기판을 홀딩하기 위해 구성된 기판 홀더를 갖는 프로세스 챔버;
    (b) 프로세스 가스에 플라즈마를 생성하기 위해 구성된 플라즈마 생성기; 및
    (c) 제어기로서,
    약 100 ℃ 미만의 온도에서 상기 반도체 기판 상의 상기 SnO2 층의 에칭을 유발하기 위한 프로그램 인스트럭션들을 포함하고, 상기 에칭을 유발하는 것은 적어도 약 50 ％의 H2를 포함하는 프로세스 가스로 형성된 플라즈마에 상기 반도체 기판의 노출을 유발하는 것을 포함하는, 상기 제어기를 포함하는, 에칭 장치.
  19. 반도체 기판 상에 에어 갭을 생성하기 위한 방법에 있어서,
    (a) 제 1 재료의 노출된 층, 제 2 재료의 노출된 층, 및 상기 제 1 재료의 층과 상기 제 2 재료의 층 사이에 위치된 SnO2의 노출된 층을 갖는 반도체 기판을 제공하는 단계;
    (b) 수소 플라즈마 에칭 화학물질을 사용하여 상기 제 1 재료 및 상기 제 2 재료 모두에 대하여 상기 노출된 SnO2를 선택적으로 에칭하여, 상기 제 1 재료와 상기 제 2 재료 사이에 리세스된 피처를 형성하는 단계; 및
    (c) 리세스된 피처를 완전히 충진하지 않고 상기 리세스된 피처 위에 제 3 재료를 증착하여, 상기 제 1 재료의 층과 상기 제 2 재료의 층 사이에 상기 에어 갭을 형성하는 단계를 포함하는, 에어 갭을 생성하기 위한 방법.
  20. 제 19 항에 있어서,
    상기 제 1 재료는 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN으로 구성된 그룹으로부터 선택되고, 그리고 상기 제 2 재료는 SiO2, SiC, SiN, SiOC, SiNO, SiCNO, 및 SiCN으로 구성된 그룹으로부터 선택되는, 에어 갭을 생성하기 위한 방법.
  21. 제 19 항에 있어서,
    상기 제 1 재료와 상기 제 2 재료는 동일한, 에어 갭을 생성하기 위한 방법.
  22. 제 19 항에 있어서,
    상기 제 3 재료는 SiO2인, 에어 갭을 생성하기 위한 방법.
  23. 제 19 항에 있어서,
    상기 단계 (b) 는 적어도 약 50 ％의 H2를 포함하는 프로세스 가스로 형성된 플라즈마에 상기 반도체 기판을 노출하는 것을 포함하는, 에어 갭을 생성하기 위한 방법.
  24. 제 19 항에 있어서,
    상기 단계 (b) 는 약 100 ℃ 미만의 온도에서 상기 노출된 SnO2를 에칭하는 것을 포함하는, 에어 갭을 생성하기 위한 방법.
  25. 제 19 항에 있어서,
    상기 제 1 재료의 층과 상기 제 2 재료의 층 사이에 놓인 상기 노출된 SnO2 층은 약 20 내지 100 Å의 폭을 갖는, 에어 갭을 생성하기 위한 방법.
  26. 제 19 항에 있어서,
    상기 단계 (a) 전에,
    상기 반도체 기판 상에 게이트를 형성하는 단계;
    상기 제 1 재료가 상기 게이트의 측벽들 및 상단 표면 모두를 커버하도록 상기 반도체 기판 위에 상기 제 1 재료의 층을 형성하는 단계;
    SnO2가 상기 게이트의 상기 측벽들 상 및 상기 상단 표면 상 모두의 상기 제 1 재료를 커버하도록 상기 제 1 재료의 층 위에 SnO2 층을 형성하는 단계;
    상기 제 2 재료가 상기 게이트의 상기 측벽들 상 및 상기 상단 표면 상 모두의 상기 SnO2를 커버하도록 상기 SnO2 층 위에 상기 제 2 재료의 층을 형성하는 단계; 및
    상기 기판의 수평 표면들로부터 상기 제 2 재료를 제거하여 상기 단계 (a) 에 제공되는 구조체를 형성하는 단계를 더 포함하는, 에어 갭을 생성하기 위한 방법.
  27. 제 26 항에 있어서,
    상기 제 1 재료는 SiN이고 상기 제 2 재료는 SiO2인, 에어 갭을 생성하기 위한 방법.
  28. 제 26 항에 있어서,
    상기 게이트는 하이-k 옥사이드를 포함하는, 에어 갭을 생성하기 위한 방법.
  29. 제 26 항에 있어서,
    SnO2는 약 20 내지 100 Å의 두께로 증착되는, 에어 갭을 생성하기 위한 방법.
  30. 제 19 항에 있어서,
    포토레지스트를 상기 반도체 기판에 도포하는 단계;
    상기 포토레지스트를 광에 노출하는 단계;
    상기 포토레지스트를 패터닝하고 상기 패턴을 상기 기판에 전사하는 단계; 및
    상기 기판으로부터 상기 포토레지스트를 선택적으로 제거하는 단계를 더 포함하는, 에어 갭을 생성하기 위한 방법.
  31. 반도체 기판 상에 에어 갭을 형성하는 시스템에 있어서,
    (a) 하나 이상의 증착 프로세스 챔버들;
    (b) 하나 이상의 에칭 프로세스 챔버들; 및
    (c) 제어기로서,
    (i) 제 1 재료의 노출된 층, 제 2 재료의 노출된 층, 및 상기 제 1 재료의 층과 상기 제 2 재료의 층 사이에 위치된 SnO2의 노출된 층을 갖는 반도체 기판 상에서, 수소 플라즈마 에칭 화학물질을 사용하여 상기 제 1 재료 및 상기 제 2 재료 모두에 대하여 상기 노출된 SnO2를 선택적으로 에칭하여, 상기 제 1 재료와 상기 제 2 재료 사이에 리세스된 피처를 형성하는 단계; 및
    (ii) 리세스된 피처를 완전히 충진하지 않고 상기 리세스된 피처 위에 제 3 재료를 증착하여, 상기 제 1 재료의 층과 상기 제 2 재료의 층 사이에 상기 에어 갭을 형성하는 단계를 유발하는 프로그램 인스트럭션들을 포함하는, 상기 제어기를 포함하는, 에어 갭을 형성하는 시스템.
  32. 제 31 항에 있어서,
    스텝퍼를 더 포함하는, 에어 갭을 형성하는 시스템.
  33. 반도체 기판을 프로세싱하는 방법에 있어서,
    (a) 반도체 기판 상에 SnO2 더미 게이트를 형성하는 단계;
    (b) 상기 SnO2 더미 게이트의 존재시 상기 반도체 기판을 프로세싱하는 단계;
    (c) 상기 더미 게이트 대신 리세스된 피처를 형성하도록 H2를 포함하는 프로세스 가스로 형성된 플라즈마로 상기 SnO2 더미 게이트를 에칭하는 단계;
    (d) 상기 더미 게이트 대신 게이트를 형성하도록 상기 형성된 리세스된 피처 내로 하이-k 유전체 재료를 증착하는 단계를 포함하는, 반도체 기판을 프로세싱하는 방법.
  34. 반도체 기판을 프로세싱하는 시스템에 있어서,
    (a) 하나 이상의 증착 프로세스 챔버들;
    (b) 하나 이상의 에칭 프로세스 챔버들; 및
    (c) 제어기로서,
    (i) 반도체 기판 상에 SnO2 더미 게이트를 형성하는 단계;
    (ii) 상기 SnO2 더미 게이트의 존재시 상기 반도체 기판을 프로세싱하는 단계;
    (iii) 상기 더미 게이트 대신 리세스된 피처를 형성하도록 H2를 포함하는 프로세스 가스로 형성된 플라즈마로 상기 SnO2 더미 게이트를 에칭하는 단계;
    (iv) 상기 더미 게이트 대신 게이트를 형성하도록 상기 형성된 리세스된 피처 내로 하이-k 유전체 재료를 증착하는 단계를 유발하는 프로그램 인스트럭션들을 포함하는, 상기 제어기를 포함하는, 반도체 기판을 프로세싱하는 방법.
KR1020200034961A 2017-02-13 2020-03-23 에어 갭들을 생성하는 방법 KR20200035247A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762458464P 2017-02-13 2017-02-13
US62/458,464 2017-02-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180014921A Division KR20180093798A (ko) 2017-02-13 2018-02-07 에어 갭들을 생성하는 방법

Publications (1)

Publication Number Publication Date
KR20200035247A true KR20200035247A (ko) 2020-04-02

Family

ID=63105400

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180014921A KR20180093798A (ko) 2017-02-13 2018-02-07 에어 갭들을 생성하는 방법
KR1020200034961A KR20200035247A (ko) 2017-02-13 2020-03-23 에어 갭들을 생성하는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180014921A KR20180093798A (ko) 2017-02-13 2018-02-07 에어 갭들을 생성하는 방법

Country Status (6)

Country Link
US (3) US11088019B2 (ko)
JP (2) JP7190814B2 (ko)
KR (2) KR20180093798A (ko)
CN (3) CN108493152B (ko)
SG (1) SG10201801132VA (ko)
TW (2) TW202401570A (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US20220005694A1 (en) * 2016-06-28 2022-01-06 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
KR20180093798A (ko) * 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
CN111771264A (zh) 2018-01-30 2020-10-13 朗姆研究公司 在图案化中的氧化锡心轴
WO2019182872A1 (en) 2018-03-19 2019-09-26 Lam Research Corporation Chamfer-less via integration scheme
US10861953B2 (en) 2018-04-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Air spacers in transistors and methods forming same
US20190390341A1 (en) * 2018-06-26 2019-12-26 Lam Research Corporation Deposition tool and method for depositing metal oxide films on organic materials
US10700180B2 (en) * 2018-07-27 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US11043373B2 (en) * 2018-07-31 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect system with improved low-k dielectrics
US10868142B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacer structure and method of forming same
JP2022507368A (ja) 2018-11-14 2022-01-18 ラム リサーチ コーポレーション 次世代リソグラフィにおいて有用なハードマスクを作製する方法
CN112805813A (zh) * 2018-11-22 2021-05-14 三井化学株式会社 半导体元件中间体及半导体元件中间体的制造方法
CN109437278A (zh) * 2018-12-04 2019-03-08 复旦大学 一种基于氧化铜-氧化锡核壳纳米线结构的气敏纳米材料、制备工艺及其应用
US10804262B2 (en) 2019-02-22 2020-10-13 International Business Machines Corporation Cointegration of FET devices with decoupling capacitor
US10892328B2 (en) 2019-03-04 2021-01-12 International Business Machines Corporation Source/drain extension regions and air spacers for nanosheet field-effect transistor structures
US11798838B2 (en) * 2019-03-19 2023-10-24 Intel Corporation Capacitance reduction for semiconductor devices based on wafer bonding
JP7320085B2 (ja) 2019-06-27 2023-08-02 ラム リサーチ コーポレーション 交互のエッチングプロセスおよび不動態化プロセス
EP3990982A4 (en) * 2019-06-28 2023-07-26 Lam Research Corporation PHOTORESIST WITH MULTIPLE STRUCTURING RADIATION ABSORBING ELEMENTS AND/OR A VERTICAL COMPOSITION GRADIENT
CN110504482A (zh) * 2019-08-08 2019-11-26 南开大学 固态锂电池石榴石型固态电解质材料的制备及表面处理方法与应用
US11038038B2 (en) * 2019-08-13 2021-06-15 Micron Technology, Inc. Transistors and methods of forming transistors
US10825722B1 (en) * 2019-08-29 2020-11-03 Nanya Technology Corporation Method of manufacturing a semiconductor structure
US11094796B2 (en) 2019-09-30 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor spacer structures
DE102019133935B4 (de) * 2019-09-30 2022-11-03 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zum ausbilden von transistorabstandshal-terstrukturen
KR102431292B1 (ko) 2020-01-15 2022-08-09 램 리써치 코포레이션 포토레지스트 부착 및 선량 감소를 위한 하부층
US11367778B2 (en) * 2020-03-31 2022-06-21 Taiwan Semiconductor Manufacturing Company Limited MOSFET device structure with air-gaps in spacer and methods for forming the same
US11621172B2 (en) * 2020-07-01 2023-04-04 Applied Materials, Inc. Vapor phase thermal etch solutions for metal oxo photoresists
US11508615B2 (en) * 2020-07-30 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
WO2022044518A1 (ja) * 2020-08-31 2022-03-03 昭和電工株式会社 プラズマエッチング方法及び半導体素子の製造方法
US11374093B2 (en) * 2020-11-25 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and methods of forming the same
US20220310819A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof
US11563105B2 (en) * 2021-04-14 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof
CN116453941B (zh) * 2023-06-16 2023-08-22 粤芯半导体技术股份有限公司 一种栅极结构及制作方法

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE758597A (fr) * 1969-11-10 1971-04-16 Western Electric Co Procede de morsure de l'oxyde d'etain
JPS5165366A (ja) * 1974-12-03 1976-06-05 Sharp Kk Sankabutsutomeidodenmakuno etsuchinguhoho
US4778562A (en) 1984-08-13 1988-10-18 General Motors Corporation Reactive ion etching of tin oxide films using neutral reactant gas containing hydrogen
US4544444A (en) * 1984-08-15 1985-10-01 General Motors Corporation Reactive ion etching of tin oxide films using silicon tetrachloride reactant gas
JPS62136579A (ja) * 1985-12-09 1987-06-19 Victor Co Of Japan Ltd エツチング方法
JPS62179774A (ja) 1986-02-04 1987-08-06 Fujitsu Ltd イメ−ジセンサの製造方法
US4708766A (en) 1986-11-07 1987-11-24 Texas Instruments Incorporated Hydrogen iodide etch of tin oxide
JP2644758B2 (ja) 1987-07-22 1997-08-25 株式会社日立製作所 レジスト除去方法及び装置
JP3001891B2 (ja) * 1987-10-01 2000-01-24 グンゼ株式会社 透明導電膜のエッチング方法及びその装置
JP3001894B2 (ja) * 1988-09-30 2000-01-24 グンゼ株式会社 多層薄膜素子のエッチング方法及びその装置
FR2640809B1 (fr) 1988-12-19 1993-10-22 Chouan Yannick Procede de gravure d'une couche d'oxyde metallique et depot simultane d'un film de polymere, application de ce procede a la fabrication d'un transistor
US4878993A (en) 1988-12-22 1989-11-07 North American Philips Corporation Method of etching thin indium tin oxide films
JP2521815B2 (ja) 1989-08-17 1996-08-07 沖電気工業株式会社 透明導電膜のエッチング方法
US5032221A (en) * 1990-05-07 1991-07-16 Eastman Kodak Company Etching indium tin oxide
US5171401A (en) * 1990-06-04 1992-12-15 Eastman Kodak Company Plasma etching indium tin oxide
US5318664A (en) 1990-06-25 1994-06-07 General Electric Company Patterning of indium-tin oxide via selective reactive ion etching
JPH05267701A (ja) 1992-03-18 1993-10-15 Taiyo Yuden Co Ltd 酸化錫透明導電膜のパターニング方法
RU2053584C1 (ru) * 1992-05-26 1996-01-27 Научно-исследовательский институт измерительных систем Способ формирования топологического рисунка пленки диоксида олова
US5286337A (en) 1993-01-25 1994-02-15 North American Philips Corporation Reactive ion etching or indium tin oxide
KR0135165B1 (ko) 1993-10-15 1998-04-22 윤정환 다층레지스트를 이용한 패턴형성방법
US5723366A (en) * 1994-09-28 1998-03-03 Sanyo Electric Co. Ltd. Dry etching method, method of fabricating semiconductor device, and method of fabricating liquid crystal display device
US5607602A (en) 1995-06-07 1997-03-04 Applied Komatsu Technology, Inc. High-rate dry-etch of indium and tin oxides by hydrogen and halogen radicals such as derived from HCl gas
TW365029B (en) * 1995-09-28 1999-07-21 Mitsui Chemicals Inc Dry processing gas
US5667631A (en) 1996-06-28 1997-09-16 Lam Research Corporation Dry etching of transparent electrodes in a low pressure plasma reactor
US6036876A (en) 1997-06-25 2000-03-14 Applied Komatsu Technology, Inc. Dry-etching of indium and tin oxides
US20010008227A1 (en) 1997-08-08 2001-07-19 Mitsuru Sadamoto Dry etching method of metal oxide/photoresist film laminate
TW387111B (en) * 1997-08-08 2000-04-11 Mitsui Chemicals Inc Dry etching method
JPH11111679A (ja) * 1997-10-07 1999-04-23 Mitsui Chem Inc 反応性イオンエッチング装置および反応性イオンエッチング方法
GB9726511D0 (en) * 1997-12-13 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
US6368978B1 (en) 1999-03-04 2002-04-09 Applied Materials, Inc. Hydrogen-free method of plasma etching indium tin oxide
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR100447263B1 (ko) 1999-12-30 2004-09-07 주식회사 하이닉스반도체 식각 폴리머를 이용한 반도체 소자의 제조방법
US6789910B2 (en) * 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
AU2001259119A1 (en) 2000-04-25 2001-11-07 Tokyo Electron Limited Method and apparatus for plasma cleaning of workpieces
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6428859B1 (en) 2000-12-06 2002-08-06 Angstron Systems, Inc. Sequential method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US6416822B1 (en) 2000-12-06 2002-07-09 Angstrom Systems, Inc. Continuous method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US6750394B2 (en) * 2001-01-12 2004-06-15 Sharp Kabushiki Kaisha Thin-film solar cell and its manufacturing method
FR2821862B1 (fr) * 2001-03-07 2003-11-14 Saint Gobain Procede de gravure de couches deposees sur des substrats transparents du type substrat verrier
US6623653B2 (en) 2001-06-12 2003-09-23 Sharp Laboratories Of America, Inc. System and method for etching adjoining layers of silicon and indium tin oxide
JP2003068155A (ja) * 2001-08-30 2003-03-07 Ulvac Japan Ltd 透明導電性膜のドライエッチング方法
KR100542736B1 (ko) 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
JP4748986B2 (ja) 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100574952B1 (ko) 2003-11-04 2006-05-02 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 제조방법
US7435610B2 (en) 2003-12-31 2008-10-14 Chung Yuan Christian University Fabrication of array pH sensitive EGFET and its readout circuit
CN1914695B (zh) 2004-02-09 2010-05-05 旭硝子株式会社 透明电极的制造方法
US7338907B2 (en) 2004-10-04 2008-03-04 Sharp Laboratories Of America, Inc. Selective etching processes of silicon nitride and indium oxide thin films for FeRAM device applications
US7355672B2 (en) * 2004-10-04 2008-04-08 Asml Netherlands B.V. Method for the removal of deposition on an optical element, method for the protection of an optical element, device manufacturing method, apparatus including an optical element, and lithographic apparatus
US7868304B2 (en) * 2005-02-07 2011-01-11 Asml Netherlands B.V. Method for removal of deposition on an optical element, lithographic apparatus, device manufacturing method, and device manufactured thereby
EP1707952A1 (de) 2005-03-31 2006-10-04 Micronas GmbH Gassensitiver Feldeffekttransistor mit Luftspalt und Verfahren zu dessen Herstellung
DE102005031469A1 (de) 2005-07-04 2007-01-11 Merck Patent Gmbh Medium zur Ätzung von oxidischen, transparenten, leitfähigen Schichten
US7561247B2 (en) * 2005-08-22 2009-07-14 Asml Netherlands B.V. Method for the removal of deposition on an optical element, method for the protection of an optical element, device manufacturing method, apparatus including an optical element, and lithographic apparatus
US7393736B2 (en) 2005-08-29 2008-07-01 Micron Technology, Inc. Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
US7372058B2 (en) * 2005-09-27 2008-05-13 Asml Netherlands B.V. Ex-situ removal of deposition on an optical element
KR20070076721A (ko) 2006-01-19 2007-07-25 삼성전자주식회사 웨이퍼의 박막 형성 공정 개선 방법
JP4609335B2 (ja) 2006-02-02 2011-01-12 富士電機システムズ株式会社 炭化珪素半導体基板のドライエッチング方法
US20080061030A1 (en) 2006-09-13 2008-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for patterning indium tin oxide films
US7833893B2 (en) 2007-07-10 2010-11-16 International Business Machines Corporation Method for forming conductive structures
KR100955265B1 (ko) 2007-08-31 2010-04-30 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR20100098409A (ko) 2007-11-22 2010-09-06 간또 가가꾸 가부시끼가이샤 에칭액 조성물
CN101884069B (zh) * 2007-12-06 2012-12-12 因特瓦克公司 用于构图介质的商业制造的系统和方法
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
US8435608B1 (en) 2008-06-27 2013-05-07 Novellus Systems, Inc. Methods of depositing smooth and conformal ashable hard mask films
FR2936651B1 (fr) 2008-09-30 2011-04-08 Commissariat Energie Atomique Dispositif optoelectronique organique et son procede d'encapsulation.
JP5446648B2 (ja) 2008-10-07 2014-03-19 信越化学工業株式会社 パターン形成方法
KR20100044029A (ko) 2008-10-21 2010-04-29 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20100052598A (ko) 2008-11-11 2010-05-20 삼성전자주식회사 미세 패턴의 형성방법
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
CN102257621B (zh) * 2008-12-19 2013-08-21 株式会社半导体能源研究所 晶体管的制造方法
CN102428544B (zh) 2009-05-20 2014-10-29 株式会社东芝 凹凸图案形成方法
US8163094B1 (en) 2009-07-23 2012-04-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method to improve indium bump bonding via indium oxide removal using a multi-step plasma process
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US8435901B2 (en) 2010-06-11 2013-05-07 Tokyo Electron Limited Method of selectively etching an insulation stack for a metal interconnect
JP2012099517A (ja) 2010-10-29 2012-05-24 Sony Corp 半導体装置及び半導体装置の製造方法
US8747964B2 (en) 2010-11-04 2014-06-10 Novellus Systems, Inc. Ion-induced atomic layer deposition of tantalum
US9111775B2 (en) * 2011-01-28 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
KR20120125102A (ko) 2011-05-06 2012-11-14 한국화학연구원 원자층 증착법을 이용한 주석산화물 박막의 제조방법
US9190316B2 (en) 2011-10-26 2015-11-17 Globalfoundries U.S. 2 Llc Low energy etch process for nitrogen-containing dielectric layer
TWI479663B (zh) 2011-12-22 2015-04-01 Au Optronics Corp 陣列基板及其製作方法
JP6015893B2 (ja) * 2012-02-28 2016-10-26 国立研究開発法人産業技術総合研究所 薄膜トランジスタの製造方法
WO2013141232A1 (ja) * 2012-03-23 2013-09-26 三洋電機株式会社 太陽電池及びその製造方法
US8987047B2 (en) * 2012-04-02 2015-03-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US10861978B2 (en) * 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
JPWO2014010310A1 (ja) 2012-07-10 2016-06-20 シャープ株式会社 半導体素子の製造方法
US20140060574A1 (en) 2012-09-04 2014-03-06 Matheson Tri-Gas In-situ tco chamber clean
SG2013083654A (en) * 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
TWI539626B (zh) 2012-12-21 2016-06-21 鴻海精密工業股份有限公司 發光二極體及其製造方法
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
CN103199225B (zh) * 2013-04-23 2018-02-09 上海乾视通信技术有限公司 硅碳负极材料、其制备方法及一种锂离子电池
US9437443B2 (en) 2013-06-12 2016-09-06 Globalfoundries Inc. Low-temperature sidewall image transfer process using ALD metals, metal oxides and metal nitrides
KR20150012540A (ko) 2013-07-25 2015-02-04 삼성디스플레이 주식회사 유기발광표시장치의 제조방법.
US9614053B2 (en) 2013-12-05 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacers with rectangular profile and methods of forming the same
US9171703B2 (en) 2013-12-20 2015-10-27 Seagate Technology Llc Apparatus with sidewall protection for features
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US20150247238A1 (en) 2014-03-03 2015-09-03 Lam Research Corporation Rf cycle purging to reduce surface roughness in metal oxide and metal nitride films
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9209038B2 (en) 2014-05-02 2015-12-08 GlobalFoundries, Inc. Methods for fabricating integrated circuits using self-aligned quadruple patterning
US9418889B2 (en) * 2014-06-30 2016-08-16 Lam Research Corporation Selective formation of dielectric barriers for metal interconnects in semiconductor devices
US9285673B2 (en) 2014-07-10 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Assist feature for a photolithographic process
US9515156B2 (en) * 2014-10-17 2016-12-06 Lam Research Corporation Air gap spacer integration for improved fin device performance
US9633867B2 (en) * 2015-01-05 2017-04-25 Lam Research Corporation Method and apparatus for anisotropic tungsten etching
TWI633596B (zh) 2015-01-14 2018-08-21 聯華電子股份有限公司 形成溝渠的方法
US9478433B1 (en) 2015-03-30 2016-10-25 Applied Materials, Inc. Cyclic spacer etching process with improved profile control
TWI625784B (zh) 2015-04-02 2018-06-01 東京威力科創股份有限公司 藉由雙頻率電容耦合式電漿利用極紫外線光阻劑之溝槽與孔的圖案化
US9941389B2 (en) 2015-04-20 2018-04-10 Board Of Regents, The University Of Texas System Fabricating large area multi-tier nanostructures
US9806252B2 (en) * 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US10049892B2 (en) 2015-05-07 2018-08-14 Tokyo Electron Limited Method for processing photoresist materials and structures
TWI808473B (zh) * 2015-06-05 2023-07-11 美商蘭姆研究公司 GaN及其他Ⅲ-Ⅴ族材料之原子層蝕刻
US9449843B1 (en) * 2015-06-09 2016-09-20 Applied Materials, Inc. Selectively etching metals and metal nitrides conformally
US10971372B2 (en) * 2015-06-26 2021-04-06 Tokyo Electron Limited Gas phase etch with controllable etch selectivity of Si-containing arc or silicon oxynitride to different films or masks
US9523148B1 (en) 2015-08-25 2016-12-20 Asm Ip Holdings B.V. Process for deposition of titanium oxynitride for use in integrated circuit fabrication
TWI661466B (zh) 2016-04-14 2019-06-01 日商東京威力科創股份有限公司 使用具有多種材料之一層的基板圖案化方法
US20220005694A1 (en) * 2016-06-28 2022-01-06 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US9859153B1 (en) * 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
KR20180093798A (ko) * 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
JP2018160556A (ja) * 2017-03-23 2018-10-11 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置、および薄膜トランジスタ
US11075079B2 (en) 2017-11-21 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Directional deposition for semiconductor fabrication
CN111771264A (zh) 2018-01-30 2020-10-13 朗姆研究公司 在图案化中的氧化锡心轴
WO2019182872A1 (en) 2018-03-19 2019-09-26 Lam Research Corporation Chamfer-less via integration scheme
US20190390341A1 (en) 2018-06-26 2019-12-26 Lam Research Corporation Deposition tool and method for depositing metal oxide films on organic materials
US10867804B2 (en) * 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor device and structures resulting therefrom
US10840082B2 (en) * 2018-08-09 2020-11-17 Lam Research Corporation Method to clean SnO2 film from chamber
JP7320085B2 (ja) 2019-06-27 2023-08-02 ラム リサーチ コーポレーション 交互のエッチングプロセスおよび不動態化プロセス

Also Published As

Publication number Publication date
JP7483839B2 (ja) 2024-05-15
CN108493152B (zh) 2024-03-08
CN112242345A (zh) 2021-01-19
US11637037B2 (en) 2023-04-25
JP2023027173A (ja) 2023-03-01
US20180233398A1 (en) 2018-08-16
KR20180093798A (ko) 2018-08-22
US20210343579A1 (en) 2021-11-04
TW202401570A (zh) 2024-01-01
TW201841258A (zh) 2018-11-16
US11088019B2 (en) 2021-08-10
SG10201801132VA (en) 2018-09-27
CN118099080A (zh) 2024-05-28
JP2018142698A (ja) 2018-09-13
TWI815806B (zh) 2023-09-21
US20200219758A1 (en) 2020-07-09
JP7190814B2 (ja) 2022-12-16
CN108493152A (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
US11637037B2 (en) Method to create air gaps
KR102580008B1 (ko) 반도체 디바이스 제작에서의 주석 옥사이드 막들
US10515816B2 (en) Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US20210265173A1 (en) Tin oxide mandrels in patterning
US11742212B2 (en) Directional deposition in etch chamber
KR102643106B1 (ko) 교번하는 에칭 및 패시베이션 프로세스

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal