CN116453941B - 一种栅极结构及制作方法 - Google Patents
一种栅极结构及制作方法 Download PDFInfo
- Publication number
- CN116453941B CN116453941B CN202310713630.2A CN202310713630A CN116453941B CN 116453941 B CN116453941 B CN 116453941B CN 202310713630 A CN202310713630 A CN 202310713630A CN 116453941 B CN116453941 B CN 116453941B
- Authority
- CN
- China
- Prior art keywords
- side wall
- layer
- wall layer
- substrate
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 266
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 85
- 238000005530 etching Methods 0.000 claims abstract description 54
- 238000009616 inductively coupled plasma Methods 0.000 claims abstract description 29
- 230000008878 coupling Effects 0.000 claims abstract description 25
- 238000010168 coupling process Methods 0.000 claims abstract description 25
- 238000005859 coupling reaction Methods 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 239000003054 catalyst Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000010494 dissociation reaction Methods 0.000 description 5
- 230000005593 dissociations Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000001000 micrograph Methods 0.000 description 5
- 239000000047 product Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- -1 carbon ions Chemical class 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- SEOYNUHKXVGWFU-UHFFFAOYSA-N mu-oxidobis(oxidonitrogen) Chemical compound O=NON=O SEOYNUHKXVGWFU-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种栅极结构及制作方法，该方法包括：提供一基底，于基底上形成栅极；于基底上形成第一侧墙层，第一侧墙层还覆盖栅极的上表面与侧壁；于基底上形成第二侧墙层，第二侧墙层共形覆盖第一侧墙层表面；采用电感耦合等离子体法刻蚀第二侧墙层以去除第二侧墙层位于栅极上方的部分及位于基底的非侧墙区域上方的部分；于基底上形成第三侧墙层，第三侧墙层还覆盖栅极上方及第二侧墙层的侧壁；采用电容耦合等离子体法刻蚀第三侧墙层。本发明中采用电感耦合等离子体法结合电容耦合等离子体法对栅极侧墙进行两步刻蚀，栅极侧墙不会出现台阶，利于后续层间介质层的填充，且栅极侧墙不会出现过刻蚀，能够较好的保护栅极。
Description
技术领域
本发明属于半导体器件制造技术领域，涉及一种栅极结构及制作方法。
背景技术
栅极侧墙（SPACER）在芯片中具有保护栅极和形成低掺杂的漏极（Light DopedDrain, LDD）的作用，栅极侧墙的形貌对芯片性能和后续层间介质层（Inter LayerDielectric，ILD）的填充具有重要的影响。现有技术中，0.15 μm-0.18 μm（微米）制程的栅极侧墙通常采用电感耦合等离子体（Inductively Coupled Plasma，ICP）反应腔进行刻蚀，原因是ICP反应腔具有更高的离子化率，且其离子密度和离子能量可以分别由解离电场能量（Source RF Power）和偏压射频功率（Bias RF Power）独立控制，便于控制刻蚀栅极侧墙的形貌。但当制程进入0.11 μm后，栅极侧墙间的间距更小，刻蚀反应产物更难被反应腔排出，并且，ICP反应腔由于偏压射频功率小，进一步导致栅极侧墙部分越靠近基底的区域刻蚀速率越慢，最终会在侧墙形成一个弧形台阶，导致后续介质层填充（ILD-dep）时有空洞缺陷（Void defect）产生。
另外，ICP反应腔的解离电场能量一般为400-800 W，偏压射频功率一般为50-200W，对电介质（氧化硅、氮化硅）的刻蚀速率较低，无法提高生产效率；另一方面，ICP反应腔的离子解离率较低，会产生较多的活性自由基（radical）参与刻蚀反应，由于自由基不带电荷，其刻蚀过程为各向同性刻蚀，这也进一步导致ICP反应腔的各向同性刻蚀比例较高，无法完成栅极侧墙特定形貌的刻蚀。
因此，如何提供一种栅极结构及制作方法，以消除栅极侧墙的弧形台阶、提高栅极结构的制作效率，成为本领域技术人员亟待解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种栅极结构及制作方法，用于解决现有技术中栅极侧墙的形貌不能满足工艺要求、制造效率低等问题。
为实现上述目的及其他相关目的，本发明提供一种栅极结构的制作方法，包括以下步骤：
提供一基底，于所述基底上形成栅极，其中，所述基底未被所述栅极遮盖的区域划分为侧墙区域及非侧墙区域，所述侧墙区域位于所述栅极的侧壁与所述非侧墙区域之间；
于所述基底上形成第一侧墙层，所述第一侧墙层包括氧化硅层，所述第一侧墙层还覆盖所述栅极的上表面与侧壁，且所述第一侧墙层位于所述栅极的侧壁的部分作为第一侧墙；
于所述基底上形成第二侧墙层，所述第二侧墙层包括氮化硅层，所述第二侧墙层共形覆盖于所述第一侧墙层表面；
采用电感耦合等离子体法刻蚀所述第二侧墙层以去除所述第二侧墙层位于所述栅极上方的部分及位于所述基底的所述非侧墙区域上方的部分，保留所述第二侧墙层位于所述基底的所述侧墙区域上方的部分作为第二侧墙；
于所述基底上形成第三侧墙层，所述第三侧墙层还覆盖于所述栅极上方，并覆盖所述第二侧墙的侧壁；
采用电容耦合等离子体法刻蚀所述第三侧墙层以去除所述第三侧墙层位于所述栅极上方的部分及位于所述基底的所述非侧墙区域上方的部分，保留所述第三侧墙层位于所述基底的所述侧墙区域上方的部分作为第三侧墙。
可选地，采用电感耦合等离子体法刻蚀所述第二侧墙层时，压力范围为5-8mtorr，温度范围为50-60 ℃，射频功率范围为400-500 W，偏置电压范围为40-55 V，于刻蚀腔体中通入的气体包括O2、CF4和Ar，其中，O2的流量范围为8-12 sccm，CF4的流量范围为26-34 sccm，Ar的流量范围为65-85 sccm。
可选地，所述第三侧墙层采用氧化硅层，采用双频电容耦合等离子体法刻蚀所述第三侧墙层和所述第一侧墙层，高频功率源的频率为27 MHz，功率为1000-1200 W，低频功率源的频率为2 MHz，功率为600-800 W，其中，压力范围为50-70 mtorr，温度范围为20-25℃，于刻蚀腔体中通入的气体包括C4F8、C4F6和Ar，C4F8的流量范围为9-12 sccm，C4F6的流量范围为0-3 sccm，Ar的流量范围为400-600 sccm。
可选地，所述第三侧墙层采用氧化硅/氮化硅/氧化硅叠层，采用双频电容耦合等离子体法刻蚀所述第三侧墙层中的所述氧化硅层和所述第一侧墙层，高频功率源的频率为27 MHz，功率为1000-1200 W，低频功率源的频率为2 MHz，功率为600-800 W，其中，压力范围为50-70 mtorr，温度范围为20-25 ℃，于刻蚀腔体中通入的气体包括C4F8、C4F6和Ar，C4F8的流量范围为9-12 sccm，C4F6的流量范围为0-3sccm，Ar的流量范围为400-600 sccm；采用单频电容耦合等离子体法刻蚀所述第三侧墙层中的所述氮化硅层，低频功率源的频率为2MHz，功率为250-350 W，其中，压力范围为250-270 mtorr，温度范围为20-25 ℃，于刻蚀腔体中通入的气体包括CF4、CH3F、O2和Ar，CF4的流量范围为18-22 sccm，CH3F的流量范围为80-100 sccm，O2的流量范围为180-220 sccm，Ar的流量范围为400-500 sccm。
可选地，所述栅极包括多晶硅栅。
可选地，形成所述栅极之前，还包括于所述基底上形成栅氧层的步骤，其中，所述栅极形成于所述栅氧层上。
可选地，所述栅极的数量为多个，所述栅极的宽度不超过0.11微米。
可选地，采用电容耦合等离子体法刻蚀所述第三侧墙层和所述第一侧墙层后，还包括于所述基底上形成层间介质层的步骤，所述层间介质层覆盖所述栅极并填充入相邻所述栅极的间隙处。
本发明还提供一种栅极结构，所述栅极结构由上述任意一项所述的栅极结构的制作方法制作，包括：
基底；
栅极，位于所述基底上；
第一侧墙层，位于所述栅极的侧壁，所述第一侧墙层包括氧化硅层；
第二侧墙层，位于所述第一侧墙层的侧壁，所述第二侧墙层包括氮化硅层；
第三侧墙层，位于所述第二侧墙层的侧壁，所述第三侧墙层包括氧化硅层，或氧化硅/氮化硅/氧化硅叠层。
可选地，还包括栅氧层，所述栅氧层位于所述基底与所述栅极之间。
如上所述，本发明的栅极结构及制作方法中，采用电感耦合等离子体结合电容耦合等离子体对栅极侧墙进行两步刻蚀，栅极侧墙形貌能够满足工艺要求，一方面栅极侧墙不会出现台阶，利于后续层间介质层的填充，另一方面栅极侧墙不会出现过刻蚀，能够较好的保护栅极。另外，能够提高半导体器件制造的效率。
附图说明
图1显示为于基底上依次形成第一侧墙层、第二侧墙层和第三侧墙层的示意图。
图2显示为采用电感耦合等离子体法刻蚀第一侧墙层、第二侧墙层和第三侧墙层后的示意图。
图3显示为采用电感耦合等离子体法刻蚀第一侧墙层、第二侧墙层和第三侧墙层后进行填充的电镜图片。
图4显示为采用电容耦合等离子体法刻蚀第一侧墙层、第二侧墙层和第三侧墙层后的示意图。
图5显示为采用电容耦合等离子体法刻蚀第一侧墙层、第二侧墙层和第三侧墙层后的电镜图片。
图6显示为本发明提供的栅极结构的制作方法的工艺流程图。
图7显示为本发明的栅极结构的制作方法中提供基底，于基底上形成栅极的示意图。
图8显示为本发明的栅极结构的制作方法中于基底上形成第一侧墙层的示意图。
图9显示为本发明的栅极结构的制作方法中于基底上形成第二侧墙层的示意图。
图10显示为本发明的栅极结构的制作方法中采用电感耦合等离子体法刻蚀第二侧墙层后的示意图。
图11显示为本发明的栅极结构的制作方法中于基底上形成第三侧墙层的示意图。
图12显示为本发明的栅极结构的制作方法中采用电容耦合等离子体法刻蚀第三侧墙层和第一侧墙层后的示意图。
图13显示为本发明的栅极结构的制作方法中采用电容耦合等离子体法刻蚀第三侧墙层和第一侧墙层后的电镜图片。
元件标号说明：1-基底，2-栅氧层，3-栅极，4-第一侧墙层，5-第二侧墙层，6-第三侧墙层，7-氮氧化硅层，S1~S6-步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
本实施方式的ICP反应腔可以采用LAM公司的Kiyo45，制程极限为0.045微米；本实施方式的CCP反应腔可以采用LAM公司的Flex45，制程极限为0.045微米。
请参阅图1至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，于基底1上依次形成第一侧墙层4（氧化硅）、第二侧墙层5（氮化硅）和第三侧墙层6（氧化硅），其中，第一侧墙层4、第二侧墙层5和第三侧墙层覆盖基底1和栅极3，栅极3和基底1之间设置有栅氧层2；如图2所示，显示为采用电感耦合等离子体法（ICP）刻蚀第一侧墙层4、第二侧墙层5和第三侧墙层6后的示意图，在0.11 μm制程中，随着栅极距离的较小，刻蚀氧化硅的产物SiF4难以被排出刻蚀腔室，越靠近底部的区域的产物越难被排出，因此其刻蚀速率慢，最终累积成一个台阶，产生空洞缺陷，并且，ICP横向刻蚀较多（顶部较底部横向刻蚀更快），这也进一步促进了台阶的形成；如图3所示，显示为采用ICP刻蚀第一侧墙层4、第二侧墙层5和第三侧墙层6后进行填充的电镜图片，由于台阶的存在，层间介质层填充时易产生空洞缺陷。
如图4所示，显示为采用电容耦合等离子体法（Capacitively Coupled Plasma，CCP）刻蚀第一侧墙层4、第二侧墙层5和第三侧墙层6后的示意图，在刻蚀完第三侧墙层6后，刻蚀第二侧墙层5时最外层的第三侧墙层6会被过刻蚀，并且由于CCP反应腔功率大，易导致第二侧墙层5的侧壁形貌被破坏，侧壁顶部氮化硅被削薄，无法起到保护栅极的作用；如图5所示，显示为采用CCP刻蚀第一侧墙层4、第二侧墙层5和第三侧墙层6后的电镜图片，为了提高成像质量，于CCP刻蚀后的结构表面形成氮氧化硅层7，从图5可知，第三侧墙层6被过刻蚀，且第二侧墙层5的侧壁顶部被削薄。
因此，本发明的目的在于提供一种栅极结构及制作方法，以解决栅极侧墙存在弧形台阶不利于填充、栅极侧墙被过刻蚀不能够较好保护栅极等问题。
本实施例提供一种栅极结构的制作方法，请参阅图6，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一基底，于所述基底上形成栅极，其中，所述基底未被所述栅极遮盖的区域划分为侧墙区域及非侧墙区域，所述侧墙区域位于所述栅极的侧壁与所述非侧墙区域之间；
S2：于所述基底上形成第一侧墙层，所述第一侧墙层包括氧化硅层，所述第一侧墙层还覆盖所述栅极的上表面与侧壁，且所述第一侧墙层位于所述栅极的侧壁的部分作为第一侧墙；
S3：于所述基底上形成第二侧墙层，所述第二侧墙层包括氮化硅层，所述第二侧墙层共形覆盖于所述第一侧墙层表面；
S4：采用电感耦合等离子体法刻蚀所述第二侧墙层以去除所述第二侧墙层位于所述栅极上方的部分及位于所述基底的所述非侧墙区域上方的部分，保留所述第二侧墙层位于所述基底的所述侧墙区域上方的部分作为第二侧墙；
S5：于所述基底上形成第三侧墙层，所述第三侧墙层还覆盖于所述栅极上方，并覆盖所述第二侧墙的侧壁；
S6：采用电容耦合等离子体法刻蚀所述第三侧墙层以去除所述第三侧墙层位于所述栅极上方的部分及位于所述基底的所述非侧墙区域上方的部分，保留所述第三侧墙层位于所述基底的所述侧墙区域上方的部分作为第三侧墙。
首先，请参阅图7，执行步骤S1：提供一基底1，于所述基底1上形成栅极3，其中，所述基底1未被所述栅极3遮盖的区域划分为侧墙区域及非侧墙区域，所述侧墙区域位于所述栅极的侧壁与所述非侧墙区域之间。
作为示例，所述基底1不做具体限制，可以是硅基底、锗基底、锗化硅基底或其他半导体材料构成的基底；具体地，本实施例中，所述基底1采用硅基底。
作为示例，所述栅极3包括多晶硅栅，形成所述栅极3之前，先于所述基底1上形成栅氧层2，然后于所述栅氧层2上形成所述栅极3，所述栅氧层2包括氧化硅。
作为示例，所述栅极3的数量为多个，所述栅极3的宽度不超过0.11 μm，提高半导体器件集成度。
接着，请参阅图8，执行步骤S2：于所述基底1上形成第一侧墙层4，所述第一侧墙层4包括氧化硅层，所述第一侧墙层4还覆盖所述栅极3的上表面与侧壁，且所述第一侧墙层4位于所述栅极3的侧壁的部分作为第一侧墙。
作为示例，形成所述第一侧墙层4的方法包括物理气相沉积法（PVD）、化学气相沉积法（CVD）、热氧化法或其他合适的方法；所述第一侧墙层4的厚度根据实际需求设置，不做具体限制。
接着，请参阅图9，执行步骤S3：于所述基底1上形成第二侧墙层5，所述第二侧墙层5包括氮化硅层，所述第二侧墙层5共形覆盖于所述第一侧墙层4表面。
作为示例，形成所述第二侧墙层5的方法包括物理气相沉积法（PVD）、化学气相沉积法（CVD）或其他合适的方法；所述第二侧墙层5的厚度根据实际需求设置，不做具体限制。
具体地，本实施例中，于所述基底1上形成栅极3后，将形成栅极3后的结构置于炉管（furnace）中沉积所述第一侧墙层4和所述第二侧墙层5。
接着，请参阅图10，执行步骤S4：采用电感耦合等离子体法刻蚀所述第二侧墙层5以去除所述第二侧墙层5位于所述栅极3上方的部分及位于所述基底1的所述非侧墙区域上方的部分，保留所述第二侧墙层5位于所述基底1的所述侧墙区域上方的部分作为第二侧墙。
作为示例，采用电感耦合等离子体法刻蚀所述第二侧墙层5时，压力范围为5-8mtorr，温度范围为50-60 ℃，射频功率范围为400-500 W，偏置电压范围为40-55 V，于刻蚀腔体中通入的气体包括O2、CF4和Ar，其中，O2的流量范围为8-12 sccm，CF4的流量范围为26-34 sccm，Ar的流量范围为65-85 sccm。
作为示例，CF4被电离形成含氟等离子体，通入适量的O2能够与碳氟等离子体中的碳离子反应生成CO2消耗一部分碳离子，增加等离子体中的氟离子含量，提高所述第二侧墙层5的刻蚀速率。
接着，请参阅图11，执行步骤S5：于所述基底1上形成第三侧墙层6，所述第三侧墙层6还覆盖于所述栅极3上方，并覆盖所述第二侧墙的侧壁。
作为示例，采用电感耦合等离子体法刻蚀所述第二侧墙层5后，采用物理气相沉积法（PVD）、化学气相沉积法（CVD）或其他合适的方法形成所述第三侧墙层6；具体地，本实施例中，所述第三侧墙层6采用氧化硅层，将刻蚀所述第二侧墙层5后的结构置于炉管中沉积所述第三侧墙层6，后续用以在栅极侧壁形成氧化硅-氮化硅-氧化硅侧墙（ONO侧墙）。
接着，请参阅图12，执行步骤S6：采用电容耦合等离子体法刻蚀所述第三侧墙层6以去除所述第三侧墙层6位于所述栅极3上方的部分及位于所述基底1的所述非侧墙区域上方的部分，保留所述第三侧墙层6位于所述基底1的所述侧墙区域上方的部分作为第三侧墙。
作为示例，电容耦合等离子体反应腔由上下两层电极板组成，电子在两相对电极形成的电场中加速产生等离子体，电容耦合等离子反应腔因其为平板电容结构，其解离电场功率可达到800-3000 W，离子偏压电场功率可达到1500 W，大功率决定了电容耦合等离子体反应腔能利用大功率的离子轰击电介质层的稳定化学键，因此其对电介质的刻蚀速率更快；并且，电容耦合等离子体反应腔的解离离子比率高，产生较少的活性自由基，因此其各向异性刻蚀较少，能形成更竖直的刻蚀形貌。
作为示例，所述第三侧墙层6采用氧化硅层，采用双频电容耦合等离子体法刻蚀所述第三侧墙层6和所述第一侧墙层4，高频功率源的频率为27 MHz，功率为1000-1200 W，低频功率源的频率为2 MHz，功率为600-800 W，其中，压力范围为50-70 mtorr，温度范围为20-25 ℃，于刻蚀腔体中通入的气体包括C4F8、C4F6和Ar，C4F8的流量范围为9-12 sccm，C4F6的流量范围为0-3 sccm，Ar的流量范围为400-600 sccm。
作为示例，采用双频电容耦合等离子体法刻蚀所述第三侧墙层6和所述第一侧墙层4时，气体中心比率（center weighting）为50 %。常规晶圆为6寸、8寸或12寸等，在等离子体刻蚀中，调整气体中心比率以调整刻蚀均匀性。
作为示例，如图13所示，显示为采用电容耦合等离子体法刻蚀所述第三侧墙层6和所述第一侧墙层4后的电镜图片，为了提高成像质量，于电容耦合等离子体法刻蚀后的结构表面形成氮氧化硅层7，从图13可知，所述第二侧墙层5的侧壁顶部不会被削薄，且所述第三侧墙层6不会过刻蚀，侧墙能够较好的保护栅极。
作为示例，随着器件集成度的提高，为了增加栅极与漏极LDD区的宽度，有效控制寄生电容的影响，在其他示例中，所述第三侧墙层6采用氧化硅/氮化硅/氧化硅叠层，即在栅极侧壁形成氧化硅-氮化硅-氧化硅/氮化硅/氧化硅侧墙（ONONO侧墙）。
作为示例，当所述第三侧墙层6采用氧化层/氮化硅/氧化硅叠层时，采用双频电容耦合等离子体法刻蚀所述第三侧墙层6中的所述氧化硅层和所述第一侧墙层4，高频功率源的频率为27 MHz，功率为1000-1200 W，低频功率源的频率为2 MHz，功率为600-800 W，压力范围为50-70 mtorr，温度范围为20-25 ℃，于刻蚀腔体中通入的气体包括C4F8、C4F6和Ar，C4F8的流量范围为9-12 sccm，C4F6的流量范围为0-3 sccm，Ar的流量范围为400-600 sccm，气体中心比率为50%；采用单频电容耦合等离子体法刻蚀所述第三侧墙层6中的所述氮化硅层，低频功率源的频率为2 MHz，功率为250-350 W，压力范围为250-270 mtorr，温度范围为20-25 ℃，于刻蚀腔体中通入的气体包括CF4、CH3F、O2和Ar，CF4的流量范围为18-22 sccm，CH3F的流量范围为80-100 sccm，O2的流量范围为180-220 sccm，Ar的流量范围为400-500sccm，气体中心比率为45%。
作为示例，相比于在基底1上形成第一侧墙层4、第二侧墙层5和第三侧墙层6后一步刻蚀形成栅极侧墙，本实施例采用两步刻蚀法，先形成第一侧墙层4和第二侧墙层5，采用电感耦合等离子体法刻蚀第二侧墙层5，然后再形成第三侧墙层6，采用电容耦合等离子体法刻蚀第三侧墙层6和第一侧墙层4，刻蚀出的栅极侧墙形貌满足工艺要求，一方面侧墙不会出现台阶，利于后续层间介质层的填充，另一方面栅极侧墙不会出现过刻蚀，能够较好的保护栅极；以此，采用0.15 μm的设备能够完成0.11 μm制程的栅极侧墙刻蚀。另外，采用电感耦合等离子体法结合电容耦合等离子体法，能够提高半导体器件制造的效率。
作为示例，采用电容耦合等离子体法刻蚀所述第三侧墙层6和所述第一侧墙层4后，还包括于所述基底1上形成层间介质层的步骤，所述层间介质层覆盖所述栅极3并填充入相邻所述栅极3的间隙处。
至此，制得一种栅极结构，请参阅图12，该栅极结构包括基底1、栅极3、第一侧墙层4、第二侧墙层5和第三侧墙层6，其中，所述栅极3位于所述基底1上；所述第一侧墙层4位于所述栅极3的侧壁，所述第一侧墙层4包括氧化硅层；所述第二侧墙层5位于所述第一侧墙层4的侧壁，所述第二侧墙层5包括氮化硅层；所述第三侧墙层6位于所述第二侧墙层5的侧壁，所述第三侧墙层6包括氧化硅层或氧化硅/氮化硅/氧化硅叠层。
作为示例，所述基底1不做具体限制，可以是硅基底、锗基底、锗化硅基底或其他半导体材料构成的基底；具体地，本实施例中，所述基底1采用硅基底。
作为示例，所述栅极3包括多晶硅栅，所述基底1与所述栅极3之间设置有栅氧层2，所述栅氧层2包括氧化硅。
作为示例，所述栅极3的数量为多个，相邻所述栅极3之间的距离不超过0.11 μm，提高半导体器件集成度。
综上所述，本发明的栅极结构及制作方法中，采用电感耦合等离子体法结合电容耦合等离子体法对栅极侧墙进行两步刻蚀，栅极侧墙形貌能够满足工艺要求，一方面侧墙不会出现台阶，利于后续层间介质层的填充，另一方面栅极侧墙不会出现过刻蚀，能够较好的保护栅极。并且，能够提高半导体器件制造的效率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种栅极结构的制作方法，其特征在于，包括以下步骤：
提供一基底，于所述基底上形成栅极，其中，所述基底未被所述栅极遮盖的区域划分为侧墙区域及非侧墙区域，所述侧墙区域位于所述栅极的侧壁与所述非侧墙区域之间；
于所述基底上形成第一侧墙层，所述第一侧墙层包括氧化硅层，所述第一侧墙层还覆盖所述栅极的上表面与侧壁，且所述第一侧墙层位于所述栅极的侧壁的部分作为第一侧墙；
于所述基底上形成第二侧墙层，所述第二侧墙层包括氮化硅层，所述第二侧墙层共形覆盖于所述第一侧墙层表面；
采用电感耦合等离子体法刻蚀所述第二侧墙层以去除所述第二侧墙层位于所述栅极上方的部分及位于所述基底的所述非侧墙区域上方的部分，保留所述第二侧墙层位于所述基底的所述侧墙区域上方的部分作为第二侧墙；
于所述基底上形成第三侧墙层，所述第三侧墙层还覆盖于所述栅极上方，并覆盖所述第二侧墙的侧壁；
采用电容耦合等离子体法刻蚀所述第三侧墙层以去除所述第三侧墙层位于所述栅极上方的部分及位于所述基底的所述非侧墙区域上方的部分，保留所述第三侧墙层位于所述基底的所述侧墙区域上方的部分作为第三侧墙。
2.根据权利要求1所述的栅极结构的制作方法，其特征在于：采用电感耦合等离子体法刻蚀所述第二侧墙层时，压力范围为5-8 mtorr，温度范围为50-60 ℃，射频功率范围为400-500 W，偏置电压范围为40-55 V，于刻蚀腔体中通入的气体包括O2、CF4和Ar，其中，O2的流量范围为8-12 sccm，CF4的流量范围为26-34 sccm，Ar的流量范围为65-85 sccm。
3.根据权利要求1所述的栅极结构的制作方法，其特征在于：所述第三侧墙层采用氧化硅层，采用双频电容耦合等离子体法刻蚀所述第三侧墙层和所述第一侧墙层，高频功率源的频率为27 MHz，功率为1000-1200 W，低频功率源的频率为2 MHz，功率为600-800 W，其中，压力范围为50-70 mtorr，温度范围为20-25 ℃，于刻蚀腔体中通入的气体包括C4F8、C4F6和Ar，C4F8的流量范围为9-12 sccm，C4F6的流量范围为0-3 sccm，Ar的流量范围为400-600 sccm。
4.根据权利要求1所述的栅极结构的制作方法，其特征在于：所述第三侧墙层采用氧化硅/氮化硅/氧化硅叠层，采用双频电容耦合等离子体法刻蚀所述第三侧墙层中的所述氧化硅层和所述第一侧墙层，高频功率源的频率为27 MHz，功率为1000-1200 W，低频功率源的频率为2 MHz，功率为600-800 W，其中，压力范围为50-70 mtorr，温度范围为20-25 ℃，于刻蚀腔体中通入的气体包括C4F8、C4F6和Ar，C4F8的流量范围为9-12 sccm，C4F6的流量范围为0-3 sccm，Ar的流量范围为400-600 sccm；采用单频电容耦合等离子体法刻蚀所述第三侧墙层中的所述氮化硅层，低频功率源的频率为2 MHz，功率为250-350 W，其中，压力范围为250-270 mtorr，温度范围为20-25 ℃，于刻蚀腔体中通入的气体包括CF4、CH3F、O2和Ar，CF4的流量范围为18-22 sccm，CH3F的流量范围为80-100 sccm，O2的流量范围为180-220 sccm，Ar的流量范围为400-500 sccm。
5.根据权利要求1所述的栅极结构的制作方法，其特征在于：所述栅极包括多晶硅栅。
6.根据权利要求5所述的栅极结构的制作方法，其特征在于：形成所述栅极之前，还包括于所述基底上形成栅氧层的步骤，其中，所述栅极形成于所述栅氧层上。
7.根据权利要求1所述的栅极结构的制作方法，其特征在于：所述栅极的数量为多个，所述栅极的宽度不超过0.11微米。
8.根据权利要求7所述的栅极结构的制作方法，其特征在于：采用电容耦合等离子体法刻蚀所述第三侧墙层和所述第一侧墙层后，还包括于所述基底上形成层间介质层的步骤，所述层间介质层覆盖所述栅极并填充入相邻所述栅极的间隙处。
9.一种栅极结构，其特征在于，所述栅极结构由权利要求1-8中任意一项所述的栅极结构的制作方法制作，包括：
基底；
栅极，位于所述基底上；
第一侧墙层，位于所述栅极的侧壁，所述第一侧墙层包括氧化硅层；
第二侧墙层，位于所述第一侧墙层的侧壁，所述第二侧墙层包括氮化硅层；
第三侧墙层，位于所述第二侧墙层的侧壁，所述第三侧墙层包括氧化硅层，或氧化硅/氮化硅/氧化硅叠层。
10.根据权利要求9所述的栅极结构，其特征在于：还包括栅氧层，所述栅氧层位于所述基底与所述栅极之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310713630.2A CN116453941B (zh) | 2023-06-16 | 2023-06-16 | 一种栅极结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310713630.2A CN116453941B (zh) | 2023-06-16 | 2023-06-16 | 一种栅极结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116453941A CN116453941A (zh) | 2023-07-18 |
| CN116453941B true CN116453941B (zh) | 2023-08-22 |
Family
ID=87134178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310713630.2A Active CN116453941B (zh) | 2023-06-16 | 2023-06-16 | 一种栅极结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116453941B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117316876A (zh) * | 2023-11-28 | 2023-12-29 | 粤芯半导体技术股份有限公司 | 半导体结构的制备方法以及半导体结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050064322A (ko) * | 2003-12-23 | 2005-06-29 | 주식회사 하이닉스반도체 | 플라즈마를 이용한 게이트 전극의 스페이서 형성 방법 |
| CN112242345A (zh) * | 2017-02-13 | 2021-01-19 | 朗姆研究公司 | 创建气隙的方法 |
| CN116190421A (zh) * | 2023-03-03 | 2023-05-30 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100536090C (zh) * | 2005-09-19 | 2009-09-02 | 中芯国际集成电路制造(上海)有限公司 | 形成cmos半导体器件的方法 |
| KR101878311B1 (ko) * | 2011-12-30 | 2018-07-17 | 삼성전자주식회사 | ｈｉｇｈ-Ｋ막을 스페이서 에치 스톱으로 이용하는 반도체 소자 형성 방법 및 관련된 소자 |
-
2023
- 2023-06-16 CN CN202310713630.2A patent/CN116453941B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050064322A (ko) * | 2003-12-23 | 2005-06-29 | 주식회사 하이닉스반도체 | 플라즈마를 이용한 게이트 전극의 스페이서 형성 방법 |
| CN112242345A (zh) * | 2017-02-13 | 2021-01-19 | 朗姆研究公司 | 创建气隙的方法 |
| CN116190421A (zh) * | 2023-03-03 | 2023-05-30 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116453941A (zh) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617259B2 (en) | Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma | |
| TWI451490B (zh) | 半導體裝置的製作方法 | |
| KR102171265B1 (ko) | 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법 | |
| KR100375218B1 (ko) | 반사 방지막 및 자기정렬 콘택 기술을 사용하는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자 | |
| US10658489B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN116453941B (zh) | 一种栅极结构及制作方法 | |
| KR100595866B1 (ko) | 반도체 소자용 자체 정렬 컨택트 | |
| WO2022028164A1 (zh) | 半导体结构及其制作方法 | |
| US20020197822A1 (en) | Method of forming shallow trench isolation | |
| KR100252039B1 (ko) | 자기정렬 콘택홀 형성방법 | |
| KR100598983B1 (ko) | 반도체 소자의 스토리지노드 전극 제조 방법 | |
| US20080050871A1 (en) | Methods for removing material from one layer of a semiconductor device structure while protecting another material layer and corresponding semiconductor device structures | |
| US6929996B2 (en) | Corner rounding process for partial vertical transistor | |
| KR20040022950A (ko) | 엠.아이.엠 커패시터 제조 방법 | |
| TWI479600B (zh) | 半導體裝置之製造方法 | |
| KR20130037519A (ko) | 캐패시터 및 그 제조 방법 | |
| TW202324503A (zh) | 積體晶片結構及其製造方法 | |
| KR100672126B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR101096254B1 (ko) | 반도체소자의 실린더형 스토리지노드 형성방법 | |
| KR100920043B1 (ko) | 반도체 소자의 리세스 게이트 및 그의 형성방법 | |
| KR100652361B1 (ko) | 자기정렬 방식에 의한 반도체 소자의 제조방법 | |
| CN115768107A (zh) | 一种半导体器件及其制造方法 | |
| KR100596836B1 (ko) | 반도체소자의 형성방법 | |
| KR20070114952A (ko) | 커패시터 형성 방법 | |
| KR20070066798A (ko) | 반도체 소자의 트랜지스터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |