KR20200000814A - 기판 처리 장치 및 기판 처리 방법 - Google Patents

기판 처리 장치 및 기판 처리 방법 Download PDF

Info

Publication number
KR20200000814A
KR20200000814A KR1020190073592A KR20190073592A KR20200000814A KR 20200000814 A KR20200000814 A KR 20200000814A KR 1020190073592 A KR1020190073592 A KR 1020190073592A KR 20190073592 A KR20190073592 A KR 20190073592A KR 20200000814 A KR20200000814 A KR 20200000814A
Authority
KR
South Korea
Prior art keywords
processing
substrate
wafer
conveyance
timing
Prior art date
Application number
KR1020190073592A
Other languages
English (en)
Inventor
토모히로 카네코
슈헤이 고토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200000814A publication Critical patent/KR20200000814A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02101—Cleaning only involving supercritical fluids
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0021—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by liquid gases or supercritical fluids
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4189—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the transport system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32265—Waiting, queue time, buffer
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Robotics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

표면에 액막이 형성된 웨이퍼를 반송할 시, 반송 시간이 불균일한 것을 억제할 수 있는 기술을 제공한다. 본 개시된 일태양에 따른 기판 처리 장치는, 복수의 제 1 처리부와, 복수의 제 2 처리부와, 반송부와, 제어부를 구비한다. 복수의 제 1 처리부는 기판에 제 1 처리를 행한다. 복수의 제 2 처리부는 제 1 처리가 실시된 기판에 제 2 처리를 행한다. 반송부는 복수의 제 1 처리부 및 복수의 제 2 처리부에 공통으로 기판을 반송한다. 제어부는 복수의 제 1 처리부, 복수의 제 2 처리부 및 반송부를 제어한다. 그리고, 제어부는 제 1 처리된 후에 액막이 형성된 기판이 제 1 처리부로부터 제 2 처리부로 반송되는 제 2 반송 처리의 타이밍과, 다른 기판이 반송부로 반송되는 타이밍이 중복되지 않도록, 기판이 제 1 처리부로 반송되는 제 1 반송 처리의 개시 타이밍을 제어한다.

Description

기판 처리 장치 및 기판 처리 방법 {SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD}
개시된 실시 형태는 기판 처리 장치 및 기판 처리 방법에 관한 것이다.
종래, 기판인 반도체 웨이퍼(이하, '웨이퍼'라고 호칭함) 등의 표면에 건조 방지용의 액막을 형성하고, 이러한 액막이 형성된 웨이퍼를 초임계 상태의 처리 유체에 접촉시켜 건조 처리를 행하는 기판 처리 장치가 알려져 있다(예를 들면, 특허 문헌 1 참조).
일본특허공개공보 2013-012538호
본 개시는, 표면에 액막이 형성된 웨이퍼를 반송할 시, 반송 시간이 불균일한 것을 억제할 수 있는 기술을 제공한다.
본 개시의 일태양에 따른 기판 처리 장치는, 복수의 제 1 처리부와, 복수의 제 2 처리부와, 반송부와, 제어부를 구비한다. 복수의 제 1 처리부는 기판에 제 1 처리를 실시한다. 복수의 제 2 처리부는 상기 제 1 처리가 실시된 상기 기판에 제 2 처리를 실시한다. 반송부는 상기 복수의 제 1 처리부 및 상기 복수의 제 2 처리부에 공통으로 상기 기판을 반송한다. 제어부는 상기 복수의 제 1 처리부, 상기 복수의 제 2 처리부 및 상기 반송부를 제어한다. 그리고 상기 제어부는, 상기 제 1 처리된 후에 액막이 형성된 상기 기판이 상기 제 1 처리부로부터 상기 제 2 처리부로 반송되는 제 2 반송 처리의 타이밍과, 다른 상기 기판이 상기 반송부로 반송되는 타이밍이 중복되지 않도록, 상기 기판이 상기 제 1 처리부로 반송되는 제 1 반송 처리의 개시 타이밍을 제어한다.
본 개시에 따르면, 표면에 액막이 형성된 웨이퍼를 반송할 시, 반송 시간이 불균일한 것을 억제할 수 있다.
도 1은 실시 형태에 따른 기판 처리 시스템을 상방에서 본 모식적인 단면도이다.
도 2는 실시 형태에 따른 기판 처리 시스템을 측방에서 본 모식적인 단면도이다.
도 3은 액 처리 유닛의 구성예를 나타내는 도이다.
도 4는 건조 유닛의 구성예를 나타내는 모식 사시도이다.
도 5는 실시 형태에 따른 기판 처리 시스템에 있어서 실행되는 일련의 기판 처리의 순서를 나타내는 순서도이다.
도 6은 실시 형태에 따른 제 1 반송 처리의 개시 타이밍 설정 처리를 설명하기 위한 타이밍 차트(1)이다.
도 7은 실시 형태에 따른 제 1 반송 처리의 개시 타이밍 설정 처리를 설명하기 위한 타이밍 차트(2)이다.
도 8은 실시 형태에 따른 제 1 반송 처리의 개시 타이밍 설정 처리를 설명하기 위한 타이밍 차트(3)이다.
도 9는 실시 형태에 따른 제 1 반송 처리의 개시 타이밍 설정 처리를 설명하기 위한 타이밍 차트(4)이다.
도 10은 실시 형태에 따른 제 1 반송 처리의 개시 타이밍 설정 처리를 설명하기 위한 타이밍 차트(5)이다.
도 11은 실시 형태에 따른 제 1 반송 처리의 개시 타이밍 설정 처리를 설명하기 위한 타이밍 차트(6)이다.
도 12는 실시 형태에 따른 제 1 반송 처리의 개시 타이밍 설정 처리의 순서를 나타내는 순서도이다.
도 13은 실시 형태의 변형예 1에 따른 제 1 반송 처리의 개시 타이밍 설정 처리의 순서를 설명하기 위한 타이밍 차트이다.
도 14는 실시 형태의 변형예 2에 따른 전 대기 처리 및 후 대기 처리의 추가 처리를 설명하기 위한 도이다.
도 15는 실시 형태의 변형예 2에 따른 제 1 반송 처리의 개시 타이밍 설정 처리의 순서를 설명하기 위한 타이밍 차트이다.
도 16은 실시 형태의 변형예 1 및 변형예 2에 따른 제 1 반송 처리의 개시 타이밍 설정 처리의 순서를 나타내는 순서도이다.
이하, 첨부 도면을 참조하여, 본원이 개시하는 기판 처리 장치 및 기판 처리 방법의 실시 형태를 상세하게 설명한다. 또한, 이하에 나타내는 실시 형태에 의해 본 개시가 한정되는 것은 아니다. 또한, 도면은 모식적인 것으로, 각 요소의 치수의 관계, 각 요소의 비율 등은 현실과 상이한 경우가 있는 것에 유의할 필요가 있다. 또한, 도면의 상호간에 있어서도, 서로의 치수의 관계 또는 비율이 상이한 부분이 포함되어 있는 경우가 있다.
종래, 기판인 반도체 웨이퍼(이하, '웨이퍼'라고 호칭함) 등의 표면에 건조 방지용의 액막을 형성하고, 이러한 액막이 형성된 웨이퍼를 초임계 상태의 처리 유체에 접촉시켜 건조 처리를 행하는 기판 처리 장치가 알려져 있다.
그러나, 표면에 액막이 형성된 웨이퍼가 다음의 건조 유닛으로 반송되는 타이밍에서 다른 웨이퍼가 반송 처리되고 있으면, 액막이 형성된 웨이퍼는 다른 웨이퍼의 반송 처리가 완료될 때까지 그대로 대기해야 한다.
그리고, 대기하고 있는 동안에 액막이 건조되는 등 하여, 웨이퍼 표면의 액막상태가 변화한 경우, 이 후의 건조 처리에 있어서 웨이퍼 상에 형성되어 있는 패턴이 도괴되는 등의 문제가 발생하는 점에서, 웨이퍼의 수율이 저하될 우려가 있었다.
따라서, 표면에 액막이 형성된 웨이퍼를 반송할 시, 반송 시간이 불균일한 것을 억제하는 것이 기대되고 있다.
<기판 처리 시스템의 구성>
먼저, 실시 형태에 따른 기판 처리 시스템(1)(기판 처리 장치의 일례)의 구성에 대하여 도 1 및 도 2를 참조하여 설명한다. 도 1은 실시 형태에 따른 기판 처리 시스템(1)을 상방에서 본 모식적인 단면도이다. 또한, 도 2는 실시 형태에 따른 기판 처리 시스템(1)을 측방에서 본 모식적인 단면도이다. 또한 이하에서는, 위치 관계를 명확하게 하기 위하여, 서로 직교하는 X축, Y축 및 Z축을 규정하고, Z축 정방향을 연직 상향 방향으로 한다.
도 1에 나타내는 바와 같이, 기판 처리 시스템(1)은 반입반출 스테이션(2)과, 처리 스테이션(3)을 구비한다. 반입반출 스테이션(2)과 처리 스테이션(3)은 인접하여 마련된다.
반입반출 스테이션(2)은 캐리어 배치부(11)와, 반송부(12)를 구비한다. 캐리어 배치부(11)에는 복수 매의 반도체 웨이퍼(W)(이하, '웨이퍼(W)'라고 기재함)를 수평 상태로 수용하는 복수의 캐리어(C)가 배치된다.
반송부(12)는 캐리어 배치부(11)에 인접하여 마련된다. 반송부(12)의 내부에는 반송 장치(13)와 전달부(14)가 배치된다.
반송 장치(13)는 웨이퍼(W)를 유지하는 웨이퍼 유지 기구를 구비한다. 또한, 반송 장치(13)는 수평 방향 및 연직 방향으로의 이동 그리고 연직축을 중심으로 하는 선회가 가능하며, 웨이퍼 유지 기구를 이용하여 캐리어(C)와 전달부(14)와의 사이에서 웨이퍼(W)의 반송을 행한다.
처리 스테이션(3)은 반송부(12)에 인접하여 마련된다. 처리 스테이션(3)은 반송 블록(4)과, 복수의 처리 블록(5)을 구비한다.
반송 블록(4)은 반송 에어리어(15)와 반송 장치(16)를 구비한다. 반송 에어리어(15)는, 예를 들면 반입반출 스테이션(2) 및 처리 스테이션(3)의 배열 방향(X축 방향)을 따라 연장되는 직육면체 형상의 영역이다. 반송 에어리어(15)에는 반송 장치(16)가 배치된다.
반송 장치(16)는 웨이퍼(W)를 유지하는 웨이퍼 유지 기구를 구비한다. 또한, 반송 장치(16)는 수평 방향 및 연직 방향으로의 이동 그리고 연직축을 중심으로 하는 선회가 가능하며, 웨이퍼 유지 기구를 이용하여 전달부(14)와 복수의 처리 블록(5)과의 사이에서 웨이퍼(W)의 반송을 행한다.
복수의 처리 블록(5)은, 반송 에어리어(15)의 일방측에 있어서 반송 에어리어(15)에 인접하여 배치된다. 구체적으로, 복수의 처리 블록(5)은 반입반출 스테이션(2) 및 처리 스테이션(3)의 배열 방향(X축 방향)에 직교하는 방향(Y축 방향)에 있어서의 반송 에어리어(15)의 일방측(도면에서는 Y축 부방향측)에 배치된다.
또한 도 2에 나타내는 바와 같이, 복수의 처리 블록(5)은 연직 방향을 따라 다단으로 배치된다. 실시 형태에 있어서, 복수의 처리 블록(5)의 단수는 3 단이지만, 복수의 처리 블록(5)의 단수는 3 단으로 한정되지 않는다.
이와 같이, 실시 형태에 따른 기판 처리 시스템(1)에 있어서, 복수의 처리 블록(5)은 반송 블록(4)의 일방측에 있어서 다단으로 배치된다. 그리고, 각 단에 배치된 처리 블록(5)과 전달부(14)와의 사이에서 행해지는 웨이퍼(W)의 반송은, 반송 블록(4)에 배치된 공통의 반송 장치(16)에 의해 행해진다.
각 처리 블록(5)은 액 처리 유닛(17)과 건조 유닛(18)을 구비한다. 액 처리 유닛(17)은 제 1 처리부의 일례이며, 건조 유닛(18)은 제 2 처리부의 일례이다.
액 처리 유닛(17)은 웨이퍼(W)의 패턴 형성면인 상면을 세정하는 세정 처리를 행한다. 이러한 세정 처리는 제 1 처리의 일례이다. 또한 이하에 설명하는 실시 형태에서는, 제 1 처리로서 세정 처리를 행하는 예에 대하여 나타내지만, 이러한 제 1 처리는 세정 처리에 한정되지 않는다.
또한, 액 처리 유닛(17)은 세정 처리 후의 웨이퍼(W)의 상면에 액막을 형성하는 액막 형성 처리를 행한다. 액 처리 유닛(17)의 구성에 대해서는 후술한다.
건조 유닛(18)은 액막 형성 처리 후의 웨이퍼(W)에 대하여 초임계 건조 처리를 행한다. 구체적으로, 건조 유닛(18)은 액막 형성 처리 후의 웨이퍼(W)를 초임계 상태의 처리 유체(이하, '초임계 유체'라고도 호칭함)와 접촉시킴으로써 당해 웨이퍼(W)를 건조시킨다. 이러한 초임계 건조 처리는 제 2 처리의 일례이다.
또한 이하에 설명하는 실시 형태에서는, 제 2 처리로서 초임계 건조 처리를 행하는 예에 대하여 나타내지만, 이러한 제 2 처리는 초임계 건조 처리에 한정되지 않고, 스핀 건조 처리 등 그 외의 건조 처리여도 된다. 또한, 제 2 처리는 건조 처리에 한정되지 않고, 액 처리 등이어도 된다. 건조 유닛(18)의 구성에 대해서는 후술한다.
또한 도 1 및 도 2에는 도시하고 있지 않지만, 기판 처리 시스템(1)은 건조 유닛(18)에 대하여 처리 유체를 공급하는 공급 유닛을 가진다. 구체적으로, 이러한 공급 유닛은 유량계, 유량 조정기, 배압 밸브, 히터 등을 포함하는 공급 기기군과, 공급 기기군을 수용하는 하우징을 구비한다. 실시 형태에 있어서, 공급 유닛은 처리 유체로서 CO2를 건조 유닛(18)에 공급한다.
액 처리 유닛(17) 및 건조 유닛(18)은 반송 에어리어(15)를 따라(즉, X축 방향을 따라) 배열된다. 액 처리 유닛(17) 및 건조 유닛(18) 중 액 처리 유닛(17)은 반입반출 스테이션(2)에 가까운 위치에 배치되고, 건조 유닛(18)은 반입반출 스테이션(2)으로부터 먼 위치에 배치된다.
이와 같이, 각 처리 블록(5)은 액 처리 유닛(17) 및 건조 유닛(18)을 각각 하나씩 구비한다. 즉, 기판 처리 시스템(1)에는 액 처리 유닛(17) 및 건조 유닛(18)이 동일한 수만큼 마련된다.
도 1에 나타내는 바와 같이, 기판 처리 시스템(1)은 제어 장치(6)를 구비한다. 제어 장치(6)는 예를 들면 컴퓨터이며, 제어부(61)와 기억부(62)를 구비한다.
제어부(61)는 CPU(Central Processing Unit), ROM(Read Only Memory), RAM(Random Access Memory), 입출력 포트 등을 가지는 마이크로 컴퓨터 및 각종의 회로를 포함한다. 이러한 마이크로 컴퓨터의 CPU는 ROM에 기억되어 있는 프로그램을 읽어내 실행함으로써, 반송 장치(13, 16), 액 처리 유닛(17) 및 건조 유닛(18) 등의 제어를 실현한다.
또한 이러한 프로그램은, 컴퓨터에 의해 판독 가능한 기억 매체에 기억되어 있던 것으로, 그 기억 매체로부터 제어 장치(6)의 기억부(62)에 인스톨된 것이어도 된다. 컴퓨터에 의해 판독 가능한 기억 매체로서는, 예를 들면 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등이 있다.
기억부(62)는, 예를 들면 RAM, 플래시 메모리(Flash Memory) 등의 반도체 메모리 소자 또는 하드 디스크, 광디스크 등의 기억 장치에 의해 실현된다.
<액 처리 유닛의 구성>
이어서, 액 처리 유닛(17)의 구성에 대하여, 도 3을 참조하여 설명한다. 도 3은 액 처리 유닛(17)의 구성예를 나타내는 도이다. 액 처리 유닛(17)은, 예를 들면 스핀 세정에 의해 웨이퍼(W)를 1 매씩 세정하는 매엽식의 세정 장치로서 구성된다.
도 3에 나타내는 바와 같이, 액 처리 유닛(17)은 처리 공간을 형성하는 아우터 챔버(23) 내에 배치된 웨이퍼 유지 기구(25)로 웨이퍼(W)를 거의 수평으로 유지하고, 이 웨이퍼 유지 기구(25)를 연직축 둘레로 회전시킴으로써 웨이퍼(W)를 회전시킨다.
그리고, 액 처리 유닛(17)은 회전하는 웨이퍼(W)의 상방에 노즐 암(26)을 진입시키고, 이러한 노즐 암(26)의 선단부에 마련되는 약액 노즐(26a)로부터 약액 또는 린스액을 미리 정해진 순으로 공급함으로써, 웨이퍼(W) 상면의 세정 처리를 행한다.
또한, 액 처리 유닛(17)에는 웨이퍼 유지 기구(25)의 내부에도 약액 공급로(25a)가 형성되어 있다. 그리고, 이러한 약액 공급로(25a)로부터 공급된 약액 또는 린스액에 의해, 웨이퍼(W)의 하면도 세정된다.
세정 처리는, 예를 들면 먼저 알칼리성의 약액인 SC1액(암모니아와 과산화수소수의 혼합액)에 의한 파티클 및 유기성의 오염 물질의 제거가 행해진다. 이어서, 린스액인 탈이온수(DeIonized Water：이하, 'DIW'라고 기재함)에 의한 린스 세정이 행해진다.
이어서, 산성 약액인 희불화수소산 수용액(Diluted HydroFluoric acid：이하, 'DHF'라고 기재함)에 의한 자연 산화막의 제거가 행해지고, 이어서 DIW에 의한 린스 세정이 행해진다.
상술한 각종 약액은 아우터 챔버(23), 또는 아우터 챔버(23) 내에 배치되는 이너 컵(24)에 받아져, 아우터 챔버(23)의 저부에 마련되는 배액구(23a), 또는 이너 컵(24)의 저부에 마련되는 배액구(24a)로부터 배출된다. 또한, 아우터 챔버(23) 내의 분위기는 아우터 챔버(23)의 저부에 마련되는 배기구(23b)로부터 배기된다.
액막 형성 처리는 세정 처리에 있어서의 린스 처리 후에 행해진다. 구체적으로, 액 처리 유닛(17)은 웨이퍼 유지 기구(25)를 회전시키면서, 웨이퍼(W)의 상면 및 하면에 액체 상태의 IPA(이하, 'IPA 액체'라고도 호칭함)를 공급한다. 이에 의해, 웨이퍼(W)의 양면에 잔존하는 DIW가 IPA로 치환된다. 이 후, 액 처리 유닛(17)은 웨이퍼 유지 기구(25)의 회전을 완만하게 정지한다.
액막 형성 처리를 끝낸 웨이퍼(W)는, 그 상면에 IPA 액체의 액막이 형성된 상태인 채로, 웨이퍼 유지 기구(25)에 마련된 미도시의 전달 기구에 의해 반송 장치(16)로 전달되어, 액 처리 유닛(17)으로부터 반출된다.
웨이퍼(W) 상에 형성된 액막은 액 처리 유닛(17)으로부터 건조 유닛(18)으로의 웨이퍼(W)의 반송 중, 및 건조 유닛(18)으로의 반입 동작 중에, 웨이퍼(W) 상면의 액체가 증발(기화)함으로써 패턴 도괴가 발생하는 것을 방지한다.
<건조 유닛의 개요>
이어서, 건조 유닛(18)의 구성에 대하여, 도 4를 참조하여 설명한다. 도 4는 건조 유닛(18)의 구성예를 나타내는 모식 사시도이다.
건조 유닛(18)은 본체(31)와, 유지판(32)과, 뚜껑 부재(33)를 가진다. 하우징 형상의 본체(31)에는 웨이퍼(W)를 반입반출하기 위한 개구부(34)가 형성된다. 유지판(32)은 처리 대상인 웨이퍼(W)를 수평 방향으로 유지한다. 뚜껑 부재(33)는 이러한 유지판(32)을 지지하고, 또한 웨이퍼(W)를 본체(31) 내에 반입했을 때에, 개구부(34)를 밀폐한다.
본체(31)는 예를 들면 직경 300 mm의 웨이퍼(W)를 수용 가능한 처리 공간이 내부에 형성된 용기이며, 그 벽부에는 공급 포트(35, 36)와 배출 포트(37)가 마련된다. 공급 포트(35, 36) 및 배출 포트(37)는 각각, 건조 유닛(18)에 초임계 유체를 유통시키기 위한 공급 유로 및 배출 유로에 접속되어 있다.
공급 포트(35)는 하우징 형상의 본체(31)에 있어서, 개구부(34)와는 반대측의 측면에 접속되어 있다. 또한, 공급 포트(36)는 본체(31)의 저면에 접속되어 있다. 또한, 배출 포트(37)는 개구부(34)의 하방측에 접속되어 있다. 또한, 도 4에는 2 개의 공급 포트(35, 36)와 1 개의 배출 포트(37)가 도시되고 있지만, 공급 포트(35, 36) 및 배출 포트(37)의 수는 특별히 한정되지 않는다.
또한, 본체(31)의 내부에는 유체 공급 헤더(38, 39)와, 유체 배출 헤더(40)가 마련된다. 그리고, 유체 공급 헤더(38, 39)에는 복수의 공급구가 이러한 유체 공급 헤더(38, 39)의 길이 방향으로 배열되어 형성되고, 유체 배출 헤더(40)에는 복수의 배출구가 이러한 유체 배출 헤더(40)의 길이 방향으로 배열되어 형성된다.
유체 공급 헤더(38)는 공급 포트(35)에 접속되고, 하우징 형상의 본체(31) 내부에 있어서, 개구부(34)와는 반대측의 측면에 인접하여 마련된다. 또한, 유체 공급 헤더(38)에 배열되어 형성되는 복수의 공급구는 개구부(34)측을 향하고 있다.
유체 공급 헤더(39)는 공급 포트(36)에 접속되고, 하우징 형상의 본체(31) 내부에 있어서의 저면의 중앙부에 마련된다. 또한, 유체 공급 헤더(39)에 배열되어 형성되는 복수의 공급구는 상방을 향하고 있다.
유체 배출 헤더(40)는 배출 포트(37)에 접속되고, 하우징 형상의 본체(31) 내부에 있어서, 개구부(34)측의 측면에 인접하고, 또한 개구부(34)보다 하방에 마련된다. 또한, 유체 배출 헤더(40)에 배열되어 형성되는 복수의 배출구는 상방을 향하고 있다.
유체 공급 헤더(38, 39)는 초임계 유체를 본체(31) 내로 공급한다. 또한, 유체 배출 헤더(40)는 본체(31) 내의 초임계 유체를 본체(31)의 외부로 유도하여 배출한다. 또한, 유체 배출 헤더(40)를 거쳐 본체(31)의 외부로 배출되는 초임계 유체에는, 웨이퍼(W)의 표면으로부터 초임계 상태의 초임계 유체에 용해된 IPA 액체가 포함된다.
이러한 건조 유닛(18) 내에 있어서, 웨이퍼(W) 상에 형성되어 있는 패턴의 사이의 IPA 액체는 고압 상태(예를 들면, 16 MPa)인 초임계 유체와 접촉함으로써, 서서히 초임계 유체에 용해되고, 패턴의 사이는 서서히 초임계 유체와 치환된다. 그리고, 최종적으로는 초임계 유체에 의해서만 패턴의 사이가 채워진다.
그리고, 패턴의 사이로부터 IPA 액체가 제거된 후에, 본체(31) 내부의 압력을 고압 상태에서 대기압까지 감압함으로써, CO2는 초임계 상태에서 기체 상태로 변화하고, 패턴의 사이는 기체에 의해서만 차지된다. 이와 같이 하여 패턴의 사이의 IPA 액체는 제거되고, 웨이퍼(W)의 건조 처리가 완료된다.
여기서, 초임계 유체는 액체(예를 들면 IPA 액체)와 비교하여 점도가 작고, 또한 액체를 용해하는 능력도 높은 것에 더불어, 초임계 유체와 평형 상태에 있는 액체 또는 기체와의 사이에 계면이 존재하지 않는다. 이에 따라, 초임계 유체를 이용한 건조 처리에서는, 표면 장력의 영향을 받지 않고 액체를 건조시킬 수 있다. 따라서 실시 형태에 따르면, 건조 처리 시에 패턴이 도괴되는 것을 억제할 수 있다.
또한 실시 형태에서는, 건조 방지용의 액체로서 IPA 액체를 이용하여, 처리 유체로서 초임계 상태의 CO2를 이용한 예에 대하여 나타내고 있지만, IPA 이외의 액체를 건조 방지용의 액체로서 이용해도 되며, 초임계 상태의 CO2 이외의 유체를 처리 유체로서 이용해도 된다.
<기판 처리 플로우>
이어서, 상술한 기판 처리 시스템(1)에 있어서의 웨이퍼(W)의 처리 플로우에 대하여, 도 5를 참조하여 설명한다. 도 5는 실시 형태에 따른 기판 처리 시스템(1)에 있어서 실행되는 일련의 기판 처리의 순서를 나타내는 순서도이다. 또한, 도 5에 나타내는 일련의 기판 처리는 제어부(61)의 제어에 따라 실행된다.
기판 처리 시스템(1)에서는, 먼저 반송 장치(13)가 캐리어(C)로부터 웨이퍼(W)를 취출하여 전달부(14)에 배치한다(단계(S101)). 이어서, 기판 처리 시스템(1)에서는, 반송 장치(16)가 웨이퍼(W)를 전달부(14)로부터 취출하여 액 처리 유닛(17)으로 반송하는 제 1 반송 처리가 행해진다(단계(S102)). 또한 이후의 도면에서는, 이러한 제 1 반송 처리를 'T1'이라고도 기재한다.
이어서, 기판 처리 시스템(1)에서는, 액 처리 유닛(17)에 있어서 제 1 처리(실시 형태에서는 세정 처리)가 행해진다(단계(S103)). 액 처리 유닛(17)은, 예를 들면 웨이퍼(W)의 패턴 형성면인 상면에 각종의 처리액을 공급함으로써, 웨이퍼(W)의 상면으로부터 파티클 및 자연 산화막 등을 제거한다.
이어서, 기판 처리 시스템(1)에서는, 액 처리 유닛(17)에 있어서 액막 형성 처리가 행해진다(단계(S104)). 액 처리 유닛(17)은, 예를 들면 세정 처리 후의 웨이퍼(W)의 상면에 IPA 액체를 공급함으로써, 웨이퍼(W)의 상면에 IPA 액체에 의한 액막을 형성한다. 또한 이후의 도면에서는, 액 처리 유닛(17)에서 실시되는 제 1 처리 및 액막 형성 처리를 총칭하여 'SPIN'라고도 기재한다.
이어서, 기판 처리 시스템(1)에서는, 반송 장치(16)가 액막이 형성된 웨이퍼(W)를 액 처리 유닛(17)으로부터 취출하여 건조 유닛(18)으로 반송하는 제 2 반송 처리가 행해진다(단계(S105)). 또한 이후의 도면에서는, 이러한 제 2 반송 처리를 'T2'라고도 기재한다.
그리고, 기판 처리 시스템(1)에서는, 건조 유닛(18)에 있어서 제 2 처리(실시 형태에서는 초임계 건조 처리)가 행해진다(단계(S106)). 이러한 초임계 건조 처리에 있어서, 건조 유닛(18)은 액막 형성 처리 후의 웨이퍼(W)를 초임계 유체와 접촉시킴으로써 액막 형성 처리 후의 웨이퍼(W)를 건조시킨다. 또한 이후의 도면에서는, 이러한 제 2 처리를 'SCC'라고도 기재한다.
이어서, 기판 처리 시스템(1)에서는, 반송 장치(16)가 초임계 건조 처리된 웨이퍼(W)를 건조 유닛(18)으로부터 취출하여 전달부(14)로 반송하는 제 3 반송 처리가 행해진다(단계(S107)). 또한 이후의 도면에서는, 이러한 제 3 반송 처리를 'T3'라고도 기재한다.
마지막으로, 기판 처리 시스템(1)에서는, 반송 장치(13)가 전달부(14)로부터 웨이퍼(W)를 취출하여 캐리어(C)로 반출한다(단계(S108)). 이러한 반출 처리를 끝내면, 1 매의 웨이퍼(W)에 대한 일련의 기판 처리가 종료된다.
여기서, 이 일련의 기판 처리에 있어서, 액막 형성 처리된 웨이퍼(W)가 제 2 반송 처리되는 타이밍에서 다른 웨이퍼(W)가 반송 장치(16)로 반송 처리되고 있으면, 액막이 형성된 웨이퍼(W)는, 다른 웨이퍼(W)의 반송 처리가 완료될 때까지 그대로 대기해야 한다.
그리고, 대기하고 있는 동안에 액막이 건조되는 등 하여, 웨이퍼(W) 표면의 액막 상태가 변화한 경우, 이 후의 초임계 건조 처리에 있어서 웨이퍼(W) 상에 형성되어 있는 패턴이 도괴되는 등의 문제가 발생하는 점에서, 웨이퍼(W)의 수율이 저하될 우려가 있었다.
따라서 실시 형태에서는, 웨이퍼(W)가 제 1 반송 처리되기 전에, 제 1 반송 처리의 개시 타이밍을 정해진 순서로 설정하는 개시 타이밍 설정 처리를 행한다. 이러한 처리에 의해, 액막 형성 처리된 웨이퍼(W)가 제 2 반송 처리되는 타이밍에서 다른 웨이퍼(W)가 반송 장치(16)로 반송 처리되는 것을 억제할 수 있다.
<개시 타이밍 설정 처리의 상세>
이어서, 제 1 반송 처리의 개시 타이밍 설정 처리의 상세에 대하여, 도 6 ~ 도 11을 참조하여 설명한다. 도 6 ~ 도 11은 실시 형태에 따른 제 1 반송 처리의 개시 타이밍 설정 처리를 설명하기 위한 타이밍 차트 (1) ~ (6)이다. 또한, 도 6 ~ 도 11에 나타내는 제 1 반송 처리의 개시 타이밍 설정 처리는 제어부(61)의 제어에 따라 실행된다.
또한, 이하에 나타내는 실시 형태에서는, 3 조의 액 처리 유닛(17) 및 건조 유닛(18)이 각각 페어가 되어 연속적으로 기판 처리를 행하는 경우에 대하여 나타낸다. 그리고, 1 조째의 액 처리 유닛(17)에서 행해지는 제 1 처리 및 액막 형성 처리를 'SPIN1'라고 기재하고, 1 조째의 건조 유닛(18)에서 행해지는 초임계 건조 처리를 'SCC1'라고 기재한다.
마찬가지로, 2 조째의 액 처리 유닛(17)에서 행해지는 제 1 처리 및 액막 형성 처리를 'SPIN2'라고 기재하고, 2 조째의 건조 유닛(18)에서 행해지는 초임계 건조 처리를 'SCC2'라고 기재한다. 또한, 3 조째의 액 처리 유닛(17)에서 행해지는 제 1 처리 및 액막 형성 처리를 'SPIN3'라고 기재하고, 3 조째의 건조 유닛(18)에서 행해지는 초임계 건조 처리를 'SCC3'라고 기재한다.
도 6의 (a)에 나타내는 바와 같이, 기판 처리 시스템(1)에서 1 매째의 웨이퍼(W1)가 제 1 반송 처리(T1)를 개시한 후, 2 매째의 웨이퍼(W2)에서 제 1 반송 처리가 개시되기 전에, 이러한 웨이퍼(W2)에 대한 제 1 반송 처리의 개시 타이밍 설정 처리가 행해진다.
먼저, 제어부(61)는 직전에 투입된 웨이퍼(W1)에서 제 1 반송 처리가 종료되는 타이밍(Ta)을, 웨이퍼(W2)에 있어서의 제 1 반송 처리의 개시 타이밍으로 설정한다. 이어서, 제어부(61)는 웨이퍼(W2)가 제 1 처리될 예정의 2 조째의 액 처리 유닛(17)(즉 SPIN2)에서 다른 웨이퍼(W)가 처리 중이 아닌지 여부를 판정한다.
여기서, 도 6의 (a)에 나타낸 상태에서는, 웨이퍼(W2)가 제 1 처리될 예정의 2 조째의 액 처리 유닛(17)은 다른 웨이퍼(W)를 처리 중은 아니다. 따라서, 제어부(61)는 웨이퍼(W2)가 제 1 반송 처리되는 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다.
여기서 도 6의 (a)에 나타낸 상태에서는, 웨이퍼(W2)의 제 1 반송 처리가 다른 웨이퍼(W)의 반송 처리와 중복되어 있지 않다. 따라서, 제어부(61)는 웨이퍼(W2)가 제 2 반송 처리(T2)되는 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다.
여기서 도 6의 (a)에 나타낸 상태에서는, 웨이퍼(W2)에 있어서의 제 2 반송 처리의 개시 타이밍(Tb)에서 웨이퍼(W1)가 제 2 반송 처리되고 있다. 따라서 제어부(61)는 도 6의 (b)에 나타내는 바와 같이, 웨이퍼(W2)에 있어서의 제 2 반송 처리의 개시 타이밍을, 웨이퍼(W1)에 있어서의 제 2 반송 처리의 종료 타이밍(Tc)으로 시프트시킨다.
왜냐하면, 웨이퍼(W1)에 있어서의 제 2 반송 처리의 종료 타이밍(Tc)은, 다른 웨이퍼(W)의 반송 처리와 중복되지 않는 맨 앞의 타이밍이기 때문이다. 이와 같이, 다른 웨이퍼(W)의 반송 처리와 중복되지 않는 맨 앞의 타이밍으로 시프트시킴으로써, 여분의 대기 시간이 적어지는 점에서, 기판 처리 시스템(1)에 있어서의 웨이퍼(W)의 스루풋을 향상시킬 수 있다.
그리고, 이러한 제 2 반송 처리의 시프트에 수반하여, 제어부(61)는 웨이퍼(W2)에 있어서의 제 1 반송 처리의 개시 타이밍을 Ta에서 Td로 시프트시킨다.
이어서, 제어부(61)는 웨이퍼(W2)가 제 1 반송 처리되는 새로운 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다. 여기서 도 6의 (b)에 나타낸 상태에 있어서, 웨이퍼(W2)에 있어서의 제 1 반송 처리의 타이밍에서는 다른 웨이퍼(W)가 반송 처리되고 있지 않다.
즉, 도 6의 (b)에 나타낸 상태에서는, 웨이퍼(W2)의 제 1 반송 처리 및 제 2 반송 처리가 모두 다른 웨이퍼(W)의 반송 처리와 중복되어 있지 않다. 따라서, 제어부(61)는 새롭게 설정된 개시 타이밍(Td)을 웨이퍼(W2)의 제 1 반송 처리의 개시 타이밍으로서 설정한다. 그리고, 제어부(61)는 설정된 개시 타이밍(Td)에서 웨이퍼(W2)의 제 1 반송 처리를 개시한다.
이어서 도 7의 (a)에 나타내는 바와 같이, 3 매째의 웨이퍼(W3)에서 제 1 반송 처리가 개시되기 전에, 이러한 웨이퍼(W3)에 대한 제 1 반송 처리의 개시 타이밍 설정 처리가 행해진다.
먼저, 제어부(61)는 직전에 투입된 웨이퍼(W2)에서 제 1 반송 처리가 종료되는 타이밍(Te)을, 웨이퍼(W3)에 있어서의 제 1 반송 처리의 개시 타이밍으로 설정한다. 이어서, 제어부(61)는 웨이퍼(W3)가 제 1 처리될 예정의 3 조째의 액 처리 유닛(17)(즉 SPIN3)에서 다른 웨이퍼(W)가 처리 중이 아닌지 여부를 판정한다.
여기서 도 7의 (a)에 나타낸 상태에서는, 웨이퍼(W3)가 제 1 처리될 예정의 3 조째의 액 처리 유닛(17)은 다른 웨이퍼(W)를 처리 중은 아니다. 따라서, 제어부(61)는 웨이퍼(W3)가 제 1 반송 처리되는 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다.
여기서, 도 7의 (a)에 나타낸 상태에서는, 웨이퍼(W3)의 제 1 반송 처리가 다른 웨이퍼(W)의 반송 처리와 중복되어 있지 않다. 따라서, 제어부(61)는 웨이퍼(W3)가 제 2 반송 처리되는 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다.
여기서 도 7의 (a)에 나타낸 상태에서는, 웨이퍼(W3)에 있어서의 제 2 반송 처리의 개시 타이밍(Tf)에서 웨이퍼(W2)가 제 2 반송 처리되고 있다. 따라서, 제어부(61)는 도 7의 (b)에 나타내는 바와 같이, 웨이퍼(W3)에 있어서의 제 2 반송 처리의 개시 타이밍을, 웨이퍼(W2)에 있어서의 제 2 반송 처리의 종료 타이밍(Tg)으로 시프트시킨다.
그리고, 이러한 제 2 반송 처리의 시프트에 수반하여, 제어부(61)는 웨이퍼(W3)에 있어서의 제 1 반송 처리의 개시 타이밍을 Te에서 Th로 시프트시킨다.
이어서, 제어부(61)는 웨이퍼(W3)가 제 1 반송 처리되는 새로운 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다. 여기서, 도 7의 (b)에 나타낸 상태에 있어서, 웨이퍼(W3)에 있어서의 제 1 반송 처리의 타이밍에서는 다른 웨이퍼(W)가 반송 처리되고 있지 않다.
즉, 도 7의 (b)에 나타낸 상태에서는, 웨이퍼(W3)의 제 1 반송 처리 및 제 2 반송 처리가 모두 다른 웨이퍼(W)의 반송 처리와 중복되어 있지 않다. 따라서, 제어부(61)는 새롭게 설정된 개시 타이밍(Th)을 웨이퍼(W3)의 제 1 반송 처리의 개시 타이밍으로서 설정한다. 그리고, 제어부(61)는 설정된 개시 타이밍(Th)에서 웨이퍼(W3)의 제 1 반송 처리를 개시한다.
이어서 도 8의 (a)에 나타내는 바와 같이, 4 매째의 웨이퍼(W4)에서 제 1 반송 처리가 개시되기 전에, 이러한 웨이퍼(W4)에 대한 제 1 반송 처리의 개시 타이밍 설정 처리가 행해진다.
먼저, 제어부(61)는 직전에 투입된 웨이퍼(W3)에서 제 1 반송 처리가 종료되는 타이밍(Ti)을, 웨이퍼(W4)에 있어서의 제 1 반송 처리의 개시 타이밍으로 설정한다. 이어서, 제어부(61)는 웨이퍼(W4)가 제 1 처리될 예정의 1 조째의 액 처리 유닛(17)(즉 SPIN1)에서 다른 웨이퍼(W)가 처리 중이 아닌지 여부를 판정한다.
여기서 도 8의 (a)에 나타낸 상태에서는, 웨이퍼(W4)가 제 1 처리될 예정의 1 조째의 액 처리 유닛(17)은 다른 웨이퍼(W1)를 처리 중이다. 따라서, 제어부(61)는 도 8의 (b)에 나타내는 바와 같이, 웨이퍼(W4)에 있어서의 제 1 반송 처리의 개시 타이밍을, 웨이퍼(W3)에 있어서의 제 2 반송 처리의 종료 타이밍(Tj)으로 시프트시킨다.
왜냐하면, 웨이퍼(W3)에 있어서의 제 2 반송 처리의 종료 타이밍(Tj)은, 1 조째의 액 처리 유닛(17)에서의 처리 및 다른 웨이퍼(W)의 반송 처리와 중복되지 않는 맨 앞의 타이밍이기 때문이다.
이와 같이, 사용하는 액 처리 유닛(17)에서의 처리 및 다른 웨이퍼(W)의 반송 처리와 중복되지 않는 맨 앞의 타이밍으로 시프트시킴으로써, 여분의 대기 시간이 적어지는 점에서, 기판 처리 시스템(1)에 있어서의 웨이퍼(W)의 스루풋을 향상시킬 수 있다.
이어서, 제어부(61)는 웨이퍼(W4)가 제 2 반송 처리되는 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다.
여기서 도 8의 (b)에 나타낸 상태에서는, 웨이퍼(W4)에 있어서의 제 2 반송 처리의 타이밍 중, 타이밍(Tk)에서 웨이퍼(W3)가 제 3 반송 처리된다. 따라서, 제어부(61)는 도 8의 (c)에 나타내는 바와 같이, 웨이퍼(W4)에 있어서의 제 2 반송 처리의 개시 타이밍을, 웨이퍼(W3)에 있어서의 제 3 반송 처리의 종료 타이밍(Tl)으로 시프트시킨다.
그리고, 이러한 제 2 반송 처리의 시프트에 수반하여, 제어부(61)는 웨이퍼(W4)에 있어서의 제 1 반송 처리의 개시 타이밍을 Tj에서 Tm으로 시프트시킨다.
이어서, 제어부(61)는 웨이퍼(W4)가 제 1 반송 처리되는 새로운 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다. 여기서, 도 8의 (c)에 나타낸 상태에 있어서, 웨이퍼(W4)에 있어서의 제 1 반송 처리의 타이밍에서는 다른 웨이퍼(W)가 반송 처리되고 있지 않다.
즉, 도 8의 (c)에 나타낸 상태에서는, 웨이퍼(W4)의 제 1 반송 처리 및 제 2 반송 처리가 모두 다른 웨이퍼(W)의 반송 처리와 중복되어 있지 않다. 따라서, 제어부(61)는 새롭게 설정된 개시 타이밍(Tm)을 웨이퍼(W4)의 제 1 반송 처리의 개시 타이밍으로서 설정한다. 그리고, 제어부(61)는 설정된 개시 타이밍(Tm)에서 웨이퍼(W4)의 제 1 반송 처리를 개시한다.
이어서 도 9의 (a)에 나타내는 바와 같이, 5 매째의 웨이퍼(W5)에서 제 1 반송 처리가 개시되기 전에, 이러한 웨이퍼(W5)에 대한 제 1 반송 처리의 개시 타이밍 설정 처리가 행해진다.
먼저, 제어부(61)는, 직전에 투입된 웨이퍼(W4)에서 제 1 반송 처리가 종료되는 타이밍(Tn)을, 웨이퍼(W5)에 있어서의 제 1 반송 처리의 개시 타이밍으로 설정한다. 이어서, 제어부(61)는, 웨이퍼(W5)가 제 1 처리될 예정의 2 조째의 액 처리 유닛(17)에서 다른 웨이퍼(W)가 처리 중이 아닌지 여부를 판정한다.
여기서 도 9의 (a)에 나타낸 상태에서는, 웨이퍼(W5)가 제 1 처리될 예정의 2 조째의 액 처리 유닛(17)은 다른 웨이퍼(W)를 처리 중은 아니다. 따라서, 제어부(61)는 웨이퍼(W5)가 제 1 반송 처리되는 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다.
여기서 도 9의 (a)에 나타낸 상태에서는, 웨이퍼(W5)의 제 1 반송 처리가 다른 웨이퍼(W)의 반송 처리와 중복되어 있지 않다. 따라서, 제어부(61)는 웨이퍼(W5)가 제 2 반송 처리되는 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다.
여기서 도 9의 (a)에 나타낸 상태에서는, 웨이퍼(W5)에 있어서의 제 2 반송 처리의 개시 타이밍(To)에서 웨이퍼(W4)가 제 2 반송 처리되고 있다. 따라서, 제어부(61)는 도 9의 (b)에 나타내는 바와 같이, 웨이퍼(W5)에 있어서의 제 2 반송 처리의 개시 타이밍을, 웨이퍼(W4)에 있어서의 제 2 반송 처리의 종료 타이밍(Tp)으로 시프트시킨다.
그리고, 이러한 제 2 반송 처리의 시프트에 수반하여, 제어부(61)는 웨이퍼(W5)에 있어서의 제 1 반송 처리의 개시 타이밍을 Tn에서 Tq로 시프트시킨다.
이어서, 제어부(61)는, 웨이퍼(W5)가 제 1 반송 처리되는 새로운 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다. 여기서 도 9의 (b)에 나타낸 상태에 있어서, 웨이퍼(W5)에 있어서의 제 1 반송 처리의 타이밍에서는 다른 웨이퍼(W)가 반송 처리되고 있지 않다.
즉, 도 9의 (b)에 나타낸 상태에서는, 웨이퍼(W5)의 제 1 반송 처리 및 제 2 반송 처리가 모두 다른 웨이퍼(W)의 반송 처리와 중복되어 있지 않다. 따라서, 제어부(61)는 새롭게 설정된 개시 타이밍(Tq)을 웨이퍼(W5)의 제 1 반송 처리의 개시 타이밍으로서 설정한다. 그리고, 제어부(61)는 설정된 개시 타이밍(Tq)에서 웨이퍼(W5)의 제 1 반송 처리를 개시한다.
이어서 도 10의 (a)에 나타내는 바와 같이, 6 매째의 웨이퍼(W6)에서 제 1 반송 처리가 개시되기 전에, 이러한 웨이퍼(W6)에 대한 제 1 반송 처리의 개시 타이밍 설정 처리가 행해진다.
먼저, 제어부(61)는 직전에 투입된 웨이퍼(W5)에서 제 1 반송 처리가 종료되는 타이밍(Tr)을, 웨이퍼(W6)에 있어서의 제 1 반송 처리의 개시 타이밍으로 설정한다. 이어서, 제어부(61)는 웨이퍼(W6)가 제 1 처리될 예정의 3 조째의 액 처리 유닛(17)에서 다른 웨이퍼(W)가 처리 중이 아닌지 여부를 판정한다.
여기서 도 10의 (a)에 나타낸 상태에서는, 웨이퍼(W6)가 제 1 처리될 예정의 3 조째의 액 처리 유닛(17)은 다른 웨이퍼(W)를 처리 중은 아니다. 따라서, 제어부(61)는 웨이퍼(W6)가 제 1 반송 처리되는 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다.
여기서 도 10의 (a)에 나타낸 상태에서는, 웨이퍼(W6)에 있어서의 제 1 반송 처리의 타이밍 중, 타이밍(Ts)에서 웨이퍼(W1)가 제 3 반송 처리된다. 따라서, 제어부(61)는 도 10의 (b)에 나타내는 바와 같이, 웨이퍼(W6)에 있어서의 제 1 반송 처리의 개시 타이밍을, 웨이퍼(W5)에 있어서의 제 2 반송 처리의 종료 타이밍(Tt)으로 시프트시킨다.
왜냐하면, 웨이퍼(W5)에 있어서의 제 2 반송 처리의 종료 타이밍(Tt)은, 다른 웨이퍼(W)의 반송 처리와 중복되지 않는 맨 앞의 타이밍이기 때문이다.
이어서, 제어부(61)는 웨이퍼(W6)가 제 2 반송 처리되는 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다.
여기서, 도 10의 (b)에 나타낸 상태에서는, 웨이퍼(W6)에 있어서의 제 2 반송 처리의 타이밍 중, 타이밍(Tu)에서 웨이퍼(W5)가 제 3 반송 처리된다. 따라서, 제어부(61)는 도 11에 나타내는 바와 같이, 웨이퍼(W6)에 있어서의 제 2 반송 처리의 개시 타이밍을, 웨이퍼(W5)에 있어서의 제 3 반송 처리의 종료 타이밍(Tv)으로 시프트시킨다.
그리고, 이러한 제 2 반송 처리의 시프트에 수반하여, 제어부(61)는 웨이퍼(W6)에 있어서의 제 1 반송 처리의 개시 타이밍을 Tt에서 Tw로 시프트시킨다.
이어서, 제어부(61)는 웨이퍼(W6)가 제 1 반송 처리되는 새로운 타이밍과 다른 웨이퍼(W)가 반송 처리되는 타이밍이 중복되지 않는지 여부를 판정한다. 여기서 도 11에 나타낸 상태에 있어서, 웨이퍼(W6)에 있어서의 제 1 반송 처리의 타이밍에서는 다른 웨이퍼(W)가 반송 처리되고 있지 않다.
즉, 도 11에 나타낸 상태에서는, 웨이퍼(W6)의 제 1 반송 처리 및 제 2 반송 처리가 모두 다른 웨이퍼(W)의 반송 처리와 중복되어 있지 않다. 따라서, 제어부(61)는, 새롭게 설정된 개시 타이밍(Tw)을 웨이퍼(W6)의 제 1 반송 처리의 개시 타이밍으로서 설정한다. 그리고, 제어부(61)는 설정된 개시 타이밍(Tw)에서 웨이퍼(W6)의 제 1 반송 처리를 개시한다.
여기까지 설명한 처리를 행함으로써, 복수 페어의 액 처리 유닛(17) 및 건조 유닛(18)과 전달부(14)와의 사이를 공통의 반송 장치(16)로 복수의 웨이퍼(W)의 반송을 행하는 경우에, 각 웨이퍼(W)의 반송 처리와 중복되는 것을 억제할 수 있다.
즉, 액막 형성 처리된 웨이퍼(W)가 제 2 반송 처리되는 타이밍에서 다른 웨이퍼(W)가 반송 장치(16)로 반송 처리되는 것을 억제할 수 있다. 따라서 실시 형태에 따르면, 표면에 액막이 형성된 웨이퍼(W)를 반송할 시, 반송 시간이 불균일한 것을 억제할 수 있다.
<개시 타이밍 설정 처리의 순서>
이어서, 실시 형태에 따른 제 1 반송 처리의 개시 타이밍 설정 처리의 순서에 대하여, 도 12를 참조하여 설명한다. 도 12는 실시 형태에 따른 제 1 반송 처리의 개시 타이밍 설정 처리의 순서를 나타내는 순서도이다.
먼저, 제어부(61)는 직전의 웨이퍼(W)의 제 1 반송 처리가 종료되는 타이밍으로, 대상이 되는 웨이퍼(W)의 제 1 반송 처리의 개시 타이밍을 설정한다(단계(S201)). 이어서, 대상이 되는 웨이퍼(W)가 사용 예정인 액 처리 유닛(17)에서 다른 웨이퍼(W)가 사용 중이 아닌지 여부를 판정한다(단계(S202)).
그리고, 사용 예정의 액 처리 유닛(17)에서 다른 웨이퍼(W)가 사용 중이 아닌 경우(단계(S202), Yes), 제어부(61)는 대상이 되는 웨이퍼(W)의 제 1 반송 처리가 다른 웨이퍼(W)의 반송 처리와 중복되어 있지 않는지 여부를 판정한다(단계(S203)).
그리고, 대상이 되는 웨이퍼(W)의 제 1 반송 처리가 다른 웨이퍼(W)의 반송 처리와 중복되어 있지 않은 경우(단계(S203), Yes), 제어부(61)는 대상이 되는 웨이퍼(W)의 제 2 반송 처리가 다른 웨이퍼(W)의 반송 처리와 중복되어 있지 않은지 여부를 판정한다(단계(S204)).
그리고, 대상이 되는 웨이퍼(W)의 제 2 반송 처리가 다른 웨이퍼(W)의 반송 처리와 중복되어 있지 않은 경우(단계(S204), Yes), 제어부(61)는 설정된 제 1 반송 처리의 개시 타이밍에서 대상이 되는 웨이퍼(W)의 제 1 반송 처리를 개시한다(단계(S205)). 그리고, 대상이 되는 웨이퍼(W)의 개시 타이밍 설정 처리를 완료한다.
한편, 단계(S202)에서, 다른 웨이퍼(W)가 사용 중인 경우(단계(S202), No), 제어부(61)는 사용 예정의 액 처리 유닛(17)이 비는 맨 앞의 타이밍에 대상이 되는 웨이퍼(W)의 제 1 반송 처리의 개시 타이밍을 설정한다(단계(S206)). 그리고, 단계(S203)의 처리로 이행한다.
또한 단계(S203)에서, 제 1 반송 처리가 다른 웨이퍼(W)의 반송 처리와 중복 되는 경우(단계(S203), No), 제어부(61)는 제 1 반송 처리가 다른 웨이퍼(W)의 반송 처리와 중복되지 않는 맨 앞의 타이밍으로 제 1 반송 처리의 개시 타이밍을 설정한다(단계(S207)). 그리고, 단계(S204)의 처리로 이행한다.
또한 단계(S204)에서, 제 2 반송 처리가 다른 웨이퍼(W)의 반송 처리와 중복되는 경우(단계(S204), No), 제어부(61)는 제 2 반송 처리가 다른 웨이퍼(W)의 반송 처리와 중복되지 않는 맨 앞의 타이밍으로 제 1 반송 처리의 개시 타이밍을 설정한다(단계(S208)). 그리고, 단계(S202)의 처리로 되돌아온다.
실시 형태에 따른 기판 처리 장치(기판 처리 시스템(1))는, 복수의 제 1 처리부(액 처리 유닛(17))와, 복수의 제 2 처리부(건조 유닛(18))와, 반송부(반송 장치(16))와, 제어부(61)를 구비한다. 복수의 제 1 처리부는 기판(웨이퍼(W))에 제 1 처리(세정 처리)를 실시한다. 복수의 제 2 처리부는 제 1 처리가 실시된 기판에 제 2 처리(초임계 건조 처리)를 실시한다. 반송부는 복수의 제 1 처리부 및 복수의 제 2 처리부에 공통으로 기판을 반송한다. 제어부(61)는 복수의 제 1 처리부, 복수의 제 2 처리부 및 반송부를 제어한다. 제어부(61)는 제 2 반송 처리의 타이밍과 다른 기판이 반송부로 반송되는 타이밍이 중복되지 않도록, 제 1 반송 처리의 개시 타이밍을 제어한다. 또한, 제 1 반송 처리란 기판이 제 1 처리부로 반송되는 처리이며, 제 2 반송 처리란 제 1 처리된 후에 액막이 형성된 기판이 제 1 처리부로부터 제 2 처리부로 반송되는 처리이다. 이에 의해, 표면에 액막이 형성된 웨이퍼(W)를 반송할 시, 반송 시간이 불균일한 것을 억제할 수 있다.
또한 실시 형태에 따른 기판 처리 장치에 있어서, 제어부(61)는 기판(웨이퍼(W))의 제 1 반송 처리 및 제 2 반송 처리 모두가 다른 기판이 반송부로 반송되는 타이밍과 중복되지 않는 맨 앞의 타이밍으로, 기판의 제 1 반송 처리의 개시 타이밍을 설정한다. 이에 의해, 기판 처리 시스템(1)에 있어서의 웨이퍼(W)의 스루풋을 향상시킬 수 있다.
또한 실시 형태에 따른 기판 처리 장치에 있어서, 제 1 처리는 세정 처리이며, 제 2 처리는 액막이 형성된 기판(웨이퍼(W))을 초임계 유체와 접촉시켜 기판을 건조시키는 처리(초임계 건조 처리)이다. 이에 의해, 건조 처리 시에 웨이퍼(W)의 패턴이 도괴되는 것을 억제할 수 있다.
실시 형태에 따른 기판 처리 방법은 제 1 반송 처리와, 제 2 반송 처리와, 제 3 반송 처리를 포함한다. 제 1 반송 처리는 제 1 처리(세정 처리)를 실시하는 복수의 제 1 처리부(액 처리 유닛(17)) 중 어느 하나로 기판(웨이퍼(W))을 반입한다. 제 2 반송 처리는 제 2 처리(초임계 건조 처리)를 실시하는 복수의 제 2 처리부(건조 유닛(18)) 중 어느 하나로 제 1 처리부로부터 기판을 반송한다. 제 3 반송 처리는 제 2 처리부로부터 기판을 반출한다. 그리고, 제 1 처리된 후에 액막이 형성된 기판이 제 2 반송 처리되는 타이밍과, 다른 기판이 반송되는 타이밍이 중복되지 않도록, 기판의 제 1 반송 처리의 개시 타이밍을 제어한다. 이에 의해, 표면에 액막이 형성된 웨이퍼(W)를 반송할 시, 반송 시간이 불균일한 것을 억제할 수 있다.
<변형예>
이어서는, 실시 형태의 각종 변형예에 대하여, 도 13 ~ 도 16을 참조하여 설명한다. 도 13은 실시 형태의 변형예 1에 따른 제 1 반송 처리의 개시 타이밍 설정 처리의 순서를 설명하기 위한 타이밍 차트이다. 또한 이하에 나타내는 각종 변형예에서는, 2 조의 액 처리 유닛(17) 및 건조 유닛(18)이 각각 페어가 되어 연속적으로 기판 처리를 행하는 경우에 대하여 나타낸다.
도 13에 나타내는 바와 같이, 복수의 웨이퍼(W)가 모두 동일한 처리 레시피에 기초하여 처리되는 경우, 제어부(61)는 처리 중의 웨이퍼(W)의 반송 처리가 모두 중복되지 않는 일정한 간격(I1)을 산출하고, 이러한 일정한 간격(I1)마다 웨이퍼(W)의 제 1 반송 처리를 개시하면 된다.
예를 들면, 제어부(61)는 웨이퍼(W)의 처리 레시피에 있어서의 제 1 반송 처리, 제 2 반송 처리 및 제 3 반송 처리의 처리 시간과, 세정 처리, 액막 형성 처리 및 초임계 건조 처리의 처리 시간에 기초하여, 상술한 일정한 간격(I1)을 산출할 수 있다.
이에 의해, 웨이퍼(W)를 어느 정도 연속하여 처리했다 하더라도, 복수 페어의 액 처리 유닛(17) 및 건조 유닛(18)과 전달부(14)와의 사이를 공통의 반송 장치(16)로 복수의 웨이퍼(W)의 반송을 행하는 경우에, 각 웨이퍼(W)의 반송 처리가 중복되는 것을 억제할 수 있다.
즉, 액막 형성 처리된 웨이퍼(W)가 제 2 반송 처리되는 타이밍에서 다른 웨이퍼(W)가 반송 장치(16)에서 반송 처리되는 것을 억제할 수 있다. 따라서, 변형예 1에 따르면, 표면에 액막이 형성된 웨이퍼(W)를 반송할 시, 반송 시간이 불균일한 것을 억제할 수 있다.
도 14는 실시 형태의 변형예 2에 따른 전 대기 처리 및 후 대기 처리의 추가 처리를 설명하기 위한 도이다. 도 14의 (a)에 나타내는 바와 같이, 처리 시간이 각각 상이한 처리 레시피(A)와 처리 레시피(B)를 혼재시키면서 복수의 웨이퍼(W)를 연속하여 처리하는 경우, 이대로는 변형예 1과 같이 일정한 간격(I1)을 산출할 수 없다.
따라서 변형예 2에서는, 도 14의 (b)에 나타내는 바와 같이, 처리 레시피(A) 및 처리 레시피(B)에 각각 전 대기 처리 및 후 대기 처리의 추가 처리를 행한다. 먼저, 사용 예정의 모든 처리 레시피(여기서는 처리 레시피(A) 및 처리 레시피(B)) 중 가장 처리 시간이 긴 기판 처리(여기서는 처리 레시피(A)의 초임계 건조 처리)를 구한다.
이어서, 구해진 최장의 기판 처리의 처리 시간에 맞추도록, 모든 처리 레시피의 세정 처리 및 액막 형성 처리(SPIN) 전에 전 대기 처리를 추가하고, 모든 처리 레시피의 초임계 건조 처리(SCC) 후에 후 대기 처리를 추가한다. 이에 의해, 도 14의 (b)에 나타내는 바와 같이, 상이한 처리 시간의 처리 레시피(A) 및 처리 레시피(B)를 실질적으로 동일한 처리 시간의 처리 레시피(A2) 및 처리 레시피(B2)로 변경할 수 있다.
따라서 변형예 2에서는, 도 15에 나타내는 바와 같이, 변형예 1과 마찬가지로 처리 중인 웨이퍼(W)의 반송 처리가 모두 중복되지 않는 일정한 간격(I2)을 산출하고, 이러한 일정한 간격(I2)마다 웨이퍼(W)의 제 1 반송 처리를 개시할 수 있다.
이에 의해, 액막 형성 처리된 웨이퍼(W)가 제 2 반송 처리되는 타이밍에서 다른 웨이퍼(W)가 반송 장치(16)로 반송 처리되는 것을 억제할 수 있다. 따라서 변형예 2에 따르면, 표면에 액막이 형성된 웨이퍼(W)를 반송할 시, 반송 시간이 불균일한 것을 억제할 수 있다.
또한, 세정 처리 및 액막 형성 처리 전에 전 대기 처리를 추가했다 하더라도, 세정 처리되기 전의 웨이퍼(W)가 액 처리 유닛(17) 내에서 대기하고 있는 것뿐인 점에서, 이러한 전 대기 처리가 웨이퍼(W)에 주는 영향은 작다.
또한, 초임계 건조 처리 후에 후 대기 처리를 추가했다 하더라도, 초임계 건조 처리가 완료된 웨이퍼(W)가 건조 유닛(18) 내에서 대기하고 있는 것뿐인 점에서, 이러한 후 대기 처리가 웨이퍼(W)에 주는 영향은 작다.
또한 변형예 2에서는, 도 15에 나타내는 바와 같이, 대상이 되는 웨이퍼(W)(예를 들면 웨이퍼(W1))의 제 3 반송 처리의 직후에, 2 매 후의 웨이퍼(W)(여기서는 웨이퍼(W3))의 제 2 반송 처리를 행하면 된다. 또한 변형예 2에서는, 이러한 2 매 후의 웨이퍼(W)(여기서는 웨이퍼(W3))의 제 2 반송 처리의 직후에, 또한 2 매 후의 웨이퍼(W)(여기서는 웨이퍼(W5))의 제 1 반송 처리를 행하면 된다.
이와 같이, 상이한 웨이퍼(W)의 반송 처리를 연속하여 행함으로써, 반송 장치(16)의 여분의 대기 시간이 적어지는 점에서, 기판 처리 시스템(1)에 있어서의 웨이퍼(W)의 스루풋을 향상시킬 수 있다.
도 16은 실시 형태의 변형예 1 및 변형예 2에 따른 제 1 반송 처리의 개시 타이밍 설정 처리의 순서를 나타내는 순서도이다. 먼저, 제어부(61)는 실시 예정의 처리 레시피 중에 상이한 처리 레시피가 혼재되어 있지 않은지 여부를 판정한다(단계(S301)).
그리고, 상이한 처리 레시피가 혼재되어 있지 않은 경우(단계(S301), Yes), 제어부(61)는 대상이 되는 웨이퍼(W)에 있어서의 모든 반송 처리와 다른 웨이퍼(W)의 반송 처리가 중복되지 않는 일정한 간격을 산출한다(단계(S302)).
이어서, 제어부(61)는 산출된 일정한 간격마다 제 1 반송 처리가 개시되도록, 웨이퍼(W)의 제 1 반송 처리의 개시 타이밍을 설정한다(단계(S303)). 마지막으로, 제어부(61)는 설정된 개시 타이밍에 웨이퍼(W)의 반송을 개시하고(단계(S304)), 처리를 종료한다.
한편 단계(S301)에서, 상이한 처리 레시피가 혼재하는 경우(단계(S301), No), 제어부(61)는 상이한 처리 레시피 중에서 최장의 기판 처리의 처리 시간에 맞추도록, 모든 처리 레시피에 전 대기 처리 및 후 대기 처리를 추가한다(단계(S305)). 그리고, 단계(S302)의 처리로 이행한다.
변형예에 따른 기판 처리 장치에 있어서, 제어부(61)는 모든 반송 처리의 처리 시간과, 모든 기판 처리의 처리 시간에 기초하여, 기판(웨이퍼(W))의 모든 반송 처리의 타이밍과, 다른 기판이 반송부로 반송되는 타이밍이 중복되지 않는 일정한 간격을 산출한다. 또한 이러한 모든 반송 처리란, 제 1 반송 처리, 제 2 반송 처리 및 제 3 반송 처리이며, 이러한 모든 기판 처리는 제 1 처리(세정 처리) 및 제 2 처리(건조 처리)이다. 그리고, 제어부(61)는 산출된 일정한 간격마다 제 1 반송 처리가 개시되도록 기판의 상기 제 1 반송 처리의 개시 타이밍을 설정한다. 이에 의해, 웨이퍼(W)를 어느 정도 연속하여 처리했다 하더라도, 복수 페어의 액 처리 유닛(17) 및 건조 유닛(18)과 전달부(14)와의 사이를 공통의 반송 장치(16)로 복수의 웨이퍼(W)의 반송을 행하는 경우에, 각 웨이퍼(W)의 반송 처리가 중복되는 것을 억제할 수 있다.
또한, 변형예에 따른 기판 처리 장치에 있어서, 제어부(61)는 기판(웨이퍼(W))에 따라 상이한 처리 레시피가 미리 설정되어 있는 경우에, 복수의 제 1 처리 및 제 2 처리 중 가장 긴 처리 시간에 맞추도록, 제 1 처리 전에 전 대기 처리를 추가한다. 또한, 제어부(61)는 제 2 처리 후에 후 대기 처리를 추가한다. 이에 의해, 상이한 처리 레시피가 혼재되어 있는 경우에도, 처리 중의 웨이퍼(W)의 반송 처리가 모두 중복 되지 않는 일정한 간격(I2)을 산출하고, 이러한 일정한 간격(I2)마다 웨이퍼(W)의 제 1 반송 처리를 개시할 수 있다.
이상, 본 개시된 실시 형태에 대하여 설명했지만, 본 개시는 상기의 실시 형태에 한정되는 것이 아니며, 그 취지를 일탈하지 않는 한에 있어서 각종 변경이 가능하다. 예를 들면, 상기의 실시 형태에서는, 반송 장치(16)가 1 개 설치되는 기판 처리 시스템(1)에 대하여 나타냈지만, 반송 장치(16)의 수는 1 개에 한정되지 않고, 복수 페어의 액 처리 유닛(17) 및 건조 유닛(18)마다 공통으로 설치되면, 반송 장치(16)는 복수여도 된다.
금회 개시된 실시 형태는 모든 점에서 예시로 제한적인 것은 아니라고 생각되어야 한다. 실제로, 상기한 실시 형태는 다양한 형태로 구현될 수 있다. 또한, 상기의 실시 형태는 첨부의 특허 청구의 범위 및 그 취지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.

Claims (7)

  1. 기판에 제 1 처리를 실시하는 복수의 제 1 처리부와,
    상기 제 1 처리가 실시된 상기 기판에 제 2 처리를 실시하는 복수의 제 2 처리부와,
    상기 복수의 제 1 처리부 및 상기 복수의 제 2 처리부에 공통으로 상기 기판을 반송하는 반송부와,
    상기 복수의 제 1 처리부, 상기 복수의 제 2 처리부 및 상기 반송부를 제어하는 제어부
    를 구비하고,
    상기 제어부는,
    상기 제 1 처리된 후에 액막이 형성된 상기 기판이 상기 제 1 처리부로부터 상기 제 2 처리부로 반송되는 제 2 반송 처리의 타이밍과 다른 상기 기판이 상기 반송부로 반송되는 타이밍이 중복되지 않도록, 상기 기판이 상기 제 1 처리부로 반송되는 제 1 반송 처리의 개시 타이밍을 제어하는
    기판 처리 장치.
  2. 제 1 항에 있어서,
    상기 제어부는, 상기 기판의 상기 제 1 반송 처리 및 상기 제 2 반송 처리 모두가 다른 상기 기판이 상기 반송부로 반송되는 타이밍과 중복되지 않는 맨 앞의 타이밍으로, 상기 기판의 상기 제 1 반송 처리의 개시 타이밍을 설정하는, 기판 처리 장치.
  3. 제 1 항에 있어서,
    상기 제어부는, 상기 제 1 반송 처리의 처리 시간과, 상기 제 1 처리의 처리 시간과, 상기 제 2 반송 처리의 처리 시간과, 상기 제 2 처리의 처리 시간과, 상기 제 2 처리부로부터 상기 기판을 반출하는 제 3 반송 처리의 처리 시간에 기초하여, 상기 기판의 상기 제 1 반송 처리, 상기 제 2 반송 처리 및 상기 제 3 반송 처리의 타이밍과 다른 상기 기판이 상기 반송부로 반송되는 타이밍이 중복되지 않는 일정한 간격을 산출하고,
    산출된 일정한 간격마다 상기 제 1 반송 처리가 개시되도록 상기 기판의 상기 제 1 반송 처리의 개시 타이밍을 설정하는, 기판 처리 장치.
  4. 제 3 항에 있어서,
    상기 제어부는, 상기 기판에 따라 다른 처리 레시피가 미리 설정되어 있는 경우에, 복수의 상기 제 1 처리 및 상기 제 2 처리 중 가장 긴 처리 시간에 맞추도록, 모든 상기 처리 레시피의 상기 제 1 처리 전에 전 대기 처리를 추가하고, 상기 제 2 처리 후에 후 대기 처리를 추가하는, 기판 처리 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 처리는 세정 처리이며, 상기 제 2 처리는 상기 액막이 형성된 상기 기판을 초임계 유체와 접촉시켜 상기 기판을 건조시키는 처리인, 기판 처리 장치.
  6. 제 1 처리를 실시하는 복수의 제 1 처리부 중 어느 하나로 기판을 반입하는 제 1 반송 처리와,
    제 2 처리를 실시하는 복수의 제 2 처리부 중 어느 하나로 상기 제 1 처리부로부터 상기 기판을 반송하는 제 2 반송 처리와,
    상기 제 2 처리부로부터 상기 기판을 반출하는 제 3 반송 처리
    를 포함하고,
    상기 제 1 처리된 후에 액막이 형성된 상기 기판이 상기 제 2 반송 처리되는 타이밍과 다른 상기 기판이 반송되는 타이밍이 중복되지 않도록, 상기 기판의 상기 제 1 반송 처리의 개시 타이밍을 제어하는 기판 처리 방법.
  7. 제 6 항에 기재된 기판 처리 방법을 컴퓨터에 실행시키는, 프로그램을 기억한 기억 매체.
KR1020190073592A 2018-06-25 2019-06-20 기판 처리 장치 및 기판 처리 방법 KR20200000814A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018119628A JP7142494B2 (ja) 2018-06-25 2018-06-25 基板処理装置および基板処理方法
JPJP-P-2018-119628 2018-06-25

Publications (1)

Publication Number Publication Date
KR20200000814A true KR20200000814A (ko) 2020-01-03

Family

ID=68968808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190073592A KR20200000814A (ko) 2018-06-25 2019-06-20 기판 처리 장치 및 기판 처리 방법

Country Status (5)

Country Link
US (1) US11189481B2 (ko)
JP (1) JP7142494B2 (ko)
KR (1) KR20200000814A (ko)
CN (1) CN110634770A (ko)
TW (1) TWI800660B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102578764B1 (ko) * 2021-03-25 2023-09-15 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
KR102643365B1 (ko) * 2021-09-03 2024-03-07 세메스 주식회사 기판 처리 장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012538A (ja) 2011-06-28 2013-01-17 Tokyo Electron Ltd 基板処理装置、基板処理方法および記憶媒体

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722144B2 (ja) * 1985-07-04 1995-03-08 株式会社東芝 半導体製造装置
JP3654597B2 (ja) * 1993-07-15 2005-06-02 株式会社ルネサステクノロジ 製造システムおよび製造方法
US5801945A (en) * 1996-06-28 1998-09-01 Lam Research Corporation Scheduling method for robotic manufacturing processes
JP3668681B2 (ja) * 1999-11-11 2005-07-06 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US7189647B2 (en) * 2001-04-05 2007-03-13 Novellus Systems, Inc. Sequential station tool for wet processing of semiconductor wafers
KR100823216B1 (ko) * 2004-05-17 2008-04-21 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 디바이스 제조 방법
US8078311B2 (en) * 2004-12-06 2011-12-13 Tokyo Electron Limited Substrate processing apparatus and substrate transfer method adopted in substrate processing apparatus
US8015984B2 (en) * 2005-06-22 2011-09-13 Tokyo Electron Limited Substrate processing apparatus including a drying mechanism using a fluid mixture of purified water and a volatile organic solvent
JP5427455B2 (ja) * 2009-03-31 2014-02-26 大日本スクリーン製造株式会社 基板処理装置のスケジュール作成方法及びそのプログラム
JP5168300B2 (ja) * 2010-02-24 2013-03-21 東京エレクトロン株式会社 基板処理装置及び基板処理方法
CN103380483B (zh) * 2011-04-25 2016-11-02 株式会社尼康 基板处理装置
JP2013069874A (ja) * 2011-09-22 2013-04-18 Tokyo Electron Ltd 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体
JP5632860B2 (ja) * 2012-01-05 2014-11-26 東京エレクトロン株式会社 基板洗浄方法、基板洗浄装置及び基板洗浄用記憶媒体
JP2013254904A (ja) * 2012-06-08 2013-12-19 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2014082470A (ja) * 2012-09-27 2014-05-08 Ebara Corp 基板処理装置
JP6224359B2 (ja) * 2013-06-20 2017-11-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム
JP2015076433A (ja) * 2013-10-07 2015-04-20 東京エレクトロン株式会社 基板搬送方法
JP2015170833A (ja) * 2014-03-11 2015-09-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のスケジュール作成方法
KR101998578B1 (ko) * 2015-08-04 2019-07-10 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP2017157746A (ja) * 2016-03-03 2017-09-07 東京エレクトロン株式会社 基板処理装置、基板処理方法および記憶媒体
WO2017150038A1 (ja) * 2016-03-03 2017-09-08 東京エレクトロン株式会社 基板処理装置、基板処理方法および記憶媒体
JP6600588B2 (ja) * 2016-03-17 2019-10-30 東京エレクトロン株式会社 基板搬送機構の洗浄方法及び基板処理システム
JP6320457B2 (ja) * 2016-05-31 2018-05-09 キヤノン株式会社 基板処理装置、基板処理方法、プログラム、及び物品製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012538A (ja) 2011-06-28 2013-01-17 Tokyo Electron Ltd 基板処理装置、基板処理方法および記憶媒体

Also Published As

Publication number Publication date
JP7142494B2 (ja) 2022-09-27
US20190393028A1 (en) 2019-12-26
JP2020004757A (ja) 2020-01-09
TW202014252A (zh) 2020-04-16
US11189481B2 (en) 2021-11-30
CN110634770A (zh) 2019-12-31
TWI800660B (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
JP5445006B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
KR102468102B1 (ko) 기판 처리 장치
JP7113949B2 (ja) 基板処理装置
JP6862163B2 (ja) 基板処理装置
US8509937B2 (en) Processing apparatus and operating method therefor
KR20190055003A (ko) 기판 처리 장치의 세정 장치 및 세정 방법
KR20200000814A (ko) 기판 처리 장치 및 기판 처리 방법
CN114334710A (zh) 基片处理系统
KR20220044108A (ko) 기판 처리 시스템 및 기판 반송 방법
JP6840036B2 (ja) 基板処理装置
JP2023001153A (ja) 基板処理システム
TWI776077B (zh) 基板處理方法及基板處理裝置
KR101269759B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP2018147970A (ja) 基板処理装置
KR20210045929A (ko) 기판 처리 장치 및 장치 세정 방법
WO2021112022A1 (ja) 基板処理装置および基板処理方法
JP2020017618A (ja) 基板処理装置および基板処理方法
KR20230168139A (ko) 기판 처리 장치 및 기판 처리 방법
WO2023234126A1 (ja) 基板処理方法および基板処理装置
WO2024095780A1 (ja) 基板処理システムおよび基板処理方法
KR20230125752A (ko) 기판 처리 시스템, 기판 처리 방법 및 기록 매체
KR20230129915A (ko) 기판 처리 시스템 및 기판 처리 방법
KR20210120849A (ko) 기판 처리 방법 및 기판 처리 장치
KR20220152935A (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right