KR100823216B1 - 기판 처리 장치 및 반도체 디바이스 제조 방법 - Google Patents

기판 처리 장치 및 반도체 디바이스 제조 방법 Download PDF

Info

Publication number
KR100823216B1
KR100823216B1 KR1020067016551A KR20067016551A KR100823216B1 KR 100823216 B1 KR100823216 B1 KR 100823216B1 KR 1020067016551 A KR1020067016551 A KR 1020067016551A KR 20067016551 A KR20067016551 A KR 20067016551A KR 100823216 B1 KR100823216 B1 KR 100823216B1
Authority
KR
South Korea
Prior art keywords
substrate
processing
chamber
board
conveyance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020067016551A
Other languages
English (en)
Other versions
KR20060118591A (ko
Inventor
사토시 다카노
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20060118591A publication Critical patent/KR20060118591A/ko
Application granted granted Critical
Publication of KR100823216B1 publication Critical patent/KR100823216B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/139—Associated with semiconductor wafer handling including wafer charging or discharging means for vacuum chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/14—Wafer cassette transporting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은, 복수의 기판을 연속적으로 처리하는 기판 처리 장치로서, 반송 프로세스를 가지는 기판 처리를 효율적으로 행할 수 있다. 본 발명은, 기판의 반송 공간이 되는 반송실과, 기판의 처리가 행해지는 복수의 처리실과, 상기 반송실에 설치되어 기판을 반송하는 기능을 가지는 기판 반송 수단과, 기판을 2개 이상의 처리실에 의해 연속적으로 처리한 후에 최후의 처리실에서 상기 2개 이상의 처리실 중 최후 이외의 어느 하나의 처리실로 상기 기판을 다시 반송하는 반송 프로세스를 실행할 경우, 상기 재반송시에, 상기 기판을 처리실 이외의 장소에 일시적으로 퇴피시킨 후에 상기 어느 하나의 처리실로 반송하도록 상기 기판 반송 수단에 의한 기판의 반송 처리를 제어하는 기판 반송 제어 수단으로 이루어진다.
Figure R1020067016551
반도체, 기판, 연속처리, 이재기, 반송, 퇴피

Description

기판 처리 장치 및 반도체 디바이스 제조 방법{SUBSTRATE PROCESSING APPARATUS AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 기판을 처리하는 기판 처리 장치 등에 관한 것으로, 특히, 복수의 기판을 연속적으로 처리할 때, 반송 프로세스를 가지는 기판 처리를 효율적으로 행하는 기판 처리 장치 등에 관한 것이다.
예를 들면, 반도체 기판(웨이퍼)에 소정의 처리를 행하는 반도체 제조 장치나, LCD(Liquid Crystal Display)용 유리 기판에 소정의 처리를 행하는 LCD 제조 장치 등의 기판 처리 장치에는, 복수의 처리실을 설치하고, 각 처리실에서 기판에 대하여 성막 처리 등이 행해진다. 또한, 각 처리실 간에서는, 이재기(移載機)에 의해 기판의 반송이 행해진다.
또한, 예를 들면, 상이한 처리가 가능한 복수의 처리실에 있어서, 각 1회의 처리를 행하여 적층막을 형성하는 프로세스가 표준적으로 행해지기도 하지만, 2개 이상의 처리실을 사용하여 처리실 수 이상의 적층막을 형성하는 프로세스(반송 프로세스)도 요구된다. 구체적으로, 반송 프로세스에서는, 다른 처리실을 경유한 후에 일단 처리를 마친 처리실로 기판을 반송하고, 반복하여 동일한 처리 혹은 상이한 조건의 처리를 행한다.
특허문헌 1: 특개 평11-102953호 공보
특허문헌 2: 특개 평10-199960호 공보
그러나, 종래의 기판 처리 장치 등에서는, 반송 프로세스를 가지는 기판 처리에 있어서, 복수의 기판을 연속적으로 처리할 경우 사이클타임이 증가하고, 또한, 각 처리실에서 프로세스 처리와 반송 처리가 모두 행해지지 않는 대기 시간(공백 시간)이 증가하기 때문에, 각 처리실의 처리 효율이 현저하게 저하되고, 반도체 기판의 생산 효율이 떨어지는 문제가 있었다.
본 발명은, 이러한 종래의 사정을 감안하여 이루어진 것으로서, 복수의 기판을 연속적으로 처리할 때, 반송 프로세스를 가지는 기판 처리를 효율적으로 행할 수 있는 기판 처리 장치 등을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 기판 처리 장치에서는, 다음과 같은 방법으로 복수의 기판을 연속적으로 처리한다.
즉, 기판의 반송 공간이 되는 반송실과, 기판이 처리되는 복수의 처리실과, 상기 반송실에 설치되어 기판을 반송하는 기판 반송 수단을 구비한 구성에 있어서, 기판 반송 제어 수단이 기판을 2개 이상의 처리실에서 연속적으로 처리한 후, 최후 처리실에서 상기 2개 이상의 처리실 중 최후 이외의 어느 하나의 처리실로 상기 기판을 다시 반송하여 처리하는 반송 프로세스를 실행하는 경우, 상기 재반송시에, 상기 기판을 처리실 이외의 장소에 일시적으로 퇴피(退避)시킨 후, 상기 임의의 처리실로 반송하도록 상기 기판 반송 수단에 의한 기판의 반송 처리를 제어한다.
따라서, 복수의 기판을 연속적으로 처리할 때, 반송 프로세스를 가지는 기판 처리를 효율적으로 행할 수 있으며, 구체적으로는, 예를 들면, 연속하여 처리되는 복수의 기판 사이에서의 교착 상태(deadlock)를 방지하면서, 사이클타임의 단축화나, 각 처리실의 대기 시간(공백 시간)의 단축화가 가능하다.
여기에서, 기판 처리 장치에 구비되는 복수의 처리실의 수는 다양하게 할 수 있다.
또한, 기판이 처리되는 2개 이상의 처리실의 수는 다양하게 할 수 있다.
또한, 기판이 처리되는 2개 이상의 처리실로서는 다양한 것을 이용할 수 있다.
또한, 반송 프로세스의 대상이 되는 처리실의 수(연속 프로세스 수) n으로는, 다양한 수를 이용할 수 있다.
또한, 반송 프로세스에서의 기판 처리 순서나, 전체적인 기판 처리 순서는, 각각 다양하게 할 수 있다. 즉, 하나의 기판이 각 처리실에서 처리되는 순서를 다양하게 할 수 있다.
또한, 복수의 기판을 연속적으로 처리할 때, 연속한 복수의 기판을 일련의 기판 처리에 투입되는 시간 간격(투입 간격)을 다양하게 할 수 있으며, 예를 들면, 교착 상태를 방지할 수 있는 시간 간격이 이용된다.
또한, 기판으로서는, 다양한 것을 이용할 수도 있으며, 예를 들면, 반도체 장치나 LCD 장치를 제조하기 위한 실리콘 웨이퍼나 유리 기판이 이용된다.
또한, 기판을 처리실 이외의 장소에 일시적으로 퇴피시키는 시간(퇴피 시간)은 다양하게 할 수 있으며, 예를 들면, 교착 상태를 방지할 수 있는 시간이 이용된다.
또한, 기판을 일시적으로 퇴피시키는 장소로서는, 다양한 장소를 이용할 수있으며, 일례로서, 처리실과 상이한 장소로서 1개 또는 2개 이상의 예비실을 구비하여 이용할 수 있고, 다른 예로서, 처리실과는 다른 장소로 1개 또는 2개 이상의 로드락실을 이용할 수 있다.
본 발명에 따른 기판 처리 장치는 다음과 같은 구성을 가진다.
즉, 상기 2개 이상의 각각의 처리실에서의 기판 처리 시간(프로세스 처리 시간)이 동일할 경우, 반송 프로세스의 대상이 되는 처리실의 수(연속 프로세스 수)를 n이라 하고, 처리실 간 기판의 반송 시간을 T라 하면, 상기 기판 반송 제어 수단은, 상기 퇴피 시간으로서 {(n-1)·T}를 이용한다.
또한, 예를 들면, 로드락실에서 처리실로의 기판 반송 시간이나, 처리실에서 로드락실로의 기판 반송 시간에 대해서도, 하나의 처리실에서 다른 처리실로의 기판 반송 시간과 마찬가지로, T라 한다.
따라서, 상기 2개 이상의 각각의 처리실에서의 기판 처리 시간이 동일할 경우, 반송 프로세스를 가지는 기판 처리를 효율적으로 행할 수 있다.
본 발명에 따른 기판 처리 장치는 다음과 같은 구성을 가진다.
즉, 상기 2개 이상의 처리실 중 어느 하나의 처리실에서 기판의 처리 시간(프로세스 처리 시간)이 상이한 경우, 반송 프로세스의 대상이 되는 처리실의 수(연속 프로세스 수)를 n이라 하고, 처리실 간의 기판 반송 시간을 T라 하고, 상기 2개 이상의 처리실 중에서 기판의 처리 시간이 최장이 되는 처리실에서의 기판 처리 시간을 Pmax라 하면, 상기 기판 반송 제어 수단은, 상기 퇴피 시간으로서 Pmax와 반송 프로세스가 실행되는 각 처리실에서의 기판 처리 시간의 차이만큼을 해당 각 처리실 모두에 대하여 {(n-1)·T}에 더한 결과를 이용한다.
한편, 예를 들면, 로드락실에서 처리실로의 기판 반송 시간이나, 처리실에서 로드락실로의 기판 반송 시간에 대해서도, 하나의 처리실에서 다른 처리실로의 기판 반송 시간과 마찬가지로, T라 한다.
따라서, 상기 2개 이상의 처리실 중 어느 하나의 처리실에서의 기판 처리 시간이 상이한 경우, 반송 프로세스를 가지는 기판 처리를 효율적으로 행할 수 있다.
본 발명에 따른 반도체 디바이스 제조 방법에서는, 다음과 같이 복수의 기판을 연속적으로 처리하여 반도체 디바이스를 제조한다.
즉, 기판을 2개 이상의 처리실에 의해 연속적으로 처리한 후, 최후의 처리실에서 상기 2개 이상의 처리실 중 최후 이외의 어느 하나의 처리실로 상기 기판을 다시 반송하여 처리하는 반송 프로세스를 실행할 경우, 상기 재반송시에, 상기 기판을 처리실 이외의 장소에 일시적으로 퇴피시킨 후, 상기 임의의 처리실로 반송한다.
따라서, 복수의 기판을 연속적으로 처리하여 반도체 디바이스를 제조할 때, 반송 프로세스를 가지는 기판 처리를 효율적으로 행할 수 있다.
또한, 반도체 디바이스로서는 다양한 것을 이용할 수 있다.
도 1은 본 발명의 일 실시예에 따른 기판 처리 장치의 구성예를 나타내는 도면이다.
도 2의 (A), (B), (C)는 복수의 기판을 처리하는 타임 차트의 일례를 나타내는 도면이다.
도 3의 (A), (B), (C)는 복수의 기판을 처리하는 타임 차트의 일례를 나타내는 도면이다.
도 4는 기판 처리 장치의 구성예를 나타내는 도면이다.
도 5는 기판 반송 흐름의 일례를 나타내는 도면이다.
도 6은 기판 처리 과정의 일례를 이벤트 타임 차트로서 나타낸 도면이다.
도 7은 반송 프로세스를 가지는 기판 처리 흐름의 일례를 나타내는 도면이다.
도 8의 (A), (B), (C)는 복수의 기판을 처리하는 타임 차트의 일례를 나타내는 도면이다.
본 발명에 따른 실시예를 도면을 참조하여 설명한다.
또한, 본 실시예에서는, 반도체 장치 기판을 처리하는 기판 처리 장치 및 반도체 장치의 제조 방법을 예로서 설명하지만, 예를 들어, LCD용 기판을 처리하는 기판 처리 장치 등에도 동일한 구성이나 동작을 적용할 수 있다.
도 1에 본 발명의 일 실시예에 따른 기판 처리 장치의 구성예를 나타냈다. 본 예의 기판 처리 장치는, 캐리어 스테이션(로드포트: LP, la, 1b, 1c)과, 대기 분위기용 이재기(LH, 2)와, 기판 위치 보정 유닛(얼라이너: AU, 3)과, 제1 로드락실(LMl, 4)과, 진공 분위기용 이재기(TH, 13)가 설치된 반송실(5)과, 제1 처리실(PMl, 6)과, 제2 처리실(PM2, 7)과, 제3 처리실(PM3, 8)과, 제4 처리실(PM4, 9)과, 제2 로드락실(LM2, 10)과, 제1 예비실(11)과, 제2 예비실(12)과, 제어부(14)로 구성되어 있다.
여기에서, 구성 요소로서는, 기판을 반송하는 이재기(13)를 탑재한 반송실(5)을 중앙에 배치하고, 상기 반송실(5)의 주변과 인접하여 기판에 소정의 가공을 실시하는 처리실(6∼9)이 2개 이상(본 예에서는 4개) 존재하며, 반송실(5)과 외부와의 기판을 교환할 때, N2 등의 불활성 가스에 의해 분위기 치환을 행하여 처리실(6∼9)로의 대기 성분 혼입을 방지하기 위한 로드락실(4, 10)로 이루어진다. 또한, 기판이 수납된 캐리어를 처리 중에 일시적으로 설치해 두기 위한 캐리어 스테이션(1a, 1b, 1c)과, 캐리어 스테이션(1a, 1b, 1c)상의 캐리어에서 수시로 단일 기판을 로드락실(4, 10)로 반송하기 위한 이재기(2)와, 캐리어 내의 기판을 로드락실(4, 10)에 높은 정밀도로 배치하기 위한 기판 위치 보정 유닛(3)이 배치되어 있다. 또한, 반송실(5)에 기판의 일시 퇴피가 가능한 예비실(11, 12)이 설치되어 있다. 또한, 제어부(14)가 설치되어 있다.
본 예에서는, 예비실(11, 12)은, 모든 처리실(6∼9)에서 한번에 처리 가능한 기판의 합계만큼 퇴피가 가능하도록 설계한다. 예를 들면, 본 예의 구성에서는, 각 처리실(6∼9)에서는 각각 1장의 기판을 처리할 수 있으며, 모든 처리실(6∼9)에 서는 합계 4장의 기판을 처리할 수 있다는 점에서, 2개의 예비실(11, 12)에 각각 2장씩 기판을 퇴피시킬 수 있는 구조로 되어 있으며, 모든 예비실(11, 12)에서는 합계 4장의 기판의 퇴피가 가능하다.
또한, 본 예에서는, 2개의 예비실(11, 12)을 설치한 예를 나타냈지만, 예비실의 수는 임의일 수도 있으며, 예를 들면, 1개의 예비실만이 기판의 퇴피에 사용되도록 구성할 수도 있고, 또는 2개 이상의 예비실이 동시에 기판의 퇴피에 사용되도록 구성할 수도 있다.
또한, 각 처리실(6∼9)은, 예를 들면, 막 형성실이나 버퍼실 등으로 구성된다.
또한, 제어부(14)는, 본 예에서는, ROM(read only memory), RAM(random access memory), CPU(central processing unit) 등의 하드웨어 자원으로 소정의 프로그램을 실행하는 구성으로 되어 있다.
본 실시예에서는, 각 처리실(6∼9)에서의 프로세스 처리에 소요되는 시간을 각 처리실(6∼9)과 반송실(5)을 격리하고 있는 밸브 기구(게이트 밸브: GV)가 닫힌 후qnxj, 처리가 행해지고, 상기 GV가 열릴 때까지의 시간으로 규정한다.
또한, 본 실시예에서는, 진공 분위기용 이재기(13)에 의하여 이재원(移載元)이 되는 처리실(6∼9) 또는 로드락실(4, 10)로부터 이재처(移載先)가 되는 처리실(6∼9) 또는 로드락실(4, 10)로 기판을 반송 처리하는데 필요한 시간을, 이재원이 되는 처리실 등 X에서 이재처가 되는 다른 처리실 등 Y로의 기판의 이동에 필요한 시간으로 규정한다.
또한, 본 실시예에서는, 반송 프로세스를 행하는 처리실의 수를 연속 프로세스 수(n)로 하고 있으며, 결국 연속 프로세스 수(n)는 반송 프로세스의 대상이 되는 처리실의 수가 된다. 또한, 반송 프로세스의 회수를 m으로 한다.
또한, 본 실시예에서는, 이벤트 타임 차트로서는, 반송 프로세스에서의 진공 반송계의 부분(예를 들면, 도 5 및 도 6에 나타낸 (3)∼(11)에 대응하는 처리의 부분)에 대하여서만 나타낸다.
도 2의 (A), (B), (C)에는, 각각 반송 프로세스를 가지는 기판 처리에 있어서, 도 1에 나타난 기판 처리 장치에 의해 복수의 기판을 처리할 경우, 이벤트 타임 차트의 일례를 나타내었다.
또한, 본 예에서는, 각 처리실(6∼9)에서의 처리 시간이 모두 같은 시간(P)이며, 진공 분위기용 이재기(13)에 의한 1회의 반송 시간을 T라 한다.
또한, 본 예에서는, 반송 프로세스의 회수(m)가 1일 경우를 나타낸다.
본 예의 특징은, 다시 동일한 처리실(6∼9)로 기판을 반송하기 전에, 일시적으로 예비실(11, 12)을 경유시키는 것이며, 예를 들면, (1회째의) 제l 처리실(6), (1회째의)제2 처리실(7), (2회째의)제1 처리실(6), (2회째의) 제2 처리실(7) 순으로 기판을 반송할 경우, 2회째의 제1 처리실(6)로의 기판 반송 전에, 일시적으로 제1 예비실(11) 혹은 제2 예비실(12)을 개재하여 기판을 반송시키고, 즉, (1회째의)제1 처리실(6), (1회째의)제2 처리실(7), 예비실(제1 예비실(11) 또는 제2 예비실(12)), (2회째의)제1 처리실(6), (2회째의)제2 처리실(7)의 순으로 기판을 반송하는 점이다.
도 2 (A)는, 연속 프로세스 수가 2일 경우를 도시하고 있다.
이 경우, 1장째, 2장째, 3장째,···의 각각의 기판에 대하여, 로드락실(제1 로드락실(4) 또는 제2 로드락실(10))에서 제1 처리실(6)로의 반송 처리, 제1 처리실(6)에서의 프로세스 처리(P1), 제1 처리실(6)에서 제2 처리실(7)로의 반송 처리, 제2 처리실(7)에서의 프로세스 처리(P2), 제2 처리실(7)에서 예비실(제1 예비실(11) 또는 제2 예비실(12))로의 반송 처리, 상기 예비실에서의 퇴피(퇴피 시간(W)), 상기 예비실에서 제1 처리실(6)로의 반송 처리, 제1 처리실(6)에서의 프로세스 처리(P1), 제1 처리실(6)에서 제2 처리실(7)로의 반송 처리, 제2 처리실(7)에서의 프로세스 처리(P2), 제2 처리실(7)에서 로드락실(제1 로드락실(4) 또는 제2 로드락실(10))로의 반송 처리가 행해진다. 또한, 각각의 반송 처리는 반송실(5)의 진공 분위기용 이재기(13)에 의해 행해진다.
또한, 예비실(11, 12)에 기판을 퇴피시키는 퇴피 시간(W)은, 1회분의 반송 시간(T)과 동등한 시간으로 한다(즉, W = T).
또한, 2장째 기판의 투입 타이밍은, 1장째 기판에 대하여 제1 처리실(6)에서의 최초 처리가 완료된 후가 되며, 1장째 기판과 반송이 겹치지 않는 타이밍이 되며, 구체적으로는, (2장째 기판의 투입 간격 = P+2T)로 한다.
또한, 3장째 기판의 투입 타이밍은, 2장째 기판에 대하여 제1 처리실(6)에서의 최후 처리가 완료한 후가 되며, 2장째 기판과 반송이 겹치지 않는 타이밍이 되며, 구체적으로는, (3장째 기판의 투입 간격 = 3P+5T+W = 3P+6T)로 한다.
그러면, (1장째 기판과 3장째 기판의 투입 간격 = 4P+8T)가 된다.
도 2(B)는, 연속 프로세스 수가 3일 경우를 도시하고 있다.
이 경우, 1장째, 2장째, 3장째,···의 각각의 기판에 대하여, 로드락실(제1 로드락실(4) 또는 제2 로드락실(10))에서 제1 처리실(6)로의 반송 처리, 제1 처리실(6)에서의 프로세스 처리(P1), 제1 처리실(6)에서 제2 처리실(7)로의 반송 처리, 제2 처리실(7)에서의 프로세스 처리(P2), 제2 처리실(7)에서 제3 처리실(8)로의 반송 처리, 제3 처리실(8)에서의 프로세스 처리(P3), 제3 처리실(8)에서 예비실(제1 예비실(11) 또는 제2 예비실(12))로의 반송 처리, 상기 예비실에서의 퇴피(퇴피 시간(W)), 상기 예비실에서 제1 처리실(6)로의 반송 처리, 제1 처리실(6)에서의 프로세스 처리(P1), 제1 처리실(6)에서 제2 처리실(7)로의 반송 처리, 제2 처리실(7)에서의 프로세스 처리(P2), 제2 처리실(7)에서 제3 처리실(8)로의 반송 처리, 제3 처리실(8)에서의 프로세스 처리(P3), 제3 처리실(8)에서 로드락실(제1 로드락실(4) 또는 제2 로드락실(10))로의 반송 처리가 행해진다. 한편, 각각의 반송 처리는 반송실(5)의 진공 분위기용 이재기(13)에 의해 행해진다.
또한, 예비실(11, 12)에 기판을 퇴피시키는 퇴피 시간(W)은, 2회분의 반송 시간(2T)과 동일한 시간으로 한다(즉, W = 2T).
또한, 2장째 기판의 투입 타이밍은, 1장째 기판에 대하여 제1 처리실(6)에서의 최초 처리가 완료된 후가 되며, 1장째 기판과 반송이 겹치지 않는 타이밍이 되며, 구체적으로는, (2장째 기판의 투입 간격 = P+2T)로 한다.
마찬가지로, 3장째 기판의 투입 타이밍은, 2장째 기판에 대하여 제1 처리실(6)에서의 최초 처리가 완료된 후가 되며, 2장째 기판과 반송이 겹치지 않는 타 이밍이 되며, 구체적으로는, (3장째 기판의 투입 간격 = P+2T)로 한다.
또한, 4장째 기판의 투입 타이밍은, 3장째 기판에 대하여 제1 처리실(6)에서의 최후 처리가 완료된 후가 되며, 3장째 기판과 반송이 겹치지 않는 타이밍이 되며, 구체적으로는, (4장째 기판의 투입 간격 = 4P+6T+W = 4P+8T)로 한다.
그러면, (1장째 기판과 4장째 기판의 투입 간격 = 6P+12T)가 된다.
도 2(C)는, 연속 프로세스 수가 4일 경우를 도시하고 있다.
이 경우, 1장째, 2장째, 3장째, ···의 각각의 기판에 대하여, 로드락실(제1 로드락실(4) 또는 제2 로드락실(10))에서 제1 처리실(6)로의 반송 처리, 제1 처리실(6)에서의 프로세스 처리(P1), 제1 처리실(6)에서 제2 처리실(7)로의 반송 처리, 제2 처리실(7)에서의 프로세스 처리(P2), 제2 처리실(7)에서 제3 처리실(8)로의 반송 처리, 제3 처리실(8)에서의 프로세스 처리(P3), 제3 처리실(8)에서 제4 처리실(9)로의 반송 처리, 제4 처리실(9)에서의 프로세스 처리(P4), 제4 처리실(9)에서 예비실(제1 예비실(11) 혹은 제2 예비실(12))로의 반송 처리, 상기 예비실에서의 퇴피(퇴피 시간 (W)), 상기 예비실에서 제1 처리실(6)로의 반송 처리, 제1 처리실(6)에서의 프로세스 처리(P1), 제1 처리실(6)에서 제2 처리실(7)로의 반송 처리, 제2 처리실(7)에서의 프로세스 처리(P2), 제2 처리실(7)에서 제3 처리실(8)로의 반송 처리, 제3 처리실(8)에서의 프로세스 처리(P3), 제3 처리실(8)에서 제4 처리실(9)로의 반송 처리, 제4 처리실(9)에서의 프로세스 처리(P4), 제4 처리실(9)에서 로드락실(제1 로드락실(4) 혹은 제2 로드락실(10))로의 반송 처리가 행해진다. 또한, 각각의 반송 처리는 반송실(5)의 진공 분위기용 이재기(13)에 의해 행해진 다.
또한, 예비실(11, 12)에 기판을 퇴피시키는 퇴피 시간(W)으로서는, 3회분의 반송 시간(3T)과 동일한 시간으로 한다(즉, W = 3T).
또한, 2장째 기판의 투입 타이밍은, 1장째 기판에 대하여 제1 처리실(6)에서의 최초 처리가 완료된 후가 되며, 1장째 기판과 반송이 겹치지 않는 타이밍이 되며, 구체적으로는, (2장째 기판의 투입 간격 = P+2T)로 한다.
마찬가지로, 3장째 기판의 투입 타이밍은, 2장째 기판에 대하여 제1 처리실(6)에서의 최초 처리가 완료된 후가 되며, 2장째 기판과 반송이 겹치지 않는 타이밍이 되며, 구체적으로는, (3장째 기판의 투입 간격 = P+2T)로 한다.
마찬가지로, 4장째 기판의 투입 타이밍은, 3장째 기판에 대하여 제1 처리실(6)에서의 최초 처리가 완료된 후가 되며, 3장째 기판과 반송이 겹치지 않는 타이밍이 되며, 구체적으로는, (4장째 기판의 투입 간격 = P+2T)로 한다.
또한, 5장째 기판의 투입 타이밍은, 4장째 기판에 대하여 제1 처리실(6)에서의 최후의 처리가 완료된 후가 되며, 4장째 기판과 반송이 겹치지 않는 타이밍이 되며, 구체적으로는, (5장째 기판의 투입 간격 = 5P+7T+W = 5P+10T)로 한다.
그러면, (1장째 기판과 5장째 기판의 투입 간격 = 8P+16T)가 된다.
본 예의 기판 처리 플로우는, 2장째 이후 기판의 투입 간격에 있어서, 연속 프로세스 수를 n으로 한 경우, 자연수 k에 대하여, (k·n+1)장째 기판의 투입 간격이 다른 기판의 투입 간격과는 상이하다는 특징이 있다. 또한, k는 단순히 어떤 기판 투입 간격과는 투입 간격이 다른 기판을 정의하기 위하여 이용하고 있다.
구체적으로는, 도 2(A)에 나타낸 바와 같이, 연속 프로세스 수 n=2인 경우, 3, 5, 7, ···장째(k=1, 2, 3, ···)의 기판 투입 간격이 다른 것과는 상이하며, 또한, 도 2(B)에 나타낸 바와 같이, 연속 프로세스 수 n=3일 경우에는, 4, 7, 10, ···장째(k=1, 2, 3, ···)의 기판 투입 간격이 다른 것과는 상이하며, 또한, 도 2(C)에 나타낸 바와 같이, 연속 프로세스 수 n=4일 경우에는, 5, 9, 13, ···장째(k=1, 2, 3, ···)의 기판 투입 간격이 다른 것과는 상이하다.
여기에서, 각 프로세스 처리 시간을 일률적으로 P라 하고, 반송 시간을 T라 한 경우, 기판의 투입 간격은 하기 (조건 1), (조건 2)에 의해 산출된다.
또한, 예비실에서 기판의 일시적인 퇴피 시간(W)은, 하기 (3)에 의해 산출 된다.
(조건 1) (k·n+1)장째 기판의 투입 간격 = (n+1)·(P+2T)
(조건 2) 상기 이외의 기판의 투입 간격 = (P+2T)
(조건 3) W = (n-1)·T
상기 (조건 1)∼(조건 3)을 만족시킴으로써, 도 2(A), (B), (C)에 나타낸 것 같은 기판 처리 플로우가 실현된다.
또한, 본 예와 같은 기판 처리 플로우에서 사이클타임의 산출 기준에 대하여 설명한다.
즉, 본 예의 기판 처리 플로우에서는, 기판의 투입 간격이 일정하지 않기 때문에, 예를 들면, 도 8(A), (B), (C)에 나타낸 바와 같이 (기판의 투입 간격 = 사이클타임)이라고 생각할 수 없다. 따라서, 본 예의 기판 처리 플로우에서는, 연속 프로세스 수를 n이라 하고, k를 임의의 자연수로 한 경우에, {(k-1)·n+1}장째 기판이 투입될 때부터 (k·n+1)장째 기판이 투입될 때까지의 사이에 n장의 기판이 처리되는 점에 착안하여, 이 투입 간격을 n으로 나눔으로써 기판 1장당의 평균적인 투입 간격을 산출하여 사이클타임으로 정의하기로 한다.
구체적으로는, 도 2(A)에 나타낸 바와 같이, 연속 프로세스 수 n이 2일 경우에는, 예를 들면, k=1일 때의 결과인 1장째와 3장째 기판의 투입 간격 (4P+8T)를 n(=2)으로 나눈 결과 (2P+4T)가 사이클타임 CTl'이 된다. 또한, 도 2(B)에 나타낸 바와 같이, 연속 프로세스 수 n이 3일 경우에는, 예를 들면, k=1일 때의 결과인 1장째와 4장째 기판의 투입 간격 (6P+12T)를 n(=3)으로 나눈 결과 (2P+4T)가 사이클타임 CT2'가 된다. 또한, 도 2(C)에 나타낸 바와 같이, 연속 프로세스 수 n이 4일 경우에는, 예를 들면, k=1일 때의 결과인 1장째와 5장째 기판의 투입 간격 (8P+16T)를 n(=4)로 나눈 결과 (2P+4T)가 사이클타임 CT3'가 된다.
이와 같이, 연속 프로세스 수 n이 2, 3, 4인 경우 각각의 사이클타임 CTl', CT2', CT3'는 동등하게 (2P+4T)가 되며, 마찬가지로, 사이클타임은 연속 프로세스 수 n에 의존하지 않고 일정한 값 (2P+4T)이 된다.
또한, 도 8(A), (B), (C)에 나타낸 바와 같이 연속 프로세스 수 n의 증가에 따라 사이클타임이 증가하는 경향을 가지는 방법에 있어서, 가장 짧아지는 연속 프로세스 수 n=2일 때의 사이클타임 CTl(=3P+4T)과 비교해도, 본 예의 사이클타임 (2P+4T)은 프로세스 처리의 1회분 시간이 단축되며, 본 예의 처리 효율이 향상되는 것으로 나타난다.
상기에서는, 기판 처리의 대상이 되는 처리실 모두에 대하여 반송 프로세스를 행할 경우를 나타냈지만, 본 발명은 반드시 이러한 경우에 한정되지 않으며, 다른 다양한 처리를 행할 수도 있다. 그리고, 각각의 사정을 보완함으로써, 본 발명의 요지를 일탈하지 않는 범위에서 다양한 개선이 이루어질 수 있다.
도 3(A), (B), (C)에는, 각각 응용예로서, 반송 프로세스를 가지는 기판 처리에 있어서, 도 1에 나타낸 기판 처리 장치에 의해 복수의 기판을 처리할 경우의 이벤트 타임 차트의 일례를 도시하고 있다.
또한, 도 3(A), (B), (C)의 각각에서 특별히 설명하지 않는 점은, 도 2(A), (B), (C)에서 설명한 것과 동일한 것이다.
도 3(A)에는, 제1 처리실(6)에서의 프로세스 처리(P1), 제2 처리실(7)에서의 프로세스 처리(P2), 제3 처리실(8)에서의 프로세스 처리(P3)를 행할 때, 제2 처리실(7)에서의 프로세스 처리(P2) 및 제3 처리실(8)에서의 프로세스 처리(P3)에 대해서만 반송 프로세스를 실행하는 경우를 도시하고 있다. 이 경우, 반송 프로세스를 실행하는 2개의 프로세스 처리(P2, P3)를 대상으로 하고, 연속 프로세스 수 n을 2로 정의한다.
이 경우, 1장째, 2장째, 3장째, ···의 각각의 기판에 대하여, 로드락실(제1 로드락실(4) 또는 제2 로드락실(10))에서 제1 처리실(6)로의 반송 처리, 제1 처리실(6)에서의 프로세스 처리(P1), 제1 처리실(6)에서 제2 처리실(7)로의 반송 처리, 제2 처리실(7)에서의 프로세스 처리(P2), 제2 처리실(7)에서 제3 처리실(8)로의 반송 처리, 제3 처리실(8)에서의 프로세스 처리(P3), 제3 처리실(8)에서 예비 실(제1 예비실(11) 또는 제2 예비실(12))로의 반송 처리, 상기 예비실에서의 퇴피(퇴피 시간(W)), 상기 예비실에서 제2 처리실(7)로의 반송 처리, 제2 처리실(7)에서의 프로세스 처리(P2), 제2 처리실(7)에서 제3 처리실(8)로의 반송 처리, 제3 처리실(8)에서의 프로세스 처리(P3), 제3 처리실(8)에서 로드락실(제1 로드락실(4) 또는 제2 로드락실(10))로의 반송 처리가 행해진다. 또한, 각각의 반송 처리는 반송실(5)의 진공 분위기용 이재기(13)에 의해 행해진다.
또한, 예비실(11, 12)에 기판을 퇴피시키는 퇴피 시간(W)은, 1회분의 반송 시간(T)과 동일한 시간으로 한다(즉, W = T).
또한, 2장째 기판의 투입 타이밍은, 1장째 기판에 대하여 제1 처리실(6)에서의 최초 처리가 완료된 후가 되며, 1장째 기판과 반송이 겹치지 않는 타이밍이 되며, 구체적으로는, (2장째 기판의 투입 간격 = P+2T)로 한다.
또한, 3장째 기판의 투입 타이밍은, 2장째 기판에 대하여 최후(2회째)의 제2 처리실(7)로의 기판 반송 처리가 완료된 후가 되며, 구체적으로는, (3장째 기판의 투입 간격 = 3P+5T+W = 3P+6T)로 한다.
그러면, (1장째 기판과 3장째 기판의 투입 간격 = 4P+8T)가 된다.
사이클타임은, (2P+4T)가 된다.
도 3(B)에는, 도 3(A)에 나타내는 것과 동일한 기판 처리에 있어서, 반송 프로세스를 2회 실행할 경우를 도시하고 있다. 즉, 제1 처리실(6)에서의 프로세스 처리(P1), 제2 처리실(7)에서의 프로세스 처리(P2), 제3 처리실(8)에서의 프로세스 처리(P3)를 행할 때, 제2 처리실(7)에서의 프로세스 처리(P2) 및 제3 처리실(8)에 서의 프로세스 처리(P3)에 대하여 반송 프로세스를 2회 실행하는 경우를 도시하고 있다. 이 경우, 반송 프로세스를 실행하는 2개의 프로세스 처리(P2, P3)를 대상으로 하고, 연속 프로세스 수 n을 2로 정의한다.
이 경우, 1장째, 2장째, 3장째, ·‥의 각각의 기판에 대하여, 로드락실(제1 로드락실(4) 또는 제2 로드락실(10))에서 제1 처리실(6)로의 반송 처리, 제1 처리실(6)에서의 프로세스 처리(P1), 제1 처리실(6)에서 제2 처리실(7)로의 반송 처리, 제2 처리실(7)에서의 프로세스 처리(P2), 제2 처리실(7)에서 제3 처리실(8)로의 반송 처리, 제3 처리실(8)에서의 프로세스 처리(P3), 제3 처리실(8)에서 예비실(제1 예비실(11) 또는 제2 예비실(12))로의 반송 처리, 상기 예비실에서의 퇴피(퇴피 시간(W)), 상기 예비실에서 제2 처리실(7)로의 반송 처리, 제2 처리실(7)에서의 프로세스 처리(P2), 제2 처리실(7)에서 제3 처리실(8)로의 반송 처리, 제3 처리실(8)에서의 프로세스 처리(P3), 제3 처리실(8)에서 예비실(제1 예비실(11) 또는 제2 예비실(12))로의 반송 처리, 상기 예비실에서의 퇴피(퇴피 시간(W)), 상기 예비실에서 제2 처리실(7)로의 반송 처리, 제2 처리실(7)에서의 프로세스 처리(P2), 제2 처리실(7)에서 제3 처리실(8)로의 반송 처리, 제3 처리실(8)에서의 프로세스 처리(P3), 제3 처리실(8)에서 로드락실(제1 로드락실(4) 또는 제2 로드락실(10))로의 반송 처리가 행해진다. 한편, 각각의 반송 처리는 반송실(5)의 진공 분위기용 이재기(13)에 의해 행해진다.
또한, 예비실(11, 12)에 기판을 퇴피시키는 퇴피 시간(W)은, 1회분의 반송 시간(T)과 동일한 시간으로 한다(즉, W = T).
또한, 2장째 기판의 투입 타이밍은, 1장째 기판에 대하여 제1 처리실(6)에서의 최초 처리가 완료된 후가 되며, 1장째 기판과 반송이 겹치지 않는 타이밍이 되며, 구체적으로는, (2장째 기판의 투입 간격 = P+2T)으로 한다.
또한, 3장째 기판의 투입 타이밍은, 2장째 기판에 대하여 최후(3회째)의 제2 처리실(7)로의 기판 반송 처리가 완료된 후가 되며, 구체적으로는, (3장째 기판의 투입 간격 = 5P+8T+2W = 5P+10T)로 한다.
그러면, (1장째 기판과 3장째 기판의 투입 간격 = 6P+12T)가 된다.
사이클타임은, (3P+6T)가 된다.
또한, 반송 프로세스의 실행 회수를 m으로 한 경우에는, k를 자연수로 하고, 기판의 투입 간격은, 하기 (조건 1), (조건 2)에 의해 산출된다.
또한, 사이클타임은, 하기 (조건 3)에 의해 산출된다.
(조건 1) (k·n+1)장째 기판의 투입 간격 = (m·n+1)·(P+2T)
(조건 2) 상기 이외의 기판의 투입 간격 = (P+2T)
(조건 3) 사이클타임 = (m+1)·(P+2T)
도 3(C)에는, 도 3(A)에 나타낸 것과 동일한 기판 처리에 있어서, 각 처리실에서의 프로세스 처리에 필요로 하는 시간이 상이한 경우를 도시하고 있다. 즉, 제1 처리실(6)에서의 프로세스 처리(P1), 제2 처리실(7)에서의 프로세스 처리(P2), 제3 처리실(8)에서의 프로세스 처리(P3)를 행할 때, 제2 처리실(7)에서의 프로세스 처리(P2) 및 제3 처리실(8)에서의 프로세스 처리(P3)에 대해서만 반송 프로세스를 실행하는 경우로, 각 처리실(6, 7, 8)에서의 프로세스 처리 시간이 상이하다. 이 경우, 반송 프로세스를 실행하는 2개의 프로세스 처리(P2, P3)를 대상으로 하고, 연속 프로세스 수 n을 2로 정의한다.
이 경우, 1장째, 2장째, 3장째, ···의 각각의 기판에 대하여, 로드락실(제1 로드락실(4) 또는 제2 로드락실(10))에서 제1 처리실(6)로의 반송 처리, 제1 처리실(6)에서의 프로세스 처리(P1), 제1 처리실(6)에서 제2 처리실(7)로의 반송 처리, 제2 처리실(7)에서의 프로세스 처리(P2), 제2 처리실(7)에서 제3 처리실(8)로의 반송 처리, 제3 처리실(8)에서의 프로세스 처리(P3), 제3 처리실(8)에서 예비실(제1 예비실(11) 또는 제2 예비실(12))로의 반송 처리, 상기 예비실에서의 퇴피(퇴피 시간(W)), 상기 예비실에서 제2 처리실(7)로의 반송 처리, 제2 처리실(7)에서의 프로세스 처리P(2), 제2 처리실(7)에서 제3 처리실(8)로의 반송 처리, 제3 처리실(8)에서의 프로세스 처리(P3), 제3 처리실(8)에서 로드락실(제1 로드락실(4) 또는 제2 로드락실(10))로의 반송 처리가 행해진다. 또한, 각각의 반송 처리는 반송실(5)의 진공 분위기용 이재기(13)에 의해 행해진다.
또한, 예비실(11, 12)에 기판을 퇴피시키는 퇴피 시간(W)의 설정에 대하여 설명한다.
본 예에서는, 프로세스 처리에 필요한 시간의 조합이 반송 율속(律速)이 되지 않는 처리 플로우를 전제로 하고, 다음과 같이 기판의 퇴피 시간(W)을 조정한다.
예를 들면, 도 3(C)에 나타낸 처리 플로우에서는, 3개의 처리(P1, P2, P3)의 처리 시간의 대소 관계가, (처리 P1의 처리 시간)>(처리 P2의 처리 시간)이며, 또 한 (처리 P1의 처리 시간)>(처리 P3의 처리 시간)일 경우에는, 기준이 되는 시간 (n-1)T와, 처리(P1)과 처리(P2)의 처리 시간의 차("P1-P2"로 나타냄)와, 처리(P1)과 처리(P3)의 처리 시간의 차("P1-P3"로 나타냄)를 합계한 결과를 퇴피 시간(W)(=(n-1)T+(P1-P2)+(P1-P3))로 설정한다. 이 예에서, “P1”은 최장의 프로세스 처리 시간을 요하는 제1 처리실(6)에서의 프로세스 처리 시간을 나타내며, “P2” 및 “P3”는 반송 프로세스를 행하는 제2 처리실(7) 및 제3 처리실(8)에서의 프로세스 처리 시간을 나타낸다.
또한, 연속 프로세스 수 n이 변화한 경우에 대해서도, 상기와 마찬가지로, 프로세스 처리에 요하는 시간이 가장 긴 프로세스 처리의 프로세스 처리 시간과 반송 프로세스를 행하는 이외의 각각의 프로세스 처리에 요하는 프로세스 처리 시간과의 시간차를 퇴피 시간의 기준값 (n-1)T에 모두 더한 결과를 퇴피 시간(W)으로 설정한다.
또한, 2장째 기판의 투입 타이밍은, 1장째 기판에 대하여 제1 처리실(6)에서의 최초 처리가 완료된 후가 되며, 1장째 기판과 반송이 겹치지 않는 타이밍이 되며, 구체적으로는, (2장째 기판의 투입 간격 = P+2T)로 한다.
또한, 3장째 기판의 투입 타이밍은, 2장째 기판에 대하여 최후(2회째)의 제2 처리실(7)에의 기판 반송 처리가 완료된 후가 되며, 구체적으로는, (3장째 기판의 투입 간격 = 3P+5T+W)으로 한다.
그러면, (1장째 기판과 3장째 기판의 투입 간격 = 4P+7T+W)가 된다.
단, P로서는, 예를 들면, 최대의 프로세스 처리 시간을 이용하는 것으로 하 고, 본 예에서는 P1을 이용한다.
사이클타임은, {(4P+7T+W)/2}가 된다.
이상과 같이, 본 예의 기판 처리 장치에서는, 1개의 기판 반송 장치(본 예에서는, 진공 분위기용 이재기(13))를 수용하는 반송실(5)에 복수의 처리실(6∼9)이 연접되며, 기판을 상기 복수의 처리실(6∼9) 내의 2개 이상의 처리실(P1, P2, ···, Pj(여기서, j는 2 이상의 자연수))에서 연속적으로 처리하는 구성에 있어서, 다음과 같은 처리를 행한다.
즉, 상기 연속 처리를 행한 최후의 처리실(Pj)에서 상기 연속 처리한 처리실 중 임의의 처리실(Px)(1≤x <j)로 상기 기판을 다시 반송하여(Px, ···Py(x≤y≤j))의 순으로 연속적으로 처리를 행하는 반송 프로세스를 실행하는 경우, 상기 최후의 처리실(Pj)에서 상기 임의의 처리실(Px)로 상기 기판을 반송할 때에, 상기 기판을 처리실 이외의 장소에 일시적으로 퇴피시킨 후, 상기 임의의 처리실(Px)로 상기 기판을 반송한다.
또한, 본 예의 기판 처리 장치에서는, 상기 처리실(P1, P2, ···, Pj)의 각 처리실에서의 프로세스 시간이 동일할 경우에는, 예를 들면, 상기 퇴피시키는 시간을 {(n-1)·T}로 규정한다. 여기에서, n은 반송 프로세스의 대상이 되는 처리실의 수(연속 프로세스 수)이며, T는 i번째 처리실(Pi)에서 (i+1)번째 처리실(Pi+1)로의 기판 반송 시간이다. 또한, 본 예에서는, 로드락실(4, 10)과 처리실 사이의 기판 반송 시간도 T이다.
또한, 본 예의 기판 처리 장치에서는, 상기 처리실(P1, P2, ···, Pj) 중, 적어도 2개의 처리실의 프로세스 시간이 상이한 경우에는, 상기 퇴피시키는 시간을, {(n-1)·T}로, 처리실(P1, P2, ···, Pj) 중 최장 프로세스 시간 Pmax와 반송 프로세스에서 실행되는 각 처리실의 각 프로세스 시간과의 차이만큼을 각각 가산시킨 것으로 규정한다. 또한, n 및 T는 상기와 동일하다.
또한, 본 예의 기판 처리 장치에서는, 하나의 예로서, 1개의 이재기(13)를 탑재한 반송실(5)과, 열처리나 극(極) 박막 형성을 목적으로 한 2개 이상의 처리실(6∼9)과, 대기 분위기와 반송실(5)의 분위기 치환을 목적으로 한 로드락실(4, 10)을 구비한 구성에 있어서, 임의의 처리실(A)에서의 기판 처리 후에, 상기 처리실(A)과는 상이한 1개 이상의 처리실을 경유하여 다시 처리실(A)에서의 처리를 행할 경우, 기판이 퇴피 가능한 버퍼 공간(본 예에서는, 예비실(11, 12))을 설치하고, 처리실(A)과 처리실(A)의 처리 사이에 기판을 일시적으로 퇴피시켜 반송한다.
또한, 본 예의 기판 처리 장치에 의해 행해지는 처리 방법에 의해, 예를 들면, 반도체 디바이스의 제조 방법이나 기판 반송 제어 방법을 제공할 수 있다.
따라서, 본 예의 기판 처리 장치에서는, 반송 프로세스에 있어서, 처리실(6∼9)의 처리 효율 저하를 억제할 수 있고, 생산성의 향상을 도모할 수 있다. 구체적으로는, 반송 프로세스에 있어서, 선발 기판과 후발 기판의 처리 플로우에 대하여 데드록을 방지하면서, 처리실(6∼9)의 처리 효율을 높이고, 디바이스의 생산 능력을 향상시킬 수 있다.
또한, 본 예의 기판 처리 장치에서는, 반송실(5)에 설치된 진공 분위기용 이재기(13)의 기능에 의해 기판 반송 수단이 구성되어 있으며, 제어부(14)에 의한 제 어에 의해 반송 프로세스에서 기판을 일단 예비실(11, 12)로 퇴피시키는 기판 반송 처리 등을 행하는 기능에 의해 기판 반송 제어 수단이 구성되어 있다.
이하, 본 발명에 관한 기술의 배경을 나타낸다. 또한, 여기에서 기재하는 사항이 모두 종래 기술인 것은 아니다.
도 4에는, 일반적인 기판 처리 장치의 구성예가 도시되어 있다.
본 예의 기판 처리 장치는, 캐리어 스테이션(로드 포트: LP, 21a, 21b, 21c)과, 대기 분위기용 이재기(LH, 22)와, 기판 위치 보정 유닛(얼라이너: AU, 23)과, 제1 로드락실(LM1, 24)과, 진공 분위기용 이재기(TH, 31)가 설치된 반송실(25)과, 제1 처리실(PM1, 26)과, 제2 처리실(PM2, 27)과, 제3 처리실(PM3, 28)과, 제4 처리실(P M4, 29)과, 제2 로드락실(LM2, 30)로 구성되어 있다. 각 처리부(21a∼21c, 22∼31)는, 개략적으로는, 도 1에 나타난 대응하는 각 처리부와 동일하게 기능한다. 각 처리로(각 처리실 26∼29)로서는, 예를 들어, 열처리 프로세스에 관련된 것이 이용되며, 구체적으로는, 핫 월 로나 램프로, 저항 가열 플레이트 방식의 콜드 월 로 등이 이용된다.
도 5 및 도 6을 참조하여, 도 4에 나타낸 기판 처리 장치에 의해 기판을 처리하는 순서의 일례를 나타낸다.
도 5에는 단일 처리 기판에 대하여 4개의 처리실(26∼29)을 경유하여 극 박막의 적층막을 형성하는 경우의 기판 반송 흐름의 일례를 나타내었으며, 도 6에는 기판 처리 과정의 일례를 이벤트 타임 차트로서 도시되어 있다. 도 5 및 도 6에서, 동일한 번호 (1)∼(13)의 처리는 서로 대응된다.
이하, 기판 처리 플로우의 각 처리(1)∼(13)를, 순서대로 설명한다.
(1) 로드(대기 분위기 반송)의 처리 공정에서는, 대기압 분위기용 이재기(22)에 의해 캐리어 스테이션(21a) 내의 기판을 1장씩 제1 로드락실(24)로 반송한다. 본 예에서는, 도중에 기판 위치 보정 유닛(23)을 경유하여 기판의 중심 위치 보정과 회전 방향 위치를 보정하고, 제1 로드락실(24)로의 반송 위치 재현성을 향상시키고 있다.
(2) 로드락실 진공 배기의 처리 공정에서는, 반송실(25)로의 대기 혼입을 방지하기 위한 진공 배기, N2 분위기 치환을 행한다. 반송실(25)의 유지 압력 대역( 1.0E-8∼5.0E4Pa)에 맞추어, 도달 진공 배기 후에 N2 등의 불활성 가스의 공급에 의해 압력을 조정한다.
(3) 제1 기판 반송의 처리 공정에서는, 반송실(25)의 진공 분위기용 이재기(31)에 의해, 제1 로드락실(24)에서 제1 처리실(26)로 기판을 반송한다.
(4) 제1 프로세스 처리 공정에서는, 제1 처리실(26)에서의 처리를 행한다. 또한, 각 처리실(26∼29)에서는 기판에 대하여 극 박막 형성 등의 성막 처리나 열처리 등의 처리를 행한다.
(5) 제2 기판 반송의 처리 공정에서는, 반송실(25)의 진공 분위기용 이재기(31)에 의해 제1 처리실(26)에서 제2 처리실(27)로 기판을 반송한다.
(6) 제2 프로세스 처리 공정에서는, 제2 처리실(27)에서의 처리를 행한다.
(7) 제3 기판 반송 처리 공정에서는, 반송실(25)의 진공 분위기용 이재 기(31)에 의해 제2 처리실(27)에서 제3 처리실(28)로 기판을 반송한다.
(8) 제3 프로세스 처리 공정에서는, 제3 처리실(28)에서의 처리를 행한다.
(9) 제4 기판 반송 처리 공정에서는, 반송실(25)의 진공 분위기용 이재기(31)에 의해 제3 처리실(28)에서 제4 처리실(29)로 기판을 반송한다.
(10) 제4 프로세스 처리 공정에서는, 제4 처리실(29)에서의 처리를 행한다.
(11) 제5 기판 반송 처리 공정에서는, 반송실(25)의 진공 분위기용 이재기(31)에 의해 제4 처리실(29)에서 제1 로드락실(24)로 기판을 반송한다.
(12) 로드락실 대기압 복귀 처리 및 기판 냉각 처리 공정에서는, 처리 후의 기판을 대기 분위기로 돌리기 위한 대기압 복구를 행하고, 동시에, 처리 후 고온 기판의 냉각 이벤트도 겸하고 있다.
(13) 언로드 처리 공정에서는, 처리 후의 기판을 제1 로드락실(24)에서 캐리어 스테이션(21a)으로 반송한다.
여기에서, 상기 (3), (5), (7), (9), (11) 처리 공정의 동작으로서는, 예를 들면, 이재원의 처리실(여기서는, 로드락실도 포함)과 반송실(25)을 격리하고 있는 밸브 기구(게이트 밸브: GV)가 열리고, 소정의 기판을 진공 분위기용 이재기(31)에서 유지한 후 이재처의 처리실로 반송하여, 이재처의 GV가 닫히기까지의 동작을 나타내며, 경우에 따라서는, 전회의 이재 동작이 종료된 상태로부터 이재원의 기판 액세스에 필요한 진공 분위기용 이재기(31)의 예비 동작도 이에 포함된다. 본 예에서는, 본 과정의 동작이 요하는 시간을 반송 시간이라 한다.
또한, 상기 (4), (6), (8), (10) 프로세스 처리 공정의 동작으로서는, 예를 들면, 상술한 이재 동작에서 GV가 닫힌 직후에 소정의 시퀀스를 실행하여 기판에 극 박막 형성이나 열처리 등을 행해 기판을 내보내기 위하여 GV가 열리기 직전까지의 동작을 나타낸다.
도 6에 나타낸 타임 차트는, 상기 공정(1)∼(13)에 대하여, 각 기판의 처리 과정을 차원 이벤트화한 것이다.
복수의 기판에 대하여 동일한 처리를 연속적으로 또한 효율적으로 행하기 위해서는, 상기 타임 차트 중의 동일 이벤트가 겹치지 않도록 배치할 필요가 있다.
상기 도 5나 상기 도 6에 나타낸 바와 같이, 상이한 처리가 가능한 복수의 처리실(26∼29)에 있어서, 각 1회의 처리를 행하여 적층막을 형성하는 프로세스가 표준적으로 행해지고 있는 한편, 2개 이상의 처리실을 사용하여 처리실 수 이상의 적층막을 형성하는 프로세스(반송 프로세스)도 요구되고 있다. 구체적으로는, 반송 프로세스에서는, 다른 처리실을 경유한 후에 일단 처리를 마친 처리실로 기판을 반송하고, 다시 동일하거나 상이한 처리를 행한다.
여기에서, 본 예에서는, 반송 프로세스의 이벤트 타임 차트를 사용하는 처리실의 수를 연속 프로세스 수 n으로 하고, 결국, 연속 프로세스 수 n은 반송 프로세스의 대상이 되는 처리실의 수가 된다. 또한, 이하에서는 기판 처리의 흐름이나 이벤트 타임 차트로서는, 반송 프로세스에 관한 진공 반송계의 부분(예를 들면, 도 5 및 도 6에 나타낸 (3)∼(11)에 대응하는 처리의 부분)에 대해서만 나타낸다.
도 7에는, 반송 프로세스를 가지는 기판 처리 흐름의 일례(1)∼(9)로서, 연속 프로세스 수가 2일 경우를 도시하고 있다.
(1) 제1 기판 반송 처리 공정에서는, 반송실(25)의 진공 분위기용 이재기(31)에 의해, 제1 로드락실(24)에서 제1 처리실(26)로 기판을 반송한다.
(2) 제1 프로세스 처리 공정에서는, 제1 처리실(26)에서의 처리를 행한다.
(3) 제2 기판 반송 처리 공정에서는, 반송실(25)의 진공 분위기용 이재기(31)에 의해, 제1 처리실(26)에서 제2 처리실(27)로 기판을 반송한다.
(4) 제2 프로세스 처리 공정에서는, 제2 처리실(27)에서의 처리를 행한다.
(5) 제3 기판 반송 처리 공정에서는, 반송실(25)의 진공 분위기용 이재기(31)에 의해, 제2 처리실(27)에서 제l 처리실(26)로 기판을 반송한다.
(6) 제3 프로세스 처리 공정에서는, 제1 처리실(26)에서의 처리를 행한다.
(7) 제4 기판 반송 처리 공정에서는, 반송실(25)의 진공 분위기용 이재기(31)에 의해, 제1 처리실(26)에서 제2 처리실(27)로 기판을 반송한다.
(8) 제4 프로세스 처리 공정에서는, 제2 처리실(27)에서의 처리를 행한다.
(9) 제5 기판 반송 처리 공정에서는, 반송실(25)의 진공 분위기용 이재기(31)에 의해, 제2 처리실(27)에서 제1 로드락실(24)로 기판을 반송한다.
도 8(A), (B), (C)에는, 각각 반송 프로세스를 가지는 기판 처리에 있어서, 복수의 기판을 처리할 경우 이벤트 타임 차트의 일례를 도시하고 있다.
또한, 본 예에서는, 각 처리실(26∼29)에서의 처리 시간이 모두 동일한 시간(P)이며, 진공 분위기용 이재기(31)에 의한 1회의 반송 시간을 T라 한다.
또한, 본 예에서는, 복수의 기판을 반영구적으로 계속해서 처리할 경우 기판 1장당 처리 시간을 사이클타임으로 정의한다. 본 예에서는, 사이클타임은 기판의 투입 간격과 동일하다(즉, 사이클타임 = 투입 간격).
도 8(A)에는, 연속 프로세스 수가 2일 경우를 도시하고 있다.
이 경우, 1장째, 2장째, 3장째, ···의 각각의 기판에 대하여, 도 7에 나타낸 것 동일한 처리가 행해진다.
또한, 2장째의 기판의 투입 타이밍은, 1장째 기판에 대하여 제1 처리실(26)에서의 최후 처리가 완료된 후가 되며, 1장째 기판과 반송이 겹치지 않는 타이밍이 된다. 또한, 3장째 이후의 기판 투입 타이밍에 대해서도 동일하다.
이 경우, 제1 처리실(26)의 대기 시간(공백 시간)은 제2 처리실(27)에서의 처리 시간(P)과 같아지며, 제2 처리실(27)의 대기 시간(공백 시간)에 대해서도 동일하다.
또한, 연속 프로세스 수가 2일 경우의 사이클타임(CT1)은, (CT1 = 3P+4T)으로 표시된다.
도 8(B)에는, 연속 프로세스 수가 3인 경우를 도시하고 있다.
이 경우, l 장째, 2장째, 3장째, ‥·의 각각의 기판에 대하여, 3개의 처리실(본 예에서는, 제1 처리실(26), 제2 처리실(27), 제3 처리실(28))에서의 처리가 반복하여 행해진다.
또한, 2장째 기판의 투입 타이밍은, 1장째 기판에 대하여 제1 처리실(26)에서의 최후 처리가 완료된 후가 되며, 1장째 기판과 반송이 겹치지 않는 타이밍이 된다. 또한, 3장째 이후 기판의 투입 타이밍에 대해서도 동일하다.
이 경우, 제1 처리실(26)의 대기 시간(공백 시간)은 제2 처리실(27)에서의 처리 시간(P)과 제3 처리실(28)에서의 처리 시간(P)과 1회의 반송 시간(T)의 합(2P+T)와 같아지며, 제2 처리실(27)이나 제3 처리실(28)의 대기 시간(공백 시간)에 대해서도 동일하다.
또한, 연속 프로세스 수가 3일 경우의 사이클타임(CT2)은, (CT2 = 4P+5T)로 표시된다.
도 8(C)에는, 연속 프로세스 수가 4일 경우를 도시하고 있다.
이 경우, 1장째, 2장째, 3장째, ‥·의 각각의 기판에 대하여, 4개의 처리실(본 예에서는, 제1 처리실(26), 제2 처리실(27), 제3 처리실(28), 제4 처리실(29))에서의 처리가 반복해서 행해진다.
또한, 2장째의 기판의 투입 타이밍은, 1장째 기판에 대하여 제1 처리실(26)에서의 최후 처리가 완료된 후가 되고, 1장째 기판과 반송이 겹치지 않는 타이밍이 된다. 또한, 3장째 이후 기판의 투입 타이밍에 대해서도 동일하다.
이 경우, 제1 처리실(26)의 대기 시간(공백 시간)은 제2 처리실(27)에서의 처리 시간(P)과 제3 처리실(28)에서의 처리 시간(P)과 제4 처리실(29)에서의 처리 시간(P)과 2회의 반송 시간(T)의 합(3P+2T)과 같아지며, 제2 처리실(27)이나 제3 처리실(28), 제4 처리실(29)의 대기 시간(공백 시간)에 대해서도 동일하다.
또한, 연속 프로세스 수가 4일 경우의 사이클타임(CT3)은, (CT3 = 5P+6T)로 표시된다.
여기에서, 도 8(A), (B), (C)에 나타낸 방법에서는, 연속 프로세스 수 n이 증가함에 따라, 사이클타임이 증가하는 경향이 있다(예를 들면, CT1<CT2<CT3).
또한, 도 8(A), (B), (C)에 나타낸 방법에서는, 반송 프로세스의 실시에 의해 각 처리실(26∼29)에서 기판 처리나 반송을 전혀 행하지 않는 대기 시간(공백 시간)이 크게 발생하고, 처리실(26∼29)의 가동 효율이 현저하게 저하된다.
반송 프로세스에 있어서, 복수의 기판을 처리할 때에 주의해야만 되는 점은, 기판 반송의 교착 상태를 방지해야 된다는 것이다. 교착 상태란, 예를 들면, 2개의 처리실(26, 27)을 사용하여 반송 프로세스를 행할 때를 예로 하면, 1장째 기판을 제1 처리실(26)을 거쳐 제2 처리실(27)로 반송하고, 제2 처리실(27)에서의 l장째 기판의 처리 중에 2장째 기판을 제1 처리실(26)로 반송하는 경우에 생기는 반송 불가능 상태를 말한다. 즉, 1장째 기판은 제2 처리실(27)에 존재해서 다음 반송처가 제1 처리실(26)인 데 대해, 2장째 기판은 제1 처리실(26)에 존재해서 다음 반송처가 제2 처리실(27)이기 때문에, 양쪽의 기판 모두 상대 기판의 존재에 의해 자기의 반송 루트가 확보되지 않게 된다.
반송 프로세스에 있어서, 교착 상태를 확실하게 방지하는 유효한 방법으로서는, 도 8(A), (B), (C)에 나타낸 바와 같이, 예를 들면, 기판의 최초 처리가 제1 처리실(26)에서 행해질 경우에는, 선행하는 기판 처리에서는 제1 처리실(26)에서의 최후 처리가 종료하면 후발 기판 반송을 시작하도록, 제1 처리실(26)로 기판을 반송할 때 기판마다 투입 타이밍(예를 들면, 투입 간격)을 조정하는 것이다.
도 8(A), (B), (C)에 나타낸 방법에서는, 연속 프로세스 수를 n으로 하고, 각 처리실 간의 반송 시간을 T라 하고, 각 처리실에서의 처리 시간을 일률적으로 P시간으로 하면, 사이클타임 CT는, {CT = (n+1)·P+(n+2)·T}로 표시된다.
또한, 상기에서는, 1회만 반송 프로세스를 행한 경우이며, 이 경우, 반송 프로세스를 1회 실행하면 동일한 처리실에서 처리하는 회수는 2회가 된다.
또한, 반송 프로세스의 회수를 m으로 한 경우의 사이클타임 CTm은, {CTm = (m·n+1)·P+(m·n+2)·T}로 표시된다.
이들 식에 나타낸 바와 같이, 사이클타임은 연속 프로세스 수 n과 반송 프로세스의 회수 m에 비례하여 길어지며, 또한, 도 8(A), (B), (C)에 나타낸 바와 같이 각 처리실에서 프로세스 처리와 반송 처리 중 어느 것에도 기여하지 않는 대기 시간(공백 시간)이 크게 존재한다는 점에서, 본 예의 방법에서는, 각 처리실의 처리 효율이 현저하게 저하되고, 반도체 기판의 생산 효율이 떨어지는 문제가 있었다.
이에 대하여, 본 발명에서는, 반송 프로세스를 가지는 기판 처리를 효율적으로 행할 수 있다.
여기에서, 본 발명에 따른 기판 처리 장치 등의 구성으로서는, 반드시 상술한 것에 한정되지 않으며, 다양한 구성을 이용할 수 있다. 또한, 본 발명은, 예를 들면, 본 발명에 따른 처리를 실행하는 방법 또는 방식이나, 이러한 방법이나 방식을 실현하기 위한 프로그램이나 해당 프로그램을 기록하는 기록 매체 등으로서 제공하는 것도 가능하며, 또한, 다양한 장치나 시스템으로서 제공하는 것도 가능하다.
또한, 본 발명의 적용 분야로서는, 반드시 상술한 것에 한정되지 않으며, 본 발명은 다양한 분야에 적용될 수도 있다.
또한, 본 발명에 따른 기판 처리 장치 등에서 행해지는 각종 처리로서는, 예를 들면 프로세서나 메모리 등을 구비한 하드웨어 자원에서 프로세서가 R0M에 저장된 제어 프로그램을 실행함으로써 제어되는 구성을 이용할 수도 있으며, 또한, 예를 들면 해당 처리를 실행하기 위한 각 기능 수단이 독립된 하드웨어 회로로서 구성될 수도 있다.
또한, 본 발명은 상기의 제어 프로그램을 저장한 플로피(등록 상표) 디스크나 CD(compact disc)-ROM 등의 컴퓨터에 의해 판독 가능한 기록 매체나 해당 프로그램(자체)일 수도 있으며, 상기 제어 프로그램을 해당 기록 매체로부터 컴퓨터에 입력하여 프로세서를 실행시킴으로써, 본 발명에 따른 처리를 수행할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 기판 처리 장치 등에 의하면, 기판을 2개 이상의 처리실에 의해 연속적으로 처리한 후에, 최후의 처리실에서 해당 2개 이상의 처리실 중 최후 이외의 어느 하나의 처리실로 상기 기판을 다시 반송하여 처리하는 반송 프로세스를 실행할 경우, 상기 재반송시에, 상기 기판을 처리실 이외의 장소에 일시적으로 퇴피시킨 후, 상기 임의의 처리실로 반송함으로써 복수의 기판을 연속적으로 처리할 때, 반송 프로세스를 가지는 기판 처리를 효율적으로 행할 수 있다.

Claims (14)

  1. 복수의 기판을 연속적으로 처리하는 기판 처리 장치에 있어서,
    상기 기판의 반송 공간이 되는 반송실;
    상기 기판을 처리하는 복수의 처리실;
    상기 반송실에 설치되어 상기 기판을 반송하는 기판 반송 장치; 및
    상기 기판을 2개 이상의 상기 처리실에 의해 연속적으로 처리한 후, 최후의 처리실에서 상기 2개 이상의 처리실 중 최후 처리실 이외의 임의의 처리실로 상기 기판을 다시 반송하여 처리하는 반송 프로세스를 실행하는 경우, 상기 다시 반송할 때에 상기 기판을 상기 처리실 이외의 장소에 일시적으로 퇴피(退避)시킨 후에 상기 임의의 처리실로 반송하도록 상기 기판 반송 장치에 의한 기판의 반송 처리를 제어하는 제어부
    를 포함하며,
    상기 2개 이상의 각각의 처리실에서 기판의 처리 시간이 동일한 경우, 반송 프로세스의 대상이 되는 처리실의 수를 n이라 하고, 처리실 간의 기판 반송 시간을 T라 하면, 상기 제어부는 상기 퇴피를 위한 퇴피 시간으로서 {(n-1)·T}를 이용하는 것을 특징으로 하는 기판 처리 장치.
  2. 제1항에 있어서,
    상기 반송 프로세스의 각 처리실에서는, 상기 각 처리실에서 전회(前回)에 행해진 처리와 동일한 처리가 행해지는 것을 특징으로 하는 기판 처리 장치.
  3. 제1항에 있어서,
    상기 반송 프로세스의 각 처리실에서는, 상기 각 처리실에서 전회에 행해진 처리와 상이한 조건의 처리가 행해지는 것을 특징으로 하는 기판 처리 장치.
  4. 제1항에 있어서,
    1장의 기판에 대하여, 상기 반송실에 연접된 처리실 수 이상의 횟수로 처리하는 것을 특징으로 하는 기판 처리 장치.
  5. 제4항에 있어서,
    상기 1장의 기판에, 상기 처리실 수 이상의 개수의 적층막을 형성하는 것을 특징으로 하는 기판 처리 장치.
  6. 제1항에 있어서,
    상기 제어부는, 첫 번째 기판에 대하여 최초 처리실에서의 처리 및 다음 처리실로의 반송이 완료된 후에, 두 번째 기판을 상기 최초 처리실로 반송하도록 상기 기판 반송 장치에 의한 기판의 반송 처리를 제어하는 것을 특징으로 하는 기판 처리 장치.
  7. 제1항에 있어서,
    상기 기판을 퇴피시키는 처리실 이외의 장소는, 상기 반송실에 연접된 예비실 내부인 것을 특징으로 하는 기판 처리 장치.
  8. 복수의 기판을 연속적으로 처리하는 기판 처리 장치에 있어서,
    상기 기판의 반송 공간이 되는 반송실;
    상기 기판을 처리하는 복수의 처리실;
    상기 반송실에 설치되어 상기 기판을 반송하는 기판 반송 장치; 및
    상기 기판을 2개 이상의 상기 처리실에 의해 연속적으로 처리한 후, 최후의 처리실에서 상기 2개 이상의 처리실 중 최후 처리실 이외의 임의의 처리실로 상기 기판을 다시 반송하여 처리하는 반송 프로세스를 실행하는 경우, 상기 다시 반송할 때에 상기 기판을 상기 처리실 이외의 장소에 일시적으로 퇴피(退避)시킨 후에 상기 임의의 처리실로 반송하도록 상기 기판 반송 장치에 의한 기판의 반송 처리를 제어하는 제어부
    를 포함하며,
    상기 기판을 퇴피시키는 처리실 이외의 장소는, 상기 반송실에 연접된 로드락실 내부인 것을 특징으로 하는 기판 처리 장치.
  9. 삭제
  10. 복수의 기판을 연속적으로 처리하는 기판 처리 장치에 있어서,
    상기 기판의 반송 공간이 되는 반송실;
    상기 기판을 처리하는 복수의 처리실;
    상기 반송실에 설치되어 상기 기판을 반송하는 기판 반송 장치; 및
    상기 기판을 2개 이상의 상기 처리실에 의해 연속적으로 처리한 후, 최후의 처리실에서 상기 2개 이상의 처리실 중 최후 처리실 이외의 임의의 처리실로 상기 기판을 다시 반송하여 처리하는 반송 프로세스를 실행하는 경우, 상기 다시 반송할 때에 상기 기판을 상기 처리실 이외의 장소에 일시적으로 퇴피(退避)시킨 후에 상기 임의의 처리실로 반송하도록 상기 기판 반송 장치에 의한 기판의 반송 처리를 제어하는 제어부
    를 포함하며,
    상기 2개 이상의 처리실 중 어느 하나의 처리실에서 기판의 처리 시간이 상이한 경우, 반송 프로세스의 대상이 되는 처리실의 수를 n이라 하고, 처리실 간의 기판 반송 시간을 T라 하고, 상기 2개 이상의 처리실 중에서 기판의 처리 시간이 최장인 처리실에서의 기판의 처리 시간을 Pmax라 하면, 상기 제어부는, 상기 퇴피를 위한 퇴피 시간으로서, Pmax와 반송 프로세스가 실행되는 각 처리실에서의 기판의 처리 시간의 차이를 상기 각 처리실의 전부에 대하여 {(n-1)·T}에 더한 결과를 이용하는 것을 특징으로 하는 기판 처리 장치.
  11. 제1항 또는 제10항에 있어서,
    상기 처리실에서의 기판의 처리 시간은, 상기 처리실과 상기 반송실을 격리하는 게이트 밸브가 닫힌 후부터, 상기 기판의 처리가 행해지고, 상기 게이트 밸브가 열릴 때까지의 시간으로 규정되는 것을 특징으로 하는 기판 처리 장치.
  12. 제1항 또는 제10항에 있어서,
    상기 반송 시간은, 이재원(移載元)의 처리실과 상기 반송실을 격리하고 있는 게이트 밸브가 열린 후부터, 반송 대상인 기판을 상기 기판 반송 장치에서 유지한 후에 이재처(移載先)의 처리실로 반송하고, 상기 이재처의 게이트 밸브가 닫힐 때까지의 시간으로 규정되는 것을 특징으로 하는 기판 처리 장치.
  13. 1개의 기판 반송 장치를 수용하는 반송실에 복수의 처리실이 연접되고, 기판을 상기 복수의 처리실 내부의 2개 이상의 처리실(P1, P2, ···, Pj)(j는 2이상의 자연수)에서 연속적으로 처리하는 기판 처리 장치에 있어서,
    상기 연속 처리를 행한 최후의 처리실(Pj)에서 상기 연속 처리한 처리실 중 임의의 처리실Px(1≤x <j)로 상기 기판을 다시 반송하여 Px, ···, Py(x≤y≤j)의 순으로 연속적으로 처리를 행하는 반송 프로세스를 실행할 경우, 상기 최후의 처리실(Pj)에서 상기 임의의 처리실(Px)로 상기 기판을 반송할 때, 상기 기판을 처리실 이외의 장소에 일시적으로 퇴피시킨 후에, 상기 임의의 처리실(Px)로 상기 기판을 반송하도록 상기 기판 반송 장치에 의한 기판의 반송 처리를 제어하는 제어부
    를 포함하며,
    상기 2개 이상의 각각의 처리실에서 기판의 처리 시간이 동일한 경우, 반송 프로세스의 대상이 되는 처리실의 수를 n이라 하고, 처리실 간의 기판 반송 시간을 T라 하면, 상기 제어부는 상기 퇴피를 위한 퇴피 시간으로서 {(n-1)·T}를 이용하는 것을 특징으로 하는 기판 처리 장치.
  14. 복수의 기판을 연속적으로 처리하고, 반도체 디바이스를 제조하는 반도체 디바이스 제조 방법에 있어서,
    상기 기판을 2개 이상의 처리실에 의해 연속적으로 처리한 후에, 최후의 처리실에서 상기 2개 이상의 처리실 중 최후 처리실 이외의 임의의 처리실로 상기 기판을 다시 반송하여 처리를 행하는 반송 프로세스를 실행하는 경우, 상기 재반송시에, 상기 기판을 처리실 이외의 장소에 일시적으로 퇴피시킨 후에 상기 임의의 처리실로 반송하며,
    상기 2개 이상의 각각의 처리실에서 기판의 처리 시간이 동일한 경우, 반송 프로세스의 대상이 되는 처리실의 수를 n이라 하고, 처리실 간의 기판 반송 시간을 T라 하면, 상기 퇴피를 위한 퇴피 시간으로서 {(n-1)·T}를 이용하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
KR1020067016551A 2004-05-17 2005-05-12 기판 처리 장치 및 반도체 디바이스 제조 방법 Expired - Lifetime KR100823216B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00146113 2004-05-17
JP2004146113 2004-05-17

Publications (2)

Publication Number Publication Date
KR20060118591A KR20060118591A (ko) 2006-11-23
KR100823216B1 true KR100823216B1 (ko) 2008-04-21

Family

ID=35394427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016551A Expired - Lifetime KR100823216B1 (ko) 2004-05-17 2005-05-12 기판 처리 장치 및 반도체 디바이스 제조 방법

Country Status (5)

Country Link
US (2) US7491662B2 (ko)
JP (2) JP4545147B2 (ko)
KR (1) KR100823216B1 (ko)
CN (1) CN100468683C (ko)
WO (1) WO2005112108A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI367192B (en) * 2003-11-13 2012-07-01 Applied Materials Inc Calibration of high speed loader to substrate transport system
EP3249699B1 (en) * 2009-03-18 2020-04-15 Evatec AG Method of inline manufacturing a solar cell panel
JP5023128B2 (ja) 2009-10-07 2012-09-12 東京エレクトロン株式会社 塗布現像装置及び塗布現像方法
JP5282021B2 (ja) * 2009-12-14 2013-09-04 株式会社日立ハイテクノロジーズ 半導体処理システム及び半導体処理方法
JP5947030B2 (ja) * 2010-12-28 2016-07-06 キヤノンアネルバ株式会社 基板処理方法、基板処理装置
JP6842828B2 (ja) * 2015-12-24 2021-03-17 東京エレクトロン株式会社 処理システム及び処理プログラム
JP7142494B2 (ja) * 2018-06-25 2022-09-27 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP7311553B2 (ja) 2021-03-29 2023-07-19 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
JP7375069B2 (ja) 2022-03-07 2023-11-07 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004015021A (ja) * 2002-06-11 2004-01-15 Dainippon Screen Mfg Co Ltd 基板処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0272141B1 (en) * 1986-12-19 1994-03-02 Applied Materials, Inc. Multiple chamber integrated process system
US5185243A (en) * 1988-08-25 1993-02-09 Syntex (U.S.A.) Inc. Method for detection of specific nucleic acid sequences
US5210015A (en) * 1990-08-06 1993-05-11 Hoffman-La Roche Inc. Homogeneous assay system using the nuclease activity of a nucleic acid polymerase
JP3193904B2 (ja) * 1997-08-01 2001-07-30 株式会社日立国際電気 基板搬送制御方法及び基板製品の製造方法
EP1472335A4 (en) * 2001-11-08 2005-12-28 Univ Johns Hopkins METHODS AND SYSTEMS FOR SEQUENCING NUCLEIC ACIDS
WO2003072745A2 (en) * 2002-02-22 2003-09-04 Eshleman James R Antigene locks and therapeutic uses thereof
US6832863B2 (en) * 2002-06-11 2004-12-21 Dainippon Screen Mfg. Co., Ltd. Substrate treating apparatus and method
JP4408606B2 (ja) * 2002-06-11 2010-02-03 大日本スクリーン製造株式会社 基板処理装置
JP2004015023A (ja) * 2002-06-11 2004-01-15 Dainippon Screen Mfg Co Ltd 基板処理装置およびその方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004015021A (ja) * 2002-06-11 2004-01-15 Dainippon Screen Mfg Co Ltd 基板処理装置

Also Published As

Publication number Publication date
US20070184636A1 (en) 2007-08-09
JPWO2005112108A1 (ja) 2008-03-27
JP2009135542A (ja) 2009-06-18
JP4545147B2 (ja) 2010-09-15
US20090142168A1 (en) 2009-06-04
CN1926678A (zh) 2007-03-07
CN100468683C (zh) 2009-03-11
WO2005112108A1 (ja) 2005-11-24
KR20060118591A (ko) 2006-11-23
US7491662B2 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
JP2009135542A (ja) 基板処理装置
JP2010505280A (ja) 基板処理システム及び方法
KR20100129211A (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP4494523B2 (ja) インライン型ウェハ搬送装置および基板搬送方法
TWI678752B (zh) 基板搬送方法及處理系統
JP2016207767A (ja) 基板処理システム
JP7548666B2 (ja) 半導体製造装置、基板搬送方法及びプログラム
JP2005322762A (ja) 基板処理装置
JP2009164426A (ja) プラズマｃｖｄ装置
KR100387418B1 (ko) 반도체 제조 공정에서 사용되는 스피너 시스템
JP2001239144A (ja) ロードロック式真空装置
JP4754791B2 (ja) 真空処理装置
JP2005136021A (ja) 基板処理装置
KR101626467B1 (ko) 기판처리장치
JPH0237742A (ja) 半導体装置の製造装置
JP2006222328A (ja) 基板処理装置
JPH053174A (ja) 半導体装置の製造方法
KR100666354B1 (ko) 포토리소그라피 공정을 위한 반도체 제조장치
JPH1150256A (ja) 真空処理装置および真空処理方法
KR20040008894A (ko) 멀티 챔버를 구비한 반도체 제조 장비
JPH04277025A (ja) 真空処理装置
KR100186502B1 (ko) 반도체 제조 공정의 잔열 방지형 알.티.피.시스템
JP2017028209A (ja) 基板収納方法及び基板処理装置
JPH01292816A (ja) 半導体製造熱処理方法及び装置
JPS61113767A (ja) エンドステ−シヨン

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20060817

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070822

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071220

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080411

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080414

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110318

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120322

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130321

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140319

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160318

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170322

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180316

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190319

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20210325

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20220323

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20240315

Start annual number: 17

End annual number: 17