CN100468683C - 衬底处理装置 - Google Patents

衬底处理装置 Download PDF

Info

Publication number
CN100468683C
CN100468683C CNB2005800061729A CN200580006172A CN100468683C CN 100468683 C CN100468683 C CN 100468683C CN B2005800061729 A CNB2005800061729 A CN B2005800061729A CN 200580006172 A CN200580006172 A CN 200580006172A CN 100468683 C CN100468683 C CN 100468683C
Authority
CN
China
Prior art keywords
process chamber
substrate
mentioned
chamber
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800061729A
Other languages
English (en)
Other versions
CN1926678A (zh
Inventor
高野智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Electric Co., Ltd.
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN1926678A publication Critical patent/CN1926678A/zh
Application granted granted Critical
Publication of CN100468683C publication Critical patent/CN100468683C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/139—Associated with semiconductor wafer handling including wafer charging or discharging means for vacuum chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/14—Wafer cassette transporting

Abstract

一种连续处理多个衬底的衬底处理装置，高效进行包括返回工序的衬底处理。所述衬底处理装置包括：作为衬底输送空间的输送室；进行衬底处理的多个处理室；设置在上述输送室中的衬底输送装置，其具有输送衬底的功能；以及控制单元，控制由上述衬底输送装置输送衬底的输送处理，使得在执行返回工序的情况下进行再次输送时，上述衬底在处理室以外的地方暂时退避之后，输送到上述任意一个处理室，其中，所述返回工序，为由2个或2个以上的处理室连续处理衬底之后，再次从最后的处理室向该2个或2个以上的处理室中最后以外的任意一个处理室输送上述衬底，进行处理。

Description

衬底处理装置
技术领域
本发明涉及处理衬底的衬底处理装置，尤其涉及在连续处理多个衬底时有效地进行包括返回工序(return process)的衬底处理的衬底处理装置等。
背景技术
例如，在对半导体衬底(wafer:晶片)实施预定处理的半导体制造装置、对LCD(Liquid Crystal Display)用玻璃基板实施预定处理的LCD制造装置等衬底处理装置中，设置多个处理室，在各处理室中对衬底实施成膜处理等。另外，在各处理室之间等通过搬运机输送衬底。
另外，例如在可进行不同处理的多个处理室中，标准地进行了各进行1次处理形成层叠膜的工序，同时还希望进行使用2个或2个以上的处理室，形成处理室数目或处理室数目以上的层叠膜的工序(返回工序)。具体而言，在返回工序中，在经过其他处理室后将衬底输送至暂时完成处理的处理室，再次进行相同处理或不同条件的处理。
【专利文献1】日本特开平11-102953号公报。
【专利文献2】日本特开平10-199960号公报。
发明内容
但是，现有的衬底处理装置等，在包括返回工序的衬底处理中连续处理多个衬底时的周期变长，另外，在各处理室工序处理和输送处理都不进行的待机时间(空闲时间)增长，因而产生各处理室的处理效率显著下降、半导体衬底的生产效率下降这样的问题。
本发明正是鉴于这样的现有课题而完成的，其目的在于，提供一种在连续处理多个衬底时，能够高效进行包括返回工序的衬底处理的衬底处理装置。
即，在具有成为衬底输送空间的输送室、进行衬底处理的多个处理室、设置在上述输送室具有输送衬底功能的衬底输送装置的结构中，衬底输送控制装置控制由上述衬底输送装置输送衬底的输送处理，使得在执行返回工序的情况下进行再次输送时，使上述衬底在处理室以外的地方暂时退避之后，输送到上述任意一个处理室，其中，所述返回工序，为由2个或2个以上的处理室连续处理衬底之后，再次从最后的处理室向该2个或2个以上的处理室中最后以外的任意一个处理室输送上述衬底进行处理，所述处理室以外的地方是预备室或预置导向室，在上述2个或2个以上的处理室的每一个中衬底处理时间相等的情况下，设作为返回工序对象的处理室数目为n，处理室间衬底的输送时间为T，上述控制单元，使用{(n-1)·T}作为上述退避的时间。
因此，能够在连续处理多个衬底时，高效进行包括返回工序的衬底处理，具体而言，例如能够防止连续处理的多个衬底间的停顿，同时缩短周期以及各处理室的待机时间(空闲时间)。
在此，作为衬底处理装置所具有的多个处理室的数目可以为各种数目。
另外，作为进行衬底处理的2个或2个以上的处理室数目可以为各种数目。
另外，作为进行衬底处理的2个或2个以上的处理室可以为各种处理室。
另外，成为返回工序对象的处理室数目(连续工序数)n可以使用各种数目。
另外，作为返回工序中衬底处理顺序和整体衬底处理顺序可以分别使用各种顺序。即，作为在各处理室中处理1个衬底的顺序可以使用各种顺序。
另外，连续处理多个衬底时，向一系列衬底处理连续放入多个衬底的时间间隔(放入间隔)可以使用各种时间间隔，例如使用可防止停顿的时间间隔。
另外，作为衬底可以使用各种衬底，例如使用用于制造半导体器件、LCD器件的硅晶片或玻璃基板。
另外，作为使衬底在暂时退避的地方暂时退避的时间(退避时间)可以使用各种时间，例如使用能够防止停顿的时间。
另外，作为使衬底暂时退避的地方可以使用各种地方，作为一个例子能够使用与处理室不同地方的1个或2个以上的预备室，作为其他例子还能够使用与处理室不同地方的1个或2个以上的预置导向室。
本发明的衬底处理装置具有如下结构。
即，在上述2个或2个以上的处理室的每一个的衬底处理时间(工序处理时间)相等的情况下，设作为返回工序对象的处理室数目(连续工序数)为n，处理室间的衬底输送时间为T，上述衬底输送控制装置使用{(n-1)·T}作为上述退避时间。
例如，从预置导向室向处理室输送衬底的输送时间、从处理室向预置导向室输送衬底的输送时间，与从1个处理室向其他处理室输送衬底的输送时间同样为T。
因此，在上述2个或2个以上的处理室的每一个的衬底处理时间相等的情况下，能够高效进行包括返回工序的衬底处理。
本发明的衬底处理装置具有如下结构。
即，在上述2个或2个以上的处理室的任意一个处理室的衬底的处理时间(工序处理时间)不同的情况下，设作为返回工序对象的处理室数目(连续工序数)为n，处理室间的衬底输送时间为T，上述2个或2个以上的处理室中衬底处理时间最长的处理室的衬底处理时间为Pmax，上述衬底输送控制装置，使用关于上述所有处理室将Pmax与执行返回工序的各处理室的衬底的处理时间的差之和再加上{(n-1)·T}的结果，作为上述退避时间。
例如从预置导向室向处理室输送衬底的输送时间、从处理室向预置导向室输送衬底的输送时间，也与从1个处理室向其他处理室输送衬底的输送时间同样为T。
因此，在上述2个或2个以上的处理室的任意一个处理室的衬底的处理时间不同的情况下，能够高效进行包括返回工序的衬底处理。
在本发明的半导体器件制造方法中，如下所述地连续处理多个衬底，制造半导体器件。
即，在执行返回工序的情况下进行再次输送时，在使上述衬底在处理室以外的地方暂时退避之后，输送到最后以外的任意一个处理室，其中，所述返回工序，为由2个或2个以上的处理室连续处理衬底之后，再次从最后的处理室向该2个或2个以上的处理室中最后以外的任意一个处理室输送上述衬底进行处理，所述处理室以外的地方是预备室或预置导向室，在上述2个或2个以上的处理室的每一个中衬底处理时间相等的情况下，设作为返回工序对象的处理室数目为n，处理室间衬底的输送时间为T，使用{(n-1)·T}作为上述退避的时间。
因此，连续处理多个衬底制造半导体器件时，能够高效进行包括返回工序的衬底处理。
另外，作为半导体器件也可以使用各种器件。
附图说明
图1是表示本发明的一个实施例的衬底处理装置的结构例的图。
图2中的(A)、(B)、(C)是表示处理多片衬底的时序的一例的图。
图3中的(A)、(B)、(C)是表示处理多片衬底的时序的一例的图。
图4是表示衬底处理装置的结构例的图。
图5是表示衬底输送流程的一例的图。
图6是作为事项(event)时序表示衬底处理经过的一例的图。
图7是表示包括返回工序的衬底处理流程的一例的图。
图8中的(A)、(B)、(C)是表示处理多片衬底的时序的一例的图。
具体实施方式
参照附图说明本发明的实施例。
在本实施例中，以处理半导体器件衬底的衬底处理装置和半导体器件的制造方法为例进行说明，但是，例如也可以将同样的结构和动作用于处理LCD用衬底的衬底处理装置等。
图1表示本发明的一个实施例的衬底处理装置的结构例。
本例子的衬底处理装置，由载置台(carrier station)(load port:LP)1a、1b及1c，空气气氛搬运机(LH)2，衬底位置修正单元(aligner:AU)3，第1预置导向(load lock)室(LM1)4，设置有真空气氛搬运机(TH)13的输送室5，第1处理室(PM1)6，第2处理室(PM2)7，第3处理室(PM3)8，第4处理室(PM4)9，第2预置导向室(LM2)10，第1预备室11，第2预备室12以及控制单元14构成。
在此，作为构成要素包括预置导向室4、10，在其中央配置装有进行衬底输送的搬运机13的输送室5，在该输送室5周围相邻地存在2个或2个以上(本例为4个)对衬底实施预定加工的处理室6～9，用于在进行输送室5与外部的衬底交换时，通过N2等惰性气体进行气氛置换，防止空气成分混入处理室6～9。另外，还配置有用于在处理中暂时设置收纳有衬底的载体的载置台1a、1b及1c，随时从载置台1a、1b、1c上的载体向预置导向室4、10输送单一衬底的搬运机2，以及用于在预置导向室4、10高精度地配置载体内的衬底的衬底位置修正单元3。另外，在输送室5还设置有可进行衬底暂时退避的预备室11、12。另外，还设置有控制单元14。
关于预备室11、12，在本例子中设计成能够退避全部处理室6～9中可进行1次处理的衬底数的总数。例如，在本例子的结构中，在各处理室6～9可分别处理1片衬底，全部处理室6～9合计能够处理4片衬底，因此，2个预备室11、12为可分别各退避2片衬底的构造，全部的预备室11、12合计能够退避4片衬底。
另外，在本例子中表示设置2个预备室11、12的例子，预备室的数目可以为任意数目，例如可以采用仅1个预备室用于退避衬底的结构，或者采用2个或2个以上的预备室同时用于退避衬底的结构。
另外，各处理室6～9例如构成为成膜室、缓冲室等。
另外，控制单元14在本例子中为使用ROM(Read Only Memory)、RAM(Random Access Memory)、CPU(Central Processing Unit)等硬件资源执行预定程序的结构。
在本实施例中，各处理室6～9的工序处理需要的时间，用关闭隔离各处理室6～9和输送室5的闸阀机构(gate valve:GV)进行了处理后至开启该GV的时间来规定。
另外，本实施例中，由真空气氛搬运机13从作为搬运源的处理室6～9或预置导向室4、10向作为搬运目的地的处理室6～9或预置导向室4、10输送衬底的输送处理需要的时间，用从作为搬运源的处理室等X向作为搬运目的地的其他处理室等Y移动衬底需要的时间来规定。
另外，在本实施例中，设进行返回工序的处理室数目为连续工序数(n)，即，连续工序数n是成为返回工序对象的处理室数目。另外，设返回工序次数为m。
另外，在本实施例中，作为事项时序，仅表示关于返回工序的真空输送系统部分(例如，对应于图5及图6所示的(3)～(11)的处理部分)。
图2中的(A)、(B)、(C)，分别示出了在具有返回工序的衬底处理中，由图1所示的衬底处理装置处理多个衬底时的事项时序的一个例子。
在本例子中，各处理室6～9的处理时间全部是相同时间P，由真空气氛搬运机13输送1次的输送时间是T。
另外，在本例子中，表示返回工序次数m为1的情况。
本例子的特点在于，在再次将衬底输送至相同处理室6～9前暂时使其经由预备室11、12，例如，当按照(第1次的)第1处理室6、(第1次的)第2处理室7、(第2次的)第1处理室6、(第2次的)第2处理室7的顺序输送衬底时，在向第2次的第1处理室6输送衬底前，暂时经由第1预备室11或第2预备室12输送衬底，即，按照(第1次的)第1处理室6、(第1次的)第2处理室7、预备室(第1预备室11或第2预备室12)、(第2次的)第1预备室6、(第2次的)第2处理室7这样的顺序输送衬底。
图2(A)表示连续工序数为2的情况。
在这样的情况下，关于第1片、第2片、第3片......的各个衬底，进行从预置导向室(第1预置导向室4或第2预置导向室10)到第1处理室6的输送处理、在第1处理室6的工序处理P1、从第1处理室6到第2处理室7的输送处理、在第2处理室7的工序处理P2、从第2处理室7到预备室(第1预备室11或第2预备室12)的输送处理、在该预备室的退避(退避时间W)、从该预备室到第1处理室6的输送处理、在第1处理室6的工序处理P1、从第1处理室6到第2处理室7的输送处理、在第2处理室7的工序处理P2、从第2处理室7到预置导向室(第1预置导向室4或第2预置导向室10)的输送处理。各输送处理由输送室5的真空气氛搬运机13进行。
另外，使衬底退避到预备室11、12的退避时间W，是与1次的输送时间T相等的时间(即W＝T)。
另外，第2片衬底的放入时刻，为关于第1片衬底在第1处理室6的最初处理完成之后，与第1片衬底输送不重叠的时刻，具体而言，为(第2片衬底的放入间隔＝P+2T)。
另外，第3片衬底的放入时刻，为关于第2片衬底在第1处理室6的最后处理完成之后，与第2片衬底输送不重叠的时刻，具体而言，为(第3片衬底的放入间隔＝3P+5T+W＝3P+6T)。
于是，成为(第1片衬底和第3片衬底的放入时间间隔＝4P+8T)。
图2(B)表示连续工序数为3的情况。
在这样的情况下，关于第1片、第2片、第3片... ...的各个衬底，进行从预置导向室(第1预置导向室4或第2预置导向室10)到第1处理室6的输送处理、在第1处理室6的工序处理P1、从第1处理室6到第2处理室7的输送处理、在第2处理室7的工序处理P2、从第2处理室7到第3处理室8的输送处理、在第3处理室8的工序处理P3、从第3处理室8到预备室(第1预备室11或第2预备室12)的输送处理、在该预备室的退避(退避时间W)、从该预备室到第1处理室6的输送处理、在第1处理室6的工序处理P1、从第1处理室6到第2处理室7的输送处理、在第2处理室7的工序处理P2、从第2处理室7到第3处理室8的输送处理、在第3处理室8的工序处理P3、从第3处理室8到预置导向室(第1预置导向室4或第2预置导向室10)的输送处理。各输送处理由输送室5的真空气氛搬运机13进行。
另外，使衬底退避到预备室11、12的退避时间W，为与2次的输送时间2T相等的时间(即W＝2T)。
另外，第2片衬底的放入时刻，为关于第1片衬底在第1处理室6的最初处理完成之后，与第1片衬底输送不重叠的时刻，具体而言，为(第2片衬底的放入间隔＝P+2T)。
同样，第3片衬底的放入时刻，为关于第2片衬底在第1处理室6的最初处理完成之后，与第2片衬底输送不重叠的时刻，具体而言，为(第3片衬底的放入间隔＝P+2T)。
另外，第4片衬底的放入时刻，为关于第3片衬底在第1处理室6的最后处理完成之后，与第3片衬底输送不重叠的时刻，具体而言，为(第4片衬底的放入间隔＝4P+6T+W＝4P+8T)。
于是，成为(第1片衬底和第4片衬底的放入间隔＝6P+12T)。
图2(C)表示连续工序数为4的情况。
在这样的情况下，关于第1片、第2片、第3片... ...的各个衬底，进行从预置导向室(第1预置导向室4或第2预置导向室10)到第1处理室6的输送处理、在第1处理室6的工序处理P1、从第1处理室6到第2处理室7的输送处理、在第2处理室7的工序处理P2、从第2处理室到第3处理室8的输送处理、在第3处理室8的工序处理P3、从第3处理室8到第4处理室9的输送处理、在第4处理室9的工序处理P4、从第4处理室9到预备室(第1预备室11或第2预备室12)的输送处理、在该预备室的退避(退避时间W)、从该预备室到第1处理室6的输送处理、在第1处理室6的工序处理P1、从第1处理室6到第2处理室7的输送处理、在第2处理室7的工序处理P2、从第2处理室7到第3处理室8的输送处理、在第3处理室8的工序处理P3、从第3处理室8到第4处理室9的输送处理、在第4处理室9的工序处理P4、从第4处理室9到预置导向室(第1预置导向室4或第2预置导向室10)的输送处理。各输送处理由输送室5的真空气氛搬运机13进行。
另外，使衬底退避到预备室11、12的退避时间W，为与3次的输送时间3T相等的时间(即W＝3T)。
另外，第2片衬底的放入时刻，为关于第1片衬底在第1处理室6的最初处理完成之后，与第1片衬底输送不重叠的时刻，具体而言，为(第2片衬底的放入间隔＝P+2T)。
同样，第3片衬底的放入时刻，为关于第2片衬底在第1处理室6的最初处理完成之后，与第2片衬底输送不重叠的时刻，具体而言，为(第3片衬底的放入间隔＝P+2T)。
同样，第4片衬底的放入时刻，为关于第3片衬底在第1处理室6的最初处理完成之后，与第3片衬底输送不重叠的时刻，具体而言，为(第4片衬底的放入间隔＝P+2T)。
另外，第5片衬底的放入时刻，为关于第4片衬底在第1处理室6的最后处理完成之后，与第4片衬底输送不重叠的时刻，具体而言，为(第5片衬底的放入间隔＝5P+7T+W＝5P+10T)。
于是，成为(第1片衬底和第5片衬底的放入间隔＝8P+16T)。
本例子的衬底处理流程具有如下特征:在第2片以后的衬底放入间隔中，在连续工序数为n的情况下，关于自然数k，第(k·n+1)片衬底的放入间隔与其它衬底的放入间隔不同。k仅用于定义与某衬底放入间隔不同的间隔的衬底。
具体而言，如图2(A)所示，在连续工序数n＝2的情况下，第3、5、7......片(k＝1、2、3......)衬底的放入间隔与其它不同；另外，如图2(B)所示，在连续工序数n＝3的情况下，第4、7、10......片(k＝1、2、3......)衬底的放入间隔与其他不同；另外，如图2(C)所示，在连续工序数n＝4的情况下，第5、9、13......片(k＝1、2、3......)衬底的放入间隔与其他不同。
在此，在各工序处理的时间一律为P、输送时间为T的情况下，衬底的放入间隔根据下述(条件1)、(条件2)算出。
另外，在预备室的衬底的暂时退避时间W根据下述(3)算出。
(条件1) 第(k·n+1)片衬底的放入间隔＝(n+1)·(P+2T)
(条件2) 上述以外的衬底的放入间隔＝(P+2T)
(条件3) W＝(n-1)·T
由满足上述(条件1)～(条件3)，实现图2中的(A)、(B)、(C)所示的衬底处理流程。
另外，说明本例子那样的衬底处理流程中周期的计算基准。
即，在本例子的衬底处理流程中，由于衬底的放入间隔不恒定，因而，例如不能如图8中的(A)、(B)、(C)所示地认为(衬底的放入间隔＝周期)。因此，在本例子的衬底处理流程中，设连续工序数为n、k为任意自然数的情况下，着眼于从第{(k-1)·n+1}片衬底被放入时至第(k·n+1)片衬底被放入之间n片衬底被处理，通过将该放入间隔除以n，计算每1片衬底的平均放入间隔，将其定义为周期。
具体而言，如图2(A)所示，在连续工序数n为2的情况下，例如，用n(＝2)除k＝1时的结果、即第1片和第3片衬底的放入间隔(4P+8T)后的结果(2P+4T)为周期CT1′。另外，如图2(B)所示，在连续工序数n为3的情况下，例如，用n(＝3)除k＝1时的结果、即第1片和第4片衬底的放入间隔(6P+12T)后的结果(2P+4T)为周期CT2′。另外，如图2(C)所示，在连续工序数n为4的情况下，例如，用n(＝4)除k＝1时的结果、即第1片和第5片衬底的放入间隔(8P+16T)后的结果(2P+4T)为周期CT3′。
这样，连续工序数n为2、3、4时的各周期CT1′、CT2′、CT3′相等均为(2P+4T)，同样，周期不依赖于连续工序数n为恒定值(2P+4T)。
另外，如图8中的(A)、(B)、(C)所示，随着连续工序数n的增加，在具有周期增加倾向的方法中，即使与最短的连续工序数n＝2时的周期CT1(＝3P+4T)相比较，本例子的周期(2P+4T)缩短了1次工序处理的时间，在本例子中显示出处理效率提高。
以上，关于成为衬底处理对象的所有处理室，示出了进行返回工序的情况，但本发明不限于这样的情况，也可以进行其他各种处理。并且，通过使用对各事由的补充，在不脱离本发明的主旨的范围内还可以进行各种改善。
在图3中的(A)、(B)、(C)中，作为应用例，分别示出了在包括返回工序的衬底处理中，由图1所示的衬底处理装置处理多个衬底时的事项时序的一个例子。
在图3中的(A)、(B)、(C)中没有特别说明的地方，与对图2中的(A)、(B)、(C)说明过的地方相同。
图3(A)表示在进行第1处理室6的工序处理P1、第2处理室7的工序处理P2以及第3处理室8的工序处理P3时，仅对第2处理室7的工序处理P2以及第3处理室8的工序处理P3执行返回工序的情况。在这样的情况下，以执行返回工序的2个工序处理P2、P3为对象，将连续工序数n定义为2。
在这样的情况下，关于第1片、第2片、第3片......的各个衬底，进行从预置导向室(第1预置导向室4或第2预置导向室10)到第1处理室6的输送处理、在第1处理室6的工序处理P1、从第1处理室6到第2处理室7的输送处理、在第2处理室7的工序处理P2、从第2处理室7到第3处理室8的输送处理、在第3处理室8的工序处理P3、从第3处理室8到预备室(第1预备室11或第2预备室12)的输送处理、在该预备室的退避(退避时间W)、从该预备室到第2处理室7的输送处理、在第2处理室7的工序处理P2、从第2处理室7到第3处理室8的输送处理、在第3处理室8的工序处理P3、从第3处理室8到预置导向室(第1预置导向室4或第2预置导向室10)的输送处理。各输送处理由输送室5的真空气氛搬运机13进行。
另外，使衬底退避到预备室11、12的退避时间W，为与1次的输送时间T相等的时间(即W＝T)。
另外，第2片衬底的放入时刻，为关于第1片衬底在第1处理室6的最初处理完成之后，与第1片衬底输送不重叠的时刻，具体而言，为(第2片衬底的放入间隔＝P+2T)。
另外，第3片衬底的放入时刻，为关于第2片衬底最后(第2次)向第2处理室7输送衬底的衬底输送处理完成之后，具体而言，为(第3片衬底的放入间隔＝3P+5T+W＝3P+6T)。
于是，变为(第1片衬底和第3片衬底的放入间隔＝4P+8T)。
周期为(2P+4T)。
图3(B)表示在与图3(A)所示的同样的衬底处理中，执行2次返回工序的情况。即，表示在进行第1处理室6的工序处理P1、第2处理室7的工序处理P2以及第3处理室8的工序处理P3时，对于第2处理室7的工序处理P2以及第3处理室8的工序处理P3执行2次返回工序的情况。在这样的情况下，以执行返回工序的2个工序处理P2、P3为对象，将连续工序数n定义为2。
在这样的情况下，关于第1片、第2片、第3片......的各个衬底，进行从预置导向室(第1预置导向室4或第2预置导向室10)到第1处理室6的输送处理、在第1处理室6的工序处理P1、从第1处理室6到第2处理室7的输送处理、在第2处理室7的工序处理P2、从第2处理室7到第3处理室8的输送处理、在第3处理室8的工序处理P3、从第3处理室8到预备室(第1预备室11或第2预备室12)的输送处理、在该预备室的退避(退避时间W)、从该预备室到第2处理室7的输送处理、在第2处理室7的工序处理P2、从第2处理室7到第3处理室8的输送处理、在第3处理室8的工序处理P3、从第3处理室8到预备室(第1预备室11或第2预备室12)的输送处理、在该预备室中的退避(退避时间W)、从该预备室到第2处理室7的输送处理、在第2处理室7的工序处理P2、从第2处理室7到第3处理室8的输送处理、在第3处理室8的工序处理P3、从第3处理室8到预置导向室(第1预置导向室4或第2预置导向室10)的输送处理。各输送处理由输送室5的真空气氛搬运机13进行。
另外，使衬底退避到预备室11、12的退避时间W，为与1次的输送时间T相等的时间(即W＝T)。
另外，第2片衬底的放入时刻，为关于第1片衬底在第1处理室6的最初处理完成之后，与第1片衬底输送不重叠的时刻，具体而言，为(第2片衬底的放入间隔＝P+2T)。
另外，第3片衬底的放入时刻，为关于第2片衬底最后(第3次)向第2处理室7输送衬底的衬底输送处理完成之后，具体而言，为(第3片衬底的放入间隔＝5P+8T+2W＝5P+10T)。
于是，变为(第1片衬底和第3片衬底的放入间隔＝6P+12T)。
周期为(3P+6T)。
另外，在设返回工序的执行次数为m的情况下，设k为自然数，衬底的放入间隔根据下述(条件1)、(条件2)算出。
另外，周期根据下述(条件3)算出。
(条件1) 第(k·n+1)片衬底的放入间隔＝(m·n+1)·(P+2T)
(条件2) 上述以外的衬底放入间隔＝(P+2T)
(条件3) 周期＝(m+1)·(P+2T)
图3(C)表示在图3(A)所示的同样的衬底处理中，各处理室中的工序处理需要的时间不同的情况。即，表示在进行第1处理室6的工序处理P1、第2处理室7的工序处理P2以及第3处理室8的工序处理P3时，当仅对第2处理室7的工序处理P2以及第3处理室8的工序处理P3执行返回工序的情况下，各处理室6、7、8的工序处理时间不同。在这样的情况下，以执行返回工序的2个工序处理P2、P3为对象，将连续工序数n定义为2。
在这样的情况下，关于第1片、第2片、第3片......的各个衬底，进行从预置导向室(第1预置导向室4或第2预置导向室10)到第1处理室6的输送处理、在第1处理室6的工序处理P1、从第1处理室6到第2处理室7的输送处理、在第2处理室7的工序处理P2、从第2处理室7到第3处理室8的输送处理、在第3处理室8的工序处理P3、从第3处理室8到预备室(第1预备室11或第2预备室12)的输送处理、在该预备室的退避(退避时间W)、从该预备室到第2处理室7的输送处理、在第2处理室7的工序处理P2、从第2处理室7到第3处理室8的输送处理、在第3处理室8的工序处理P3、从第3处理室8到预置导向室(第1预置导向室4或第2预置导向室10)的输送处理。各输送处理由输送室5的真空气氛搬运机13进行。
另外，说明使衬底退避到预备室11、12的退避时间W的设定。
在本例子中，工序处理需要的时间组合以未成为输送律速的处理流程为前提，如下所述地调整衬底的退避时间W。
例如，在图3(C)所示的处理流程中，在3个处理P1、P2、P3的处理时间的大小关系为(处理P1的处理时间)>(处理P2的处理时间)、且(处理P1的处理时间)>(处理P3的处理时间)的情况下，将基准时间(n-1)T、处理P1与处理P2的处理时间差(表示为“P1-P2”)、以及处理P1与处理P3的处理时间差(表示为“P1-P3”)相加后的结果，设定为退避时间W(＝(n-1)T+(P1-P2)+(P1-P3))。在该例子中，“P1”表示需要最长的工序处理时间的第1处理室6的工序处理时间，“P2”和“P3”表示进行返回工序的第2处理室7和第3处理室8中的工序处理时间。
另外，关于连续工序数n变化了的情况，也与上述同样，将工序处理所需时间最长的工序处理的工序处理时间、与进行返回工序的其他各工序处理所需的工序处理时间的时间差加退避时间的基准值(n-1)T后的结果设定为退避时间W。
另外，第2片衬底的放入时刻，为关于第1片衬底在第1处理室6的最初处理完成之后，与第1片衬底输送不重叠的时刻，具体而言，为(第2片衬底的放入间隔＝P+2T)。
另外，第3片衬底的放入时刻，为关于第2片衬底最后(第2次)向第2处理室7输送衬底的衬底输送处理完成之后，具体而言，为(第3片衬底的放入间隔＝3P+5T+W)。
于是，变为(第1片衬底和第3片衬底的放入间隔＝4P+7T+W)。
但作为P，例如使用最大的工序处理时间，在本例子中使用P1。
周期为{(4P+7T+W)/2}。
如上所述，在本例子的衬底处理装置中，多个处理室6～9与收容1个衬底输送装置(在本例子中为真空气氛搬运机13)的输送室5连接，在由上述多个处理室6～9内的2个或2个以上的处理室P1、P2、...、Pj(在此，j为大于等于2的自然数)连续处理衬底的结构中，进行如下处理。
即，当执行从进行了上述连续处理的最后的处理室Pj再次向上述连续处理后的处理室的任意一个处理室Px(1≤x<j)输送上述衬底，按Px、...、Py(x≤y≤j)的顺序连续进行处理的返回工序的情况下，从上述最后的处理室Pj向上述任意一个处理室Px返回上述衬底时，使上述衬底在处理室以外的地方暂时退避之后，向上述任意一个处理室Px输送上述衬底。
另外，在本例子的衬底处理装置中，上述各处理室P1、P2、...、Pj的工序时间相等的情况下，例如用{(n-1)·T}规定上述使其退避的时间。在此n为返回工序对象的处理室数目(连续工序数)，T为从第i处理室Pi向第(i+1)处理室Pi+1输送衬底的输送时间。在本例子中，预置导向室4、10与处理室之间的衬底的输送时间也为T。
另外，在本例子的衬底处理装置中，上述处理室P1、P2、...、Pj内的至少2个处理室的工序时间不同的情况下，将上述使其退避的时间，分别规定为{(n-1)·T}加上处理室P1、P2、...、Pj内的最长工序时间Pmax与在返回工序中执行的各处理室的各工序时间的差。N和T与上述相同。
另外，在本例子的衬底处理装置中，作为一个例子，在具有装有1个搬运机13的输送室5、以热处理和形成极薄膜为目的的2个或2个以上的处理室6～9、以空气气氛和输送室5的气氛置换为目的的预置导向室4、10的结构中，在任意处理室A的衬底处理之后，在经由与该处理室A不同的1个或1个以上的处理室再次在处理室A进行处理的情况下，设置可退避衬底的缓冲空间(在本例子中为预备室11、12)，在处理室A与处理室A的处理之间，暂时退避、输送衬底。
另外，根据由本例子的衬底处理装置进行的处理方法，例如，能够提供半导体器件的制造方法、衬底输送控制方法。
因此，在本例子的衬底处理装置中，能够在返回工序中抑制处理室6～9的处理效率的降低，能够实现生产率的提高。具体而言，在返回工序中，对于先发衬底和后发衬底的处理流程，能够防止停顿(deadlock)，同时提高处理室6～9的处理效率，提高器件的生产能力。
另外，在本例子的衬底处理装置中，由设置在输送室5的真空气氛搬运机13的功能构成衬底输送装置，由控制单元14的控制，在返回工序中，由进行使衬底暂时退避到预备室11、12的衬底输送处理等的功能构成衬底输送控制装置。
以下，表示关于本发明的技术背景。在此记载的事项不限于全部都是现有技术。
图4表示通常的衬底处理装置的结构例。
本例子的衬底处理装置，由载置台(load port:LP)21a、21b、21c、空气气氛搬运机(LH)22、衬底位置修正单元(aligner:AU)23、第1预置导向室(LM1)24、设置有真空气氛搬运机(TH)31的输送室25、第1处理室(PM1)26、第2处理室(PM2)27、第3处理室(PM3)28、第4处理室(PM4)29、第2预置导向室(LM2)30构成。概括地说，各处理单元21a～21c、22～31具有进行与图1所示的对应的各处理单元相同的动作的功能。各处理炉(各处理室26～29)例如使用关于热处理工序的处理炉，具体而言使用热墙炉、灯炉、阻抗加热金属板(plate)方式的冷墙炉。
参照图5和图6，表示由图4所示的衬底处理装置处理衬底的顺序的一个例子。
图5表示经由4个处理室26～29对单一处理衬底形成极薄膜的层叠膜时的衬底输送流程的一个例子，图6作为事项时序表示衬底处理经过的一个例子。在图5和图6中，相同序号(1)～(13)的处理相互对应。
以下，依次说明衬底处理流程的各处理(1)～(13)。
(1)负载(空气气氛输送)处理步骤，由空气气氛搬运机22，一片一片地向第1预置导向室24输送载置台21a内的衬底。在本例子中，中途经由衬底位置修正单元23进行衬底中心位置修正和旋转方向位置修正，实现向第1预置导向室24的输送位置再现的提高。
(2)预置导向室真空排气处理步骤，进行用于防止空气混入输送室25的真空排气、N2气体置换。与输送室25的保持压力范围(1.0E-8～5.0E4Pa)一致地，在到达真空排气后通过供给N2等惰性气体进行压力调整。
(3)第1衬底输送处理步骤，由输送室25的真空气氛搬运机31，从第1预置导向室24向第1处理室26输送衬底。
(4)第1工序处理步骤，进行第1处理室26的处理。在各处理室26～29中，对衬底进行极薄膜形成等成膜处理、热处理等处理。
(5)第2衬底输送处理步骤，由输送室25的真空气氛搬运机31，从第1处理室26向第2处理室27输送衬底。
(6)第2工序处理步骤，进行第2处理室27的处理。
(7)第3衬底输送处理步骤，由输送室25的真空气氛搬运机31，从第2处理室27向第3处理室28输送衬底。
(8)第3工序处理步骤，进行第3处理室28的处理。
(9)第4衬底输送处理步骤，由输送室25的真空气氛搬运机31，从第3处理室28向第4处理室29输送衬底。
(10)第4工序处理步骤，进行第4处理室29的处理。
(11)第5衬底输送处理步骤，由输送室25的真空气氛搬运机31，从第4处理室29向第1预置导向室24输送衬底。
(12)预置导向室大气压恢复处理及衬底冷却处理步骤，进行用于使处理后的衬底回到空气气氛的大气压恢复，同时进行处理后的高温衬底的冷却处理。
(13)卸载处理步骤，从第1预置导向室24向载置台21a输送处理后的衬底。
在此，上述(3)、(5)、(7)、(9)、(11)等处理步骤的动作，例如表示直到开启隔离搬运源的处理室(在此也包括预置导向室)和输送室5的闸阀机构(gate valve:GV)，在用真空气氛搬运机31保持预定衬底后，向搬运目的地的处理室输送，关闭搬运目的地的GV为止的动作，根据情况从上次搬运动作结束后的状态到访问搬运源的衬底所需的真空气氛搬运机31的预备动作也包含在其中。在本例子中，将本过程的动作需要的时间称作输送时间。
另外，上述(4)、(6)、(8)、(10)等工序处理步骤的动作，例如表示在上述搬运动作中关闭GV后立即执行预定顺序，对衬底进行极薄膜形成和热处理等，为取出衬底而开启GV之前的动作。
图6所示的时序，是对于上述步骤(1)～(13)，对每个衬底的处理经过进行多元事项化后的时序。
为了对多个衬底连续且高效地进行同一处理，需要使上述时序中的同一事项不重叠地进行配置。
如上述图5、上述图6所示，在可进行不同处理的多个处理室26～29中，标准地进行各进行1次处理形成层叠膜的工序，同时希望使用2个或2个以上的处理室，形成处理室数目或处理室数目以上的层叠膜的工序(返回工序)。具体而言，在返回工序中，经由其他处理室后，向暂时完成处理的处理室输送衬底，再次进行相同处理或不同条件的处理。
在此，在本例子中，设使用返回工序的事项时序的处理室数目为连续工序数(n)，即，连续工序数n是作为返回工序对象的处理室的数目。另外，以下作为衬底处理流程和事项时序，仅表示关于返回工序的真空输送系统的部分(例如对应于图5、图6所示的(3)～(11)的处理部分)。
作为包括返回工序的衬底处理流程的一个例子(1)～(9)，图7表示连续工序数为2的情况。
(1)第1衬底输送处理步骤，由输送室25的真空气氛搬运机31，从第1预置导向室24向第1处理室26输送衬底。
(2)第1工序处理步骤，进行第1处理室26的处理。
(3)第2衬底输送处理步骤，由输送室25的真空气氛搬运机31，从第1处理室26向第2处理室27输送衬底。
(4)第2工序处理步骤，进行第2处理室27的处理。
(5)第3衬底输送处理步骤，由输送室25的真空气氛搬运机31，从第2处理室27向第1处理室26输送衬底。
(6)第3工序处理步骤，进行第1处理室26的处理。
(7)第4衬底输送处理步骤，由输送室25的真空气氛搬运机31，从第1处理室26向第2处理室27输送衬底。
(8)第4工序处理步骤，进行第2处理室27的处理。
(9)第5衬底输送处理步骤，由输送室25的真空气氛搬运机31，从第2处理室27向第1预置导向室24输送衬底。
图8中的(A)、(B)、(C)分别表示在包括返回工序的衬底处理中，处理多个衬底时的事项时序的一个例子。
在本例子中，各处理室26～29的处理时间全部是相同的时间P，由真空气氛搬运机31输送1次的输送时间为T。
另外，在本例子中，将半永久地持续处理多片衬底时的每1片衬底的处理时间定义为周期。在本例子中，周期与衬底放入间隔相等(即周期＝放入间隔)。
图8(A)表示连续工序数为2的情况。
在这样的情况下，对于第1片、第2片、第3片......的衬底，分别进行图7所示的处理。
另外，第2片衬底的放入时刻，为关于第1片衬底在第1处理室26的最后处理完成之后，与第1片衬底输送不重叠的时刻。另外，关于第3片以后的衬底的放入时刻也是同样。
在这样的情况下，第1处理室26的待机时间(空闲时间)与第2处理室27的处理时间P相等，关于第2处理室27的待机时间(空闲时间)也是同样。
另外，连续工序数是2时的周期CT1表示为(CT1＝3P+4T)。
图8(B)表示连续工序数为3的情况。
在这样的情况下，对于第1片、第2片、第3片... ...的衬底，分别反复进行3个处理室(在本例子中是第1处理室26、第2处理室27、第3处理室28)的处理。
另外，第2片衬底的放入时刻，为关于第1片衬底在第1处理室26的最后处理完成之后，与第1片衬底输送不重叠的时刻。另外，关于第3片以后的衬底的放入时刻也是同样。
在这样的情况下，第1处理室26的待机时间(空闲时间)与第2处理室27的处理时间P、第3处理室28的处理时间P、1次输送时间T的和(2P+T)相等，关于第2处理室27、第3处理室28的待机时间(空闲时间)也是同样。
另外，连续工序数是3时的周期CT2表示为(CT2＝4P+5T)。
图8(C)表示连续工序数为4的情况。
在这样的情况下，关于第1片、第2片、第3片... ...的衬底，分别反复进行4个处理室(在本例子中是第1处理室26、第2处理室27、第3处理室28、第4处理室29)的处理。
另外，第2片衬底的放入时刻，为关于第1片衬底在第1处理室26的最后处理完成之后，与第1片衬底输送不重叠的时刻。另外，关于第3片以后的衬底的放入时刻也是同样。
在这样的情况下，第1处理室26的待机时间(空闲时间)与第2处理室27的处理时间P、第3处理室28的处理时间P、第4处理室29的处理时间P、2次输送时间T的和(3P+2T)相等，关于第2处理室27、第3处理室28以及第4处理室29的待机时间(空闲时间)也是同样。
另外，连续工序数是4时的周期CT3表示为(CT3＝5P+6T)。
在此，在图8中的(A)、(B)、(C)所示的方法中，具有随着连续工序数n的增加，周期增加的倾向(例如，CT1<CT2<CT3)。
另外，在图8中的(A)、(B)、(C)所示的方法中，通过实施返回工序，在各处理室26～29中较大地产生衬底处理和输送都不进行的待机时间(空闲时间)，处理室26～29的运行效率显著降低。
在返回工序中，在处理多个衬底时必须注意的是，必须防止衬底输送的停顿。例如以使用2个处理室26、27进行返回工序时为例，停顿就是经由第1处理室26向第2处理室27输送第1片衬底，在第2处理室27的第1片衬底的处理中，向第1处理室26输送第2片衬底时产生的不能输送的状态。即，第1片衬底存在于第2处理室27，下一输送目的地为第1处理室26，而第2片衬底存在于第1处理室26，下一输送目的地为第2处理室27，因此，两片衬底都因对方衬底的存在而不能确保自己的输送路线。
在返回工序中，作为确实防止停顿的有效方法，如图8中的(A)、(B)、(C)所示，例如衬底最初处理在第1处理室26进行的情况下，调整向第1处理室26输送衬底时的每片衬底的放入时刻(例如放入间隔)，使得在先行的衬底处理中，第1处理室26的最后处理结束后再开始后续的衬底输送。
在图8中的(A)、(B)、(C)所示的方法中，设连续工序数为n，各处理室间的输送时间为T，各处理室的处理时间一律为P时间，则周期CT表示为{CT＝(n+1)·P+(n+2)·T}。
另外，以上表示仅进行1次返回工序的情况，在这样的情况下，当执行1次返回工序后在同一处理室处理的次数为2次。
并且，设返回工序次数为m时的周期CTm，表示为{CTm＝(m·n+1)·P+(m·n+2)·T}。
如这些式子所示，周期与连续工序数n和返回工序次数m成正比地增长，另外，如图8中的(A)、(B)、(C)所示，在各处理室工序处理和输送处理都不发生的待机时间(空闲时间)增多，因此，在本例子的方法中，产生各处理室的处理效率显著降低，半导体衬底的生产效率下降这样的问题。
对此，在本发明中，能够高效地进行包括返回工序的衬底处理。
在此，本发明的衬底处理装置等的结构不限于以上所示的内容，也可以使用各种结构。另外，本发明例如也可以作为执行本发明的处理的方法或方式，用于实现这样的方法或方式的程序或记录该程序的记录介质等来提供，另外，也可以作为各种装置或系统来提供。
另外，本发明的适用领域不限于以上所示的内容，本发明可适用于各种领域。
另外，在本发明的衬底处理装置等中进行的各种处理，例如可以使用在具备处理器、存储器等的硬件资源中，通过由处理器执行存储在ROM(Read Only Memory)中的控制程序进行控制的结构，另外，例如也可以构成为用于执行该处理的各功能装置独立的硬件电路。
另外，本发明还可以作为存储有上述控制程序的floppy(注册商标)盘、CD(Compact Disc)-ROM等计算机可读取的记录介质或该程序(自身)来把握，从该记录介质向计算机输入该控制程序，使处理器执行，从而能够执行本发明的处理。
工业可利用性
如以上说明的那样，在由本发明的衬底处理装置等执行返回工序的情况下进行再次输送时，使上述衬底在处理室以外的地方暂时退避之后再向上述任意一个处理室输送，因此，能够在连续处理多个衬底时，有效进行包括返回工序的衬底处理，其中，所述返回工序，为由2个或2个以上的处理室连续处理衬底之后，再次从最后的处理室向该2个或2个以上的处理室中最后以外的任意一个处理室输送上述衬底。

Claims (13)

1.一种连续处理多个衬底的衬底处理装置，其特征在于，包括:
作为衬底输送空间的输送室；
进行衬底处理的多个处理室；
设置在上述输送室中的衬底输送装置，其具有输送衬底的功能；以及
控制单元，控制由上述衬底输送装置输送衬底的输送处理，使得在执行返回工序的情况下进行再次输送时，使上述衬底在处理室以外的地方暂时退避之后，输送到上述任意一个处理室，其中，所述返回工序，为由2个或2个以上的处理室连续处理衬底之后，再次从最后的处理室向该2个或2个以上的处理室中最后以外的任意一个处理室输送上述衬底，进行处理，所述处理室以外的地方是预备室或预置导向室，
在上述2个或2个以上的处理室的每一个中衬底处理时间相等的情况下，设作为返回工序对象的处理室数目为n，处理室间衬底的输送时间为T，上述控制单元，使用{(n-1)·T}作为上述退避的时间。
2.根据权利要求1所述的衬底处理装置，其特征在于:
上述返回工序中各处理室的处理，是与上述各处理室中上次进行的处理相同的处理。
3.根据权利要求1所述的衬底处理装置，其特征在于:
上述返回工序中各处理室的处理，是与上述各处理室中上次进行的处理在不同条件下的同一种处理。
4.根据权利要求1所述的衬底处理装置，其特征在于:
对1片衬底进行与上述输送室所连接的处理室数目相同或更多的处理工序。
5.根据权利要求4所述的衬底处理装置，其特征在于:
在上述1片衬底上形成上述处理室数目或其以上数目的层叠膜。
6.根据权利要求1所述的衬底处理装置，其特征在于:
上述控制单元，控制由上述衬底输送装置输送衬底的输送处理，使得关于第1片衬底在最初的处理室的处理和接下来向下一个处理室的输送完成之后，向上述最初的处理室输送第2片衬底。
7.根据权利要求1所述的衬底处理装置，其特征在于:
上述预备室与上述输送室连接。
8.根据权利要求1所述的衬底处理装置，其特征在于:
上述预置导向室与上述输送室连接。
9.根据权利要求1所述的衬底处理装置，其特征在于:
在上述2个或2个以上的处理室的任意一个处理室中衬底处理时间不同的情况下，设作为返回工序对象的处理室数目为n，处理室间衬底的输送时间为T，上述2个或2个以上的处理室中衬底处理时间最长的处理室的衬底处理时间为Pmax，上述控制单元，使用关于上述所有处理室将Pmax与执行返回工序的各处理室中衬底处理时间的差之和再加上{(n-1)·T}的结果，作为上述退避时间。
10.根据权利要求1或权利要求9所述的衬底处理装置，其特征在于:
上述处理室中的衬底处理时间，用关闭隔离该处理室和上述输送室的闸阀，进行对该衬底的处理之后，直到开启该闸阀为止的时间来规定。
11.根据权利要求1或权利要求9所述的衬底处理装置，其特征在于:
上述输送时间，用开启隔离搬运源的处理室和上述输送室的闸阀，由上述衬底输送装置保持输送对象的衬底之后，向搬运目的地的处理室输送，直到关闭搬运目的地的闸阀为止的时间来规定。
12.一种衬底处理装置，在收容1个衬底输送装置的输送室上连接多个处理室，由上述多个处理室内的2个或2个以上的处理室P1、P2、...、Pj连续处理衬底，j为大于等于2的自然数，其特征在于，包括:
控制单元，控制由上述衬底输送装置输送衬底的输送处理，使得在执行从进行了上述连续处理的最后的处理室Pj向上述连续处理后的处理室的任意一个处理室Px再次输送上述衬底，按Px、...、Py的顺序连续进行处理的返回工序的情况下，从上述最后的处理室Pj向上述任意一个处理室Px返回上述衬底时，使上述衬底在处理室以外的地方暂时退避之后，向上述任意一个处理室Px输送上述衬底，其中1≤x<j，x≤y≤j，所述处理室以外的地方是预备室或预置导向室，
在上述2个或2个以上的处理室的每一个中衬底处理时间相等的情况下，设作为返回工序对象的处理室数目为n，处理室间衬底的输送时间为T，上述控制单元，使用{(n-1)·T}作为上述退避的时间。
13.一种连续处理多个衬底制造半导体器件的半导体器件制造方法，其特征在于:
在执行返回工序的情况下进行再次输送时，在使上述衬底在处理室以外的地方暂时退避之后，输送到最后以外的任意一个处理室，其中，所述返回工序，为由2个或2个以上的处理室连续处理衬底之后，再次从最后的处理室向该2个或2个以上的处理室中最后以外的任意一个处理室输送上述衬底，进行处理，所述处理室以外的地方是预备室或预置导向室，
在上述2个或2个以上的处理室的每一个中衬底处理时间相等的情况下，设作为返回工序对象的处理室数目为n，处理室间衬底的输送时间为T，使用{(n-1)·T}作为上述退避的时间。
CNB2005800061729A 2004-05-17 2005-05-12 衬底处理装置 Active CN100468683C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP146113/2004 2004-05-17
JP2004146113 2004-05-17

Publications (2)

Publication Number Publication Date
CN1926678A CN1926678A (zh) 2007-03-07
CN100468683C true CN100468683C (zh) 2009-03-11

Family

ID=35394427

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800061729A Active CN100468683C (zh) 2004-05-17 2005-05-12 衬底处理装置

Country Status (5)

Country Link
US (2) US7491662B2 (zh)
JP (2) JP4545147B2 (zh)
KR (1) KR100823216B1 (zh)
CN (1) CN100468683C (zh)
WO (1) WO2005112108A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1669892B (zh) * 2003-11-13 2011-11-16 应用材料股份有限公司 高速载入器相对于基片传送系统的校准
KR101717409B1 (ko) * 2009-03-18 2017-03-16 에바텍 어드벤스드 테크놀로지스 아크티엔게젤샤프트 태양 전지 패널의 인라인 제조 방법
JP5023128B2 (ja) * 2009-10-07 2012-09-12 東京エレクトロン株式会社 塗布現像装置及び塗布現像方法
JP5282021B2 (ja) * 2009-12-14 2013-09-04 株式会社日立ハイテクノロジーズ 半導体処理システム及び半導体処理方法
JP5947030B2 (ja) * 2010-12-28 2016-07-06 キヤノンアネルバ株式会社 基板処理方法、基板処理装置
JP6842828B2 (ja) * 2015-12-24 2021-03-17 東京エレクトロン株式会社 処理システム及び処理プログラム
JP7142494B2 (ja) * 2018-06-25 2022-09-27 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP7311553B2 (ja) 2021-03-29 2023-07-19 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
JP7375069B2 (ja) 2022-03-07 2023-11-07 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE102397T1 (de) * 1986-12-19 1994-03-15 Applied Materials Inc Integriertes bearbeitungssystem mit vielfachkammer.
US5185243A (en) * 1988-08-25 1993-02-09 Syntex (U.S.A.) Inc. Method for detection of specific nucleic acid sequences
US5210015A (en) * 1990-08-06 1993-05-11 Hoffman-La Roche Inc. Homogeneous assay system using the nuclease activity of a nucleic acid polymerase
JP3193904B2 (ja) * 1997-08-01 2001-07-30 株式会社日立国際電気 基板搬送制御方法及び基板製品の製造方法
AU2002365157A1 (en) * 2001-11-08 2003-07-15 The Johns Hopkins University Methods and systems of nucleic acid sequencing
WO2003072745A2 (en) * 2002-02-22 2003-09-04 Eshleman James R Antigene locks and therapeutic uses thereof
US6832863B2 (en) * 2002-06-11 2004-12-21 Dainippon Screen Mfg. Co., Ltd. Substrate treating apparatus and method
JP4408606B2 (ja) * 2002-06-11 2010-02-03 大日本スクリーン製造株式会社 基板処理装置
JP2004015023A (ja) * 2002-06-11 2004-01-15 Dainippon Screen Mfg Co Ltd 基板処理装置およびその方法
JP2004015021A (ja) * 2002-06-11 2004-01-15 Dainippon Screen Mfg Co Ltd 基板処理装置

Also Published As

Publication number Publication date
KR100823216B1 (ko) 2008-04-21
US20070184636A1 (en) 2007-08-09
WO2005112108A1 (ja) 2005-11-24
KR20060118591A (ko) 2006-11-23
CN1926678A (zh) 2007-03-07
US20090142168A1 (en) 2009-06-04
US7491662B2 (en) 2009-02-17
JP4545147B2 (ja) 2010-09-15
JPWO2005112108A1 (ja) 2008-03-27
JP2009135542A (ja) 2009-06-18

Similar Documents

Publication Publication Date Title
CN100468683C (zh) 衬底处理装置
CN103173739B (zh) 基板处理装置、程序、存储介质和决定是否需要调节的方法
JP4908304B2 (ja) 基板の処理方法、基板の処理システム及びコンピュータ読み取り可能な記憶媒体
JPH0616206A (ja) クリーンルーム内搬送システム
CN101467242B (zh) 衬底处理系统以及衬底搬送方法
KR101269427B1 (ko) 기판 처리 장치의 제어 시스템, 수집 유닛, 기판 처리 장치 및 기판 처리 장치의 제어 방법
JP2003282669A5 (zh)
JP6094148B2 (ja) 基板処理装置
CN110690139B (zh) 基板处理系统、基板搬送方法以及存储介质
KR20020046994A (ko) 기판처리시스템 및 기판처리방법
US20090149982A1 (en) Substrate processing apparatus, substrate processing method, and computer program
Lin et al. A hybrid push/pull-dispatching rule for a photobay in a 300 mm wafer fab
JP4568231B2 (ja) 基板処理装置及び半導体装置の製造方法
US20210074563A1 (en) System and method for manufacturing plurality of integrated circuits
TWI573213B (zh) Adjustment method, computer readable memory media and substrate processing device
JP2009076495A (ja) 真空処理装置
JP4199324B2 (ja) 固体デバイス製造装置
JPWO2010103958A1 (ja) 基板搬送方法
JP2007141942A (ja) 搬送制御システムおよび搬送制御システムの制御方法
KR102660270B1 (ko) 기판 처리 시스템, 기판 처리 방법, 및 제어 프로그램
US20240136211A1 (en) System and method for manufacturing plurality of integrated circuits
TW202225074A (zh) 半導體製造裝置、基板搬送方法及程式
JP2012080107A (ja) 固体デバイス製造装置、固体デバイスの製造方法、固体デバイス製造装置の基板搬送方法及びレシピ作成方法
JP2024049369A (ja) ウエハ処理装置
JP2004306174A (ja) 生産ラインの搬送システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181205

Address after: Tokyo, Japan, Japan

Patentee after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Kunisai Electric Corp.

TR01 Transfer of patent right