KR20190118634A - 중공 밀봉 디바이스 및 그 제조 방법 - Google Patents

중공 밀봉 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20190118634A
KR20190118634A KR1020197027651A KR20197027651A KR20190118634A KR 20190118634 A KR20190118634 A KR 20190118634A KR 1020197027651 A KR1020197027651 A KR 1020197027651A KR 20197027651 A KR20197027651 A KR 20197027651A KR 20190118634 A KR20190118634 A KR 20190118634A
Authority
KR
South Korea
Prior art keywords
substrate
convex portion
main surface
bump
sealing frame
Prior art date
Application number
KR1020197027651A
Other languages
English (en)
Other versions
KR102336096B1 (ko
Inventor
고이치로 니시자와
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20190118634A publication Critical patent/KR20190118634A/ko
Application granted granted Critical
Publication of KR102336096B1 publication Critical patent/KR102336096B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/037—Thermal bonding techniques not provided for in B81C2203/035 - B81C2203/036
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/05—Aligning components to be assembled
    • B81C2203/051—Active alignment, e.g. using internal or external actuators, magnets, sensors, marks or marks detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

제 1 기판(1)의 주면에 링 형상의 밀봉 프레임(3)과 범프(4)를 메탈 페이스트의 패터닝에 의해 동시에 형성한다. 제 2 기판(5)의 주면에 밀봉 프레임(3)의 폭보다 좁은 폭을 갖는 링 형상의 볼록부(8)를 형성한다. 기판(1)의 주면과 제 2 기판(5)의 주면을 대향시켜서 얼라인먼트하여, 밀봉 프레임(3)과 볼록부(8)를 접합하면서, 범프(4)를 제 2 기판(5)에 전기 접합한다. 볼록부(8)의 높이는 접합 후의 기판(1)과 제 2 기판(5)의 간격의 0.4배 내지 0.7배이다.

Description

중공 밀봉 디바이스 및 그 제조 방법
본 발명은 2매의 기판 사이에 중공을 갖는 중공 밀봉 디바이스 및 그 제조 방법에 관한 것이다.
신뢰성과 특성을 향상하기 위해, 서로 대향하는 기판 사이에 중공부를 형성하여 반도체 디바이스 또는 MEMS(Micro Electric Mechanical Systems) 디바이스를 중공 밀봉하는 실장 방법이 있다(예를 들면, 특허문헌 1, 2 참조). 종래의 디바이스에서는, 밀봉 프레임으로 2개의 기판을 접합하여 기밀 중공부를 형성하고, 하측의 기판의 회로로부터 상측의 기판측으로 전극을 취출한다(예를 들면, 특허문헌 1 참조). 이 구조를 웨이퍼 프로세스로 제작하는 경우, 범프와 밀봉 프레임을 메탈 페이스트의 패터닝에 의해 동시에 형성하고, 일괄로 접합한다. 본 방법은, 웨이퍼 레벨 칩 스케일 패키지(WLCSP)로 다수의 디바이스를 일괄로 제작할 수 있기 때문에 생산성이 높고, 최근 사용이 퍼지고 있다.
그러나, 메탈 페이스트는 패터닝의 정밀도가 나쁘고, 패턴의 폭을 가늘게 제어하는 것이 어렵다. 그 때문에 접합 패턴의 면적이 커져 버려서, 접합시의 압력(전체 하중을 패턴 면적으로 나눈 값)이 부족한 것에 의해, 밀봉성이 충분하지 않은 문제가 있었다. 예를 들어, Au메탈 페이스트로 기밀 밀봉을 행하는 경우, 접합시의 압력으로서 100㎫ 이상이 필요하다. 4인치 웨이퍼에서 5000 칩을 동시에 밀봉하는 경우, 밀봉 프레임의 폭을 20㎛로 하면, 밀봉 프레임의 패턴 면적은 약 10%가 된다. 이 조건으로 계산하면, 접합 압력 100㎫를 확보하기 위해서는, 웨이퍼당 78.5kN의 하중이 필요하다. 그러나, 기존의 가압 장치에서는 60kN 정도가 한도이기 때문에, 기밀 밀봉성을 얻을 수 없다. 이 문제의 해결책으로서, 밀봉 프레임과 접합하는 부분에 링 형상의 볼록부를 마련하여 압력을 집중시키는 방법이 있었다(예를 들면, 특허문헌 1 참조).
일본 특허 공개 제 2014-22699 호 공보 일본 특허 공개 제 2003-188294 호 공보 일본 특허 공개 제 2016-197664 호 공보
그러나, 밀봉 프레임과 접합하는 부분에 볼록부를 마련하는 방법을, 범프를 이용한 경우에 응용하면, 범프에의 하중 분산이 있기 때문에, 기밀성이 나빠진다는 문제가 있었다. 예를 들면, 4인치 웨이퍼로부터 동일 사이즈로 5000 칩을 제작하고, 각 칩에 φ100㎛의 범프가 6개 필요하다고 하면, 범프의 패턴 면적은 약 12%가 된다. 이 조건으로 계산하면, 밀봉 프레임과 접합하는 부분에 볼록부를 마련했다고 해도, 100㎫로 가압하기 위해서는, 범프 패턴분만으로도 94.2kN의 하중이 필요하다. 따라서, 최대 60kN의 기존의 가압 장치에서는 기밀 밀봉성을 얻을 수 없었다.
본 발명은 상술과 같은 과제를 해결하기 위해 이루어진 것으로, 그 목적은 범프에 의해 기판 사이를 전기적으로 접속하면서, 밀봉성을 향상시킬 수 있는 중공 밀봉 디바이스 및 그 제조 방법을 얻는 것이다.
본 발명에 따른 중공 밀봉 디바이스의 제조 방법은, 제 1 기판의 주면에 링 형상의 밀봉 프레임과 범프를 메탈 페이스트의 패터닝에 의해 동시에 형성하는 공정과, 제 2 기판의 주면에 상기 밀봉 프레임의 폭보다 좁은 폭을 갖는 링 형상의 볼록부를 형성하는 공정과, 상기 제 1 기판의 상기 주면과 상기 제 2 기판의 상기 주면을 대향시켜서 얼라인먼트(alignment)하여, 상기 밀봉 프레임과 상기 볼록부를 접합하면서, 상기 범프를 상기 제 2 기판에 전기 접합하는 공정을 구비하고, 상기 볼록부의 높이는 접합 후의 상기 제 1 기판과 상기 제 2 기판의 간격의 0.4배 내지 0.7배인 것을 특징으로 한다.
본 발명에서는, 범프에 의해 기판 사이를 전기적으로 접속할 수 있다. 접합시에 밀봉 프레임의 패턴 면적 전체가 아니라, 볼록부의 부분에 선택적으로 고압을 걸 수 있기 때문에, 고 하중을 걸 수 있다. 볼록부의 높이는 접합 후의 제 1 기판과 제 2 기판의 간격의 0.4배 내지 0.7배이다. 이에 의해, 볼록부의 바로 아래에 있어서 밀봉 프레임의 메탈 페이스트가 금속 벌크화하여 밀봉성을 향상시킬 수 있다.
도 1은 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 제조 방법을 도시하는 평면도이다.
도 2는 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 제조 방법을 도시하는 단면도이다.
도 3은 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 제조 방법을 도시하는 단면도이다.
도 4는 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 제조 방법을 도시하는 단면도이다.
도 5는 메탈 페이스트 패턴을 가압 변형했을 때 상태 변화를 도시하는 단면도이다.
도 6은 접합 전후의 범프 부분을 확대한 단면도이다.
도 7은 Au페이스트의 가압에 대한 변형량의 관계를 도시하는 도면이다.
도 8은 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 변형예 1을 도시하는 단면도이다.
도 9는 도 8의 Ⅰ-Ⅱ를 따른 단면도이다.
도 10은 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 변형예 2를 도시하는 단면도이다.
도 11은 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 밀봉 프레임측의 볼록부의 변형예를 도시하는 평면도이다.
도 12는 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 밀봉 프레임측의 볼록부의 변형예를 도시하는 평면도이다.
도 13은 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 밀봉 프레임측의 볼록부의 변형예를 도시하는 평면도이다.
도 14는 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 변형예 3을 도시하는 단면도이다.
도 15는 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 변형예 4를 도시하는 단면도이다.
도 16는 비교예에 따른 중공 밀봉 디바이스를 도시하는 단면도이다.
도 17은 본 발명의 실시형태 2에 따른 중공 밀봉 디바이스를 도시하는 단면도이다.
도 18은 본 발명의 실시형태 2에 따른 중공 밀봉 디바이스의 변형예를 도시하는 단면도이다.
도 19는 본 발명의 실시형태 3에 따른 중공 밀봉 디바이스를 도시하는 단면도이다.
본 발명의 실시형태에 따른 중공 밀봉 디바이스 및 그 제조 방법에 대해 도면을 참조하여 설명한다. 동일한 또는 대응하는 구성요소에는 동일한 부호를 부여하여, 설명의 반복을 생략하는 경우가 있다.
실시형태 1.
도 1은 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 제조 방법을 도시하는 평면도이다. 도 2 내지 도 4는 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 제조 방법을 도시하는 단면도이다. 도 2는 도 1의 Ⅰ-Ⅱ를 따른 단면도이다.
우선, 도 1 및 도 2에 도시되는 바와 같이, 기판(1)의 상면의 중앙부에, 중공 밀봉해야 할 디바이스 회로(2)를 형성한다. 기판(1)의 상면에 링 형상의 밀봉 프레임(3)과 범프(4)를 메탈 페이스트의 패터닝에 의해 동시에 형성한다. 밀봉 프레임(3)과 범프(4)의 두께는 서로 같다.
예를 들어, 레지스트로 패터닝하여 오목 형상을 형성한 것에 페이스트재를 매립하고, 박리액 등을 이용하여 레지스트 제거하여, 밀봉 프레임(3)과 범프(4)의 패턴을 얻을 수 있다. 또는, 잉크젯에 의해 직접 패터닝해도 좋다. 패턴의 높이는 디바이스의 요구 특성에 의해 다르지만, 높을수록 공간을 넓게 취해서 기밀 신뢰성을 높일 수 있다. 다만, 패턴이 높을수록 레지스트를 두껍게 취할 필요가 있어서, 패턴 정밀도 및 높이의 균일성이 나빠진 것과 트레이드 오프하기 위해, 적절한 높이를 선택할 필요가 있다. 예를 들어, 패턴의 높이를 20㎛ 정도로 한다.
다음에, 도 3에 도시되는 바와 같이, 대향 기판(5)을 관통하는 비아(6)를 형성하고, 대향 기판(5)의 상면에 비아(6)와 접속된 취출 전극(7)을 형성한다. 대향 기판(5)의 하면에 있어서, 기판(1)의 밀봉 프레임(3)과 대향하는 위치에 링 형상의 볼록부(8)를 형성한다. 대향 기판(5)의 하면에 있어서, 기판(1)의 범프(4)와 대향하는 위치에 볼록부(9)를 형성한다. 볼록부(8)는 밀봉 프레임(3)의 폭보다 좁은 폭을 갖는다. 볼록부(9)는 범프(4)의 폭보다 좁은 폭을 갖는다. 예를 들어, 레지스트 또는 메탈을 마스크로 하여 대향 기판(5)의 하면을 드라이 에칭 또는 웨트 에칭에 의해 가공하여 볼록부(8, 9)를 형성한다. 또한, 증착 메탈막 또는 도금막 등으로 볼록부(8, 9)를 형성해도 좋다.
다음에, 도 4에 도시되는 바와 같이, 온도 상승하여 메탈 페이스트의 용매를 대체로 휘발시킨 후, 기판(1)의 상면과 대향 기판(5)의 하면을 대향시켜서 얼라인먼트하여, 고온, 가압 하에서 양자를 접합한다. 이 때에, 밀봉 프레임(3)과 볼록부(8)를 접합하고, 범프(4)와 볼록부(9)를 접합하면서, 범프(4)를 대향 기판(5)의 비아(6)에 전기 접합한다.
볼록부(8, 9)와의 접합에 의해 밀봉 프레임(3) 및 범프(4)의 메탈 미립자가 압축되고, 인접하는 미립자끼리가 접합하여 벌크 메탈화한다. 볼록부(8, 9) 주변의 메탈 페이스트 패턴에도 변형이 가해져서, 밀봉 프레임(3) 및 범프(4)와 대향 기판(5)의 하면이 밀착한다. 이에 의해, 중공 밀봉 디바이스가 제조된다.
제조된 중공 밀봉 디바이스에 있어서, 범프(4), 비아(6) 및 취출 전극(7)을 거쳐서 디바이스 회로(2)와 외부 사이에 전기 신호의 입출력을 실행한다. 디바이스 회로(2) 또는 비아(6) 등은 기판(1)과 대향 기판(5) 중 한쪽 또는 양쪽 모두에 형성해도 좋고, 상하 양면에 형성해도 좋다.
도 5는 메탈 페이스트 패턴을 가압 변형했을 때 상태 변화를 도시하는 단면도이다. (a) 메탈 페이스트 패턴 형성시에는, 메탈은 입자 형상으로 되어 있고, 입자 사이에는 공극이 있어서 공극끼리가 연결된 상태(open-cell)이다. (b) 가압해 나가면, 메탈 입자가 눌려져서 인접 입자 사이에 접합이 시작되어, 공극이 고립된 상태(closed-cell)가 된다. (c) 최종적으로, 완전하게 벌크화하면, 그 이상 변형하지 않게 된다. (a)에서의 패턴의 높이를 h로 하면, (b)에서의 높이는 0.4*h 내지 0.6*h 정도이며, (c)에서의 높이는 0.3*h 내지 0.5*h 정도이다. 중공부의 기밀성을 확보하려면, 밀봉 프레임(3)을 공기 등이 통과해서는 안되기 때문에, (b) 또는 (c) 상태가 필요하다.
도 6은 접합 전후의 범프 부분을 확대한 단면도이다. 볼록부(9)의 높이(m)와 범프(4)의 높이(h)를 적절하게 선택하여, 접합 후에 볼록부(9)가 범프(4)에 완전하게 매립되도록 한다. 이에 의해, 범프(4)를 비아(6)에 확실히 전기 접합할 수 있다. 접합 후의 기판 간격은 h-δ가 된다.
한편, 밀봉 프레임(3)은 상기와 같이 (b) 또는 (c) 상태로 할 필요가 있기 때문에, 볼록부(8)의 바로 아래의 x가 0.3*h≤x≤0.6*h를 만족할 필요가 있다. m＋x=h-δ이므로, 0.4*h-δ≤m≤0.7*h-δ가 성립된다. 따라서, 볼록부(8)의 높이(m)는 접합 후의 기판(1)과 대향 기판(5)의 간격(h-δ)의 0.4배 내지 0.7배로 한다. 또한, 패턴 높이의 변화(δ)는 볼록부(8, 9) 주변을 포함한 밀봉 프레임(3) 및 범프(4) 모두에 이르기 때문에, 변화가 있으면 하중이 분산되어 버려서, 고 하중이 필요하게 된다. 이 때문에, δ=0으로 하는 것이 가장 좋고, 전기 접합의 마진을 포함하여 0≤δ에서 최소의 값으로 설계하면 좋다.
예를 들어, Au페이스트를 이용하여 패턴의 높이를 20㎛로 한 경우, 볼록부(8)의 높이를 6㎛ 내지 14㎛로 하고, 접합 후의 높이를 20㎛ 정도로 조정하면 좋다. 도 7은 Au페이스트의 가압에 대한 변형량의 관계를 도시하는 도면이다. 페이스트의 두께가 20㎛, 실온 환경 하에서 측정하였다. 예를 들어, 0≤δ≤1이면, 최종적으로 볼록부(8)에 걸리는 압력은 100㎫ 이상, 변형량이 10㎛가 된다. 한편, 볼록부(9)에 걸리는 압력은 1㎫ 이하 정도, 변형량이 1㎛ 이하로 작다. 따라서, 접합 하중을 가한 경우에, 하중의 대부분은 밀봉 프레임(3)의 볼록부(8)에 걸리게 된다.
본 실시형태에서는, 범프(4)에 의해 기판 사이를 전기적으로 접속할 수 있다. 접합시에 밀봉 프레임(3)의 패턴 면적 전체가 아니라, 볼록부(8)의 부분에 선택적으로 고압을 걸 수 있다. 볼록부(8)의 높이는 접합 후의 기판(1)과 대향 기판(5)의 간격의 0.4배 내지 0.7배이다. 이에 의해, 볼록부(8)의 바로 아래에 있어서 밀봉 프레임(3)의 메탈 페이스트가 금속 벌크화하여 밀봉성을 향상시킬 수 있다.
또한, 볼록부(8, 9)의 앵커 효과에 의해 대향 기판(5)과 범프(4) 및 밀봉 프레임(3)을 밀착성 좋게 접합할 수 있다. 범프(4)와 대향 기판(5)의 접합이 강고하게 되기 때문에, 본 장치의 동작 또는 외부 분위기에 의한 기판 변형 등에 의한 전기적 접합의 접촉 불량에 대한 내성이 높아진다.
접합시에 볼록부(8)로 밀봉을 취하기 때문에, 볼록부(8)의 폭이 넓을수록 밀봉성이 좋지만, 너무 넓으면 접합시의 하중이 부족하다. 볼록부(8)의 폭은 이 트레이드 오프를 고려하여 설계할 필요가 있어서, 예를 들면, 5㎛ 내지 10㎛ 정도로 한다.
도 8은 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 변형예 1을 도시하는 단면도이다. 도 9는 도 8의 Ⅰ-Ⅱ를 따른 단면도이다. 도 10은 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 변형예 2를 도시하는 단면도이다. 도 1에서는 밀봉 프레임(3) 내에 범프(4)를 배치하고 있지만, 도 8 내지 도 10에 도시되는 바와 같이 밀봉 프레임(3)의 밖에 범프(4)를 배치해도 좋다. 또한, 도 10과 같이 칩 근처의 밀봉 프레임(3)의 수와 범프(4)의 배치에 제한은 없다.
도 11 내지 도 13은 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 밀봉 프레임측의 볼록부의 변형예를 도시하는 평면도이다. 밀봉 프레임(3)의 볼록부(8)는 링 형상으로 연결되어 있는 것 이외에 제약은 없다. 따라서, 도 11에 도시되는 바와 같이 사행(蛇行)시키거나, 도 12에 도시되는 바와 같이 2중으로 형성하거나, 도 13에 도시되는 바와 같이 2중 링에 구획을 부여한 패턴으로 해도 좋다. 이에 의해, 기밀성을 높일 수 있다. 또한, 밀봉 프레임(3)의 볼록부(8)의 형상도 제한되지 않고, 원통 형상 또는 사각 기둥 등이어도 좋다.
도 14는 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 변형예 3을 도시하는 단면도이다. 기판(1) 상에 금속막(10)을 형성하고, 그 금속막(10) 상에 밀봉 프레임(3)과 범프(4)를 메탈 페이스트의 패터닝에 의해 형성한다. 이에 의해, 메탈 페이스트와 기판(1)의 밀착성이 양호하게 된다.
도 15는 본 발명의 실시형태 1에 따른 중공 밀봉 디바이스의 변형예 4를 도시하는 단면도이다. 도 16은 비교예에 따른 중공 밀봉 디바이스를 도시하는 단면도이다. 도 16에 도시되는 바와 같이 메탈 페이스트 패턴인 밀봉 프레임(3) 및 범프(4)의 접합시의 변형이 불충분하면, 접합시에 밀봉 프레임(3) 및 범프(4)와 대향 기판(5)의 밀착성이 나쁘고, 범프(4)를 비아(6)에 접속할 수 없다. 그래서, 도 15에 도시되는 바와 같이, 볼록부(8)를 덮는 금속막(11)과, 볼록부(9)를 덮는 금속막(12)을 대향 기판(5)의 하면에 형성한다. 금속막(11, 12)을 거쳐서 볼록부(8, 9)를 각각 밀봉 프레임(3) 및 범프(4)에 접합시킨다. 이에 의해, 접합시에 밀봉 프레임(3) 및 범프(4)와 대향 기판(5)의 밀착성이 양호하게 된다. 또한, 금속막(12)은 비아(6)에 전기적으로 접속되어 있기 때문에, 금속막(12)을 거쳐서 범프(4)를 비아(6)에 확실하게 전기 접합시킬 수 있다.
금속막(10 내지 12)은 메탈 페이스트와 동일 소재, 또는 표면 산화하기 어려운 귀금속 등을 메탈 페이스트와 접촉하는 최표층에 이용하고, 기판(1) 등의 하지(下地)와 밀착성의 높은 재료를 최하층에 이용한다. 예를 들어, 기판(1)과 대향 기판(5)을 Si로 한 경우, 금속막(10 내지 12)으로서 50㎚ 두께의 Ti막과 200㎚ 두께의 Au막을 연속하여 성막한다. 금속막(10 내지 12)의 패터닝 방법으로서, 레지스트 패터닝에 의한 증착 리프트 오프, 또는 메탈 스퍼터 후에 레지스트 패터닝하여 밀링에 의해 불요부(不要部)를 에칭하는 방법 등이 있다.
또한, 기판(1)과 대향 기판(5)을 웨이퍼 형상으로 하여 다수의 디바이스를 일괄하여 접합해도 좋다. 예를 들어, Au메탈 페이스트를 사용한 경우의 접합 조건은 온도 300℃, 압력 100㎫ 등이며, 온도, 압력도 높을수록 접합성이 좋다. 메탈 페이스트재로서, Au, Ag, Cu, Pd, Pt의 나노로부터 서브 미크론의 입자를 용매에 용해한 것을 이용한다. Au, Ag, Cu, Pd, Pt는 전기 전도성이 양호하기 때문에, 범프(4)의 전기 전도성을 양호하게 할 수 있다. 특히, Au, Pd, Pt는 반응성이 낮고, 표면 산화 등의 변화를 하기 어렵기 때문에, 접합시의 벌크화가 양호하고, 기밀 밀봉재로서 양호한 특성을 갖고 있다. 또한, 접합 계면의 밀착성을 양호하게 하기 위해, 접합 전에 Ar 플라즈마 또는 O2 플라즈마 처리를 행하는 것이 바람직하다.
실시형태 2.
도 17은 본 발명의 실시형태 2에 따른 중공 밀봉 디바이스를 도시하는 단면도이다. 실시형태 1과는 달리, 범프(4)에 접합되는 볼록부(9)를 마련하지 않는다. 따라서, 밀봉 프레임(3)에 접합되는 볼록부(8)에 더욱 높은 하중을 걸 수 있기 때문에, 더욱 밀봉성을 향상시킬 수 있다. 또한, 실시형태 1의 볼록부(9)는 비아(6)를 피해서 레이아웃할 필요가 있지만, 본 실시형태에서는 그러한 레이아웃의 고려는 불필요하게 된다. 이 결과, 레이아웃의 자유도를 높일 수 있어서 레이아웃 면적의 증대를 억제할 수 있다.
도 18은 본 발명의 실시형태 2에 따른 중공 밀봉 디바이스의 변형예를 도시하는 단면도이다. 볼록부(8)를 덮는 금속막(11)과, 대향 기판(5)의 비아(6)에 전기적으로 접속된 금속막(12)을 대향 기판(5)의 하면에 형성한다. 금속막(11)을 거쳐서 볼록부(8)를 밀봉 프레임(3)에 접합시키고, 금속막(12)을 거쳐서 범프(4)를 비아(6)에 전기 접합시킨다. 이에 의해, 접합시에 메탈 페이스트 패턴과 대향 기판(5)의 밀착성이 양호하게 되어서, 범프(4)를 비아(6)에 확실히 전기 접합시킬 수 있다.
실시형태 3.
도 19는 본 발명의 실시형태 3에 따른 중공 밀봉 디바이스를 도시하는 단면도이다. 본 실시형태에서는 볼록부(8, 9)를 기판(1)측에 형성하고 있다. 이 경우에서도 실시형태 1과 마찬가지로, 볼록부(8, 9)의 부분에 선택적으로 고압을 걸 수 있기 때문에, 밀봉성을 향상시킬 수 있다. 또한, 실시형태 1과 마찬가지로, 메탈 페이스트 패턴의 압입량에 대해서 압력이 정해진다.
1 : 기판 3 : 밀봉 프레임
4 : 범프 5 : 대향 기판
6 : 비아 8, 9 : 볼록부
11, 12 : 금속막

Claims (11)

  1. 제 1 기판의 주면에 링 형상의 밀봉 프레임과 범프를 메탈 페이스트의 패터닝에 의해 동시에 형성하는 공정과,
    제 2 기판의 주면에 상기 밀봉 프레임의 폭보다 좁은 폭을 갖는 링 형상의 볼록부를 형성하는 공정과,
    상기 제 1 기판의 상기 주면과 상기 제 2 기판의 상기 주면을 대향시켜서 얼라인먼트하여, 상기 밀봉 프레임과 상기 볼록부를 접합하면서, 상기 범프를 상기 제 2 기판에 전기 접합하는 공정을 구비하고,
    상기 볼록부의 높이는 접합 후의 상기 제 1 기판과 상기 제 2 기판의 간격의 0.4배 내지 0.7배인 것을 특징으로 하는
    중공 밀봉 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 볼록부를 덮는 제 1 금속막과, 상기 제 2 기판의 비아에 전기적으로 접속된 제 2 금속막을 상기 제 2 기판의 상기 주면에 형성하는 공정을 더 구비하고,
    상기 제 1 금속막을 거쳐서 상기 볼록부를 상기 밀봉 프레임에 접합시키고, 상기 제 2 금속막을 거쳐서 상기 범프를 상기 비아에 전기 접합시키는 것을 특징으로 하는
    중공 밀봉 디바이스의 제조 방법.
  3. 제 1 기판의 주면에 링 형상의 밀봉 프레임과 범프를 메탈 페이스트의 패터닝에 의해 동시에 형성하는 공정과,
    제 2 기판의 주면에, 상기 밀봉 프레임의 폭보다 좁은 폭을 갖는 링 형상의 제 1 볼록부와, 상기 범프의 폭보다 좁은 폭을 갖는 제 2 볼록부를 형성하는 공정과,
    상기 제 1 기판의 상기 주면과 상기 제 2 기판의 상기 주면을 대향시켜서 얼라인먼트하고, 상기 밀봉 프레임과 상기 제 1 볼록부를 접합하고, 상기 범프와 상기 제 2 볼록부를 접합하면서, 상기 범프를 상기 제 2 기판에 전기 접합하는 공정을 구비하는 것을 특징으로 하는
    중공 밀봉 디바이스의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제 1 볼록부의 높이는 접합 후의 상기 제 1 기판과 상기 제 2 기판의 간격의 0.4배 내지 0.7배인 것을 특징으로 하는
    중공 밀봉 디바이스의 제조 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제 2 볼록부가 상기 범프에 완전하게 매립되어 있는 것을 특징으로 하는
    중공 밀봉 디바이스의 제조 방법.
  6. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 볼록부를 덮는 제 1 금속막과, 상기 제 2 볼록부를 덮는 제 2 금속막을 상기 제 2 기판의 상기 주면에 형성하는 공정을 더 구비하고,
    상기 제 1 금속막을 거쳐서 상기 제 1 볼록부를 상기 밀봉 프레임에 접합시키고, 상기 제 2 금속막을 거쳐서 상기 제 2 볼록부를 상기 범프에 접합시키는 것을 특징으로 하는
    중공 밀봉 디바이스의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 2 금속막은 상기 제 2 기판의 비아에 전기적으로 접속되어 있는 것을 특징으로 하는
    중공 밀봉 디바이스의 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 기판의 주면에 금속막을 형성하는 공정을 더 구비하고,
    상기 금속막 상에 상기 밀봉 프레임과 상기 범프를 형성하는 것을 특징으로 하는
    중공 밀봉 디바이스의 제조 방법.
  9. 제 1 기판과,
    상기 제 1 기판의 주면에 형성된 링 형상의 밀봉 프레임과,
    상기 제 1 기판의 상기 주면에 형성된 범프와,
    상기 제 1 기판의 상기 주면에 대향하는 주면을 갖는 제 2 기판과,
    상기 제 2 기판의 상기 주면에 형성되고, 상기 밀봉 프레임의 폭보다 좁은 폭을 갖는 링 형상의 볼록부를 구비하며,
    상기 밀봉 프레임과 상기 볼록부가 접합하고,
    상기 범프가 상기 제 2 기판에 전기 접합하며,
    상기 볼록부의 높이는 상기 제 1 기판과 상기 제 2 기판의 간격의 0.4배 내지 0.7배인 것을 특징으로 하는
    중공 밀봉 디바이스.
  10. 제 1 기판과,
    상기 제 1 기판의 주면에 형성된 링 형상의 밀봉 프레임과,
    상기 제 1 기판의 상기 주면에 형성된 범프와,
    상기 제 1 기판의 상기 주면에 대향하는 주면을 갖는 제 2 기판과,
    상기 제 2 기판의 상기 주면에 형성되고, 상기 밀봉 프레임의 폭보다 좁은 폭을 갖는 링 형상의 제 1 볼록부와,
    제 2 기판의 상기 주면에 형성되고, 상기 범프의 폭보다 좁은 폭을 갖는 제 2 볼록부를 구비하며,
    상기 밀봉 프레임과 상기 제 1 볼록부가 접합하고,
    상기 범프와 상기 제 2 볼록부가 접합하며,
    상기 범프가 상기 제 2 기판에 전기 접합하여 있는 것을 특징으로 하는
    중공 밀봉 디바이스.
  11. 제 10 항에 있어서,
    상기 제 1 볼록부의 높이는 상기 제 1 기판과 상기 제 2 기판의 간격의 0.4배 내지 0.7배인 것을 특징으로 하는
    중공 밀봉 디바이스.
KR1020197027651A 2017-03-29 2017-03-29 중공 밀봉 디바이스 및 그 제조 방법 KR102336096B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/012965 WO2018179153A1 (ja) 2017-03-29 2017-03-29 中空封止デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
KR20190118634A true KR20190118634A (ko) 2019-10-18
KR102336096B1 KR102336096B1 (ko) 2021-12-06

Family

ID=60477083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197027651A KR102336096B1 (ko) 2017-03-29 2017-03-29 중공 밀봉 디바이스 및 그 제조 방법

Country Status (7)

Country Link
US (1) US10950567B2 (ko)
JP (1) JP6237969B1 (ko)
KR (1) KR102336096B1 (ko)
CN (1) CN110494963B (ko)
DE (1) DE112017007356T5 (ko)
TW (1) TWI666710B (ko)
WO (1) WO2018179153A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230170317A (ko) 2022-06-10 2023-12-19 김지환 시설 휴업 알림 서비스

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201700103511A1 (it) * 2017-09-15 2019-03-15 St Microelectronics Srl Dispositivo microelettronico dotato di connessioni protette e relativo processo di fabbricazione
DE112018007290T5 (de) 2018-03-16 2020-12-10 Mitsubishi Electric Corporation Substrat-Bondingstruktur und Substrat-Bondingverfahren
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188294A (ja) 2001-12-21 2003-07-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2003188206A (ja) * 2001-12-20 2003-07-04 Mitsubishi Electric Corp 半導体装置用パッケージおよびその製造方法
JP2010206169A (ja) * 2009-02-27 2010-09-16 Ibiden Co Ltd プリント配線板の製造方法
JP2014022699A (ja) 2012-07-24 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> パッケージおよびその製造方法
JP2016197664A (ja) 2015-04-03 2016-11-24 田中貴金属工業株式会社 パッケージの製造方法及び該方法により製造されるパッケージ

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154206B2 (en) * 2002-07-31 2006-12-26 Kyocera Corporation Surface acoustic wave device and method for manufacturing same
JP2004207674A (ja) 2002-10-30 2004-07-22 Kyocera Corp 電子部品装置の製造方法
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US8191756B2 (en) * 2004-11-04 2012-06-05 Microchips, Inc. Hermetically sealing using a cold welded tongue and groove structure
JP4057017B2 (ja) 2005-01-31 2008-03-05 富士通株式会社 電子装置及びその製造方法
US7687906B2 (en) * 2006-03-31 2010-03-30 Brother Kogyo Kabushiki Kaisha Connecting structure, method for forming bump, and method for producing device-mounting substrate
JP5500983B2 (ja) * 2007-03-05 2014-05-21 京セラ株式会社 微小構造体装置および微小構造体装置の製造方法
JP5076166B2 (ja) * 2008-05-16 2012-11-21 セイコーエプソン株式会社 圧電デバイス及びその封止方法
WO2010021267A1 (ja) * 2008-08-21 2010-02-25 株式会社村田製作所 電子部品装置およびその製造方法
JP5522045B2 (ja) * 2008-08-21 2014-06-18 株式会社村田製作所 電子部品装置およびその製造方法
US8692390B2 (en) * 2011-02-18 2014-04-08 Chipbond Technology Corporation Pyramid bump structure
JP5716627B2 (ja) * 2011-10-06 2015-05-13 オムロン株式会社 ウエハの接合方法及び接合部の構造
US9139423B2 (en) * 2012-01-19 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
JP5839326B2 (ja) 2012-10-16 2016-01-06 国立大学法人東北大学 パッケージされたデバイス、パッケージ材の製造方法及びパッケージング方法
US8736045B1 (en) * 2012-11-02 2014-05-27 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices
CN104396005B (zh) * 2013-06-27 2018-05-29 英特尔Ip公司 用于电子系统的高电导率高频通孔
US20150048509A1 (en) * 2013-08-16 2015-02-19 Globalfoundries Singapore Pte. Ltd. Cmos compatible wafer bonding layer and process
CN105084294A (zh) * 2014-04-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
DE102014210862B4 (de) * 2014-06-06 2022-10-06 Robert Bosch Gmbh Bauteil mit zwei Halbleiter-Bauelementen, zwischen denen mindestens zwei hermetisch dichte Kavernen ausgebildet sind, und Verfahren zum Herstellen einer entsprechenden Bondverbindung zwischen zwei Halbleiter-Bauelementen
DE102014210852B4 (de) * 2014-06-06 2022-10-06 Robert Bosch Gmbh Bauteil mit zwei Halbleiter-Bauelementen, die über eine strukturierte Bond-Verbindungsschicht miteinander verbunden sind, und Verfahren zum Herstellen eines solchen Bauteils
KR20160084957A (ko) * 2015-01-06 2016-07-15 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조 방법
JP2016181555A (ja) 2015-03-23 2016-10-13 日本電気株式会社 バンプ構造とバンプ接合構造およびバンプ製造方法
CN107924881B (zh) 2015-08-18 2020-07-31 三菱电机株式会社 半导体装置
US9859185B2 (en) * 2016-01-28 2018-01-02 Kyocera International, Inc. Semiconductor packaging structure and package having stress release structure
US20190031502A1 (en) * 2016-02-11 2019-01-31 Agency For Science, Technology And Research SEAL RING FOR AL-Ge BONDING
JP6862681B2 (ja) * 2016-05-23 2021-04-21 日本電気硝子株式会社 気密パッケージの製造方法及び気密パッケージ
US10854523B2 (en) 2016-10-24 2020-12-01 Mitsubishi Electric Corporation Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188206A (ja) * 2001-12-20 2003-07-04 Mitsubishi Electric Corp 半導体装置用パッケージおよびその製造方法
JP2003188294A (ja) 2001-12-21 2003-07-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2010206169A (ja) * 2009-02-27 2010-09-16 Ibiden Co Ltd プリント配線板の製造方法
JP2014022699A (ja) 2012-07-24 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> パッケージおよびその製造方法
JP2016197664A (ja) 2015-04-03 2016-11-24 田中貴金属工業株式会社 パッケージの製造方法及び該方法により製造されるパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230170317A (ko) 2022-06-10 2023-12-19 김지환 시설 휴업 알림 서비스

Also Published As

Publication number Publication date
WO2018179153A1 (ja) 2018-10-04
JP6237969B1 (ja) 2017-11-29
JPWO2018179153A1 (ja) 2019-04-11
TW201843748A (zh) 2018-12-16
DE112017007356T5 (de) 2019-12-12
US10950567B2 (en) 2021-03-16
KR102336096B1 (ko) 2021-12-06
US20200144210A1 (en) 2020-05-07
CN110494963A (zh) 2019-11-22
CN110494963B (zh) 2023-06-13
TWI666710B (zh) 2019-07-21

Similar Documents

Publication Publication Date Title
US9437459B2 (en) Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure
KR20190118634A (ko) 중공 밀봉 디바이스 및 그 제조 방법
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7640655B2 (en) Electronic component embedded board and its manufacturing method
JP3945483B2 (ja) 半導体装置の製造方法
TW201644013A (zh) 指紋感測器及製造其之方法
TWI390684B (zh) 半導體封裝及其製造方法
US8288865B2 (en) Semiconductor module having semiconductor device mounted on device mounting substrate
US9326378B2 (en) Thin-film wiring substrate and substrate for probe card
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP2001044324A (ja) 樹脂封止型半導体装置及びその製造方法
TWI752082B (zh) 導線架及電子組件裝置
US20240090140A1 (en) Component-incorporated substrate and method for manufacturing same
EP3301712B1 (en) Semiconductor package assembley
JP2014082359A (ja) 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法
KR100639737B1 (ko) 회로 장치의 제조 방법
CN112018064A (zh) 半导体装置封装及其制造方法
JP2009044077A (ja) 半導体装置及び半導体装置の製造方法
JP6328741B2 (ja) 半導体装置
JP2013191678A (ja) 多層配線基板
US11201110B2 (en) Semiconductor device package with conductive pillars and method for manufacturing the same
KR101078729B1 (ko) 반도체 패키지용 기판 및 그의 제조방법과 상기 기판을 갖는 반도체 패키지
JP4110421B2 (ja) 半導体装置の製造方法
TW201705412A (zh) 微電子構件裝置的製造方法及微電子構件裝置
JP2023536780A (ja) 電子機器パッケージにおける機械的パンチングされたビア形成およびそれによって形成される電子機器パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant