JP6237969B1 - 中空封止デバイス及びその製造方法 - Google Patents

中空封止デバイス及びその製造方法 Download PDF

Info

Publication number
JP6237969B1
JP6237969B1 JP2017536598A JP2017536598A JP6237969B1 JP 6237969 B1 JP6237969 B1 JP 6237969B1 JP 2017536598 A JP2017536598 A JP 2017536598A JP 2017536598 A JP2017536598 A JP 2017536598A JP 6237969 B1 JP6237969 B1 JP 6237969B1
Authority
JP
Japan
Prior art keywords
substrate
sealing frame
main surface
convex portion
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017536598A
Other languages
English (en)
Other versions
JPWO2018179153A1 (ja
Inventor
弘一郎 西澤
弘一郎 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6237969B1 publication Critical patent/JP6237969B1/ja
Publication of JPWO2018179153A1 publication Critical patent/JPWO2018179153A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/037—Thermal bonding techniques not provided for in B81C2203/035 - B81C2203/036
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/05—Aligning components to be assembled
    • B81C2203/051—Active alignment, e.g. using internal or external actuators, magnets, sensors, marks or marks detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

第１の基板（１）の主面にリング状の封止枠（３）とバンプ（４）をメタルペーストのパターニングにより同時に形成する。第２の基板（５）の主面に封止枠（３）の幅より狭い幅を持つリング状の凸部（８）を形成する。基板（１）の主面と第２の基板（５）の主面を対向させてアライメントして、封止枠（３）と凸部（８）を接合しつつ、バンプ（４）を第２の基板（５）に電気接合する。凸部（８）の高さは、接合後の基板（１）と第２の基板（５）との間隔の０．４〜０．７倍である。

Description

本発明は、２枚の基板間に中空を有する中空封止デバイス及びその製造方法に関する。
信頼性と特性を向上するため、相対向する基板間に中空部を形成して半導体デバイス又はＭＥＭＳ（Micro Electric Mechanical Systems）デバイスを中空封止する実装方法がある（例えば、特許文献１，２参照）。従来のデバイスでは、封止枠で２つの基板を接合して気密中空部を形成し、下側の基板の回路から上側の基板側に電極を取り出す（例えば、特許文献１参照）。この構造をウェハプロセスで作製する場合、バンプと封止枠をメタルペーストのパターニングにより同時に形成し、一括で接合する。この方法は、ウェハレベルチップスケールパッケージ（ＷＬＣＳＰ）で多数のデバイスを一括で作製できるため生産性が高く、近年使用が広がっている。
しかし、メタルペーストはパターニングの精度が悪く、パターンの幅を細く制御することが難しい。そのため接合パターンの面積が大きくなってしまい、接合時の圧力（全荷重をパターン面積で割った値）が不足することにより、封止性が十分でない問題があった。例えば、Ａｕメタルペーストで気密封止を行う場合、接合時の圧力として１００ＭＰａ以上が必要である。４インチウェハで５０００チップを同時に封止する場合、封止枠の幅を２０μｍとすると、封止枠のパターン面積は約１０％となる。この条件で計算すると、接合圧力１００ＭＰａを確保するためには、ウェハあたり７８．５ｋＮの荷重が必要となる。しかし、既存の加圧装置では６０ｋＮ程度が限度であるため、気密封止性を得ることができない。この問題の解決策として、封止枠と接合する部分にリング状の凸部を設け圧力を集中させる方法があった（例えば、特許文献１参照）。
日本特開２０１４−２２６９９号公報 日本特開２００３−１８８２９４号公報 日本特開２０１６−１９７６６４号公報
しかし、封止枠と接合する部分に凸部を設ける方法を、バンプを用いた場合に応用すると、バンプへの荷重分散があるため、気密性が悪くなるという問題があった。例えば、４インチウェハから同一サイズで５０００チップを作製し、各チップにφ１００μｍのバンプが６個必要とすると、バンプのパターン面積は約１２％となる。この条件で計算すると、封止枠と接合する部分に凸部を設けたとしても、１００ＭＰａで加圧するためには、バンプパターン分だけでも９４．２ｋＮの荷重が必要となる。従って、最大６０ｋＮの既存の加圧装置では気密封止性を得ることができなかった。
本発明は、上述のような課題を解決するためになされたもので、その目的はバンプにより基板間を電気的に接続しつつ、封止性を向上させることができる中空封止デバイス及びその製造方法を得るものである。
本発明に係る中空封止デバイスの製造方法は、第１の基板の主面にリング状の封止枠とバンプをメタルペーストのパターニングにより同時に形成する工程と、第２の基板の主面に前記封止枠の幅より狭い幅を持つリング状の凸部を形成する工程と、前記第１の基板の前記主面と前記第２の基板の前記主面を対向させてアライメントして、前記封止枠と前記凸部を接合しつつ、前記バンプを前記第２の基板に電気接合する工程とを備え、前記凸部の高さは、接合後の前記第１の基板と前記第２の基板との間隔の０．４〜０．７倍であり、接合後の前記封止枠は、少なくとも前記凸部の直下において、メタル粒子間の空隙が孤立した状態であるか又は完全にバルク化していることを特徴とする。
本発明では、バンプにより基板間を電気的に接続することができる。接合時に封止枠のパターン面積全体ではなく、凸部の部分に選択的に高圧をかけることができるため、高荷重をかけることができる。凸部の高さは、接合後の第１の基板と第２の基板との間隔の０．４〜０．７倍である。これにより、凸部の直下において封止枠のメタルペーストが金属バルク化して封止性を向上させることができる。
本発明の実施の形態１に係る中空封止デバイスの製造方法を示す平面図である。 本発明の実施の形態１に係る中空封止デバイスの製造方法を示す断面図である。 本発明の実施の形態１に係る中空封止デバイスの製造方法を示す断面図である。 本発明の実施の形態１に係る中空封止デバイスの製造方法を示す断面図である。 メタルペーストパターンを加圧変形した際の状態変化を示す断面図である。 接合前後のバンプ部分を拡大した断面図である。 Ａｕペーストの加圧に対する変形量の関係を示す図である。 本発明の実施の形態１に係る中空封止デバイスの変形例１を示す断面図である。 図８のＩ−ＩＩに沿った断面図である。 本発明の実施の形態１に係る中空封止デバイスの変形例２を示す断面図である。 本発明の実施の形態１に係る中空封止デバイスの封止枠側の凸部の変形例を示す平面図である。 本発明の実施の形態１に係る中空封止デバイスの封止枠側の凸部の変形例を示す平面図である。 本発明の実施の形態１に係る中空封止デバイスの封止枠側の凸部の変形例を示す平面図である。 本発明の実施の形態１に係る中空封止デバイスの変形例３を示す断面図である。 本発明の実施の形態１に係る中空封止デバイスの変形例４を示す断面図である。 比較例に係る中空封止デバイスを示す断面図である。 本発明の実施の形態２に係る中空封止デバイスを示す断面図である。 本発明の実施の形態２に係る中空封止デバイスの変形例を示す断面図である。 本発明の実施の形態３に係る中空封止デバイスを示す断面図である。
本発明の実施の形態に係る中空封止デバイス及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る中空封止デバイスの製造方法を示す平面図である。図２から図４は、本発明の実施の形態１に係る中空封止デバイスの製造方法を示す断面図である。図２は図１のＩ−ＩＩに沿った断面図である。
まず、図１及び図２に示すように、基板１の上面の中央部に、中空封止すべきデバイス回路２を形成する。基板１の上面にリング状の封止枠３とバンプ４をメタルペーストのパターニングにより同時に形成する。封止枠３とバンプ４の厚みは互いに同じである。
例えば、レジストでパターニングして凹形状を形成したところにペースト材を埋め込み、剥離液などを用いてレジスト除去して、封止枠３とバンプ４のパターンを得ることができる。または、インクジェットにより直接パターニングしてもよい。パターンの高さはデバイスの要求特性により異なるが、高いほど空間を広く取って気密信頼性を高めることができる。ただし、パターンが高いほどレジストを厚く取る必要があり、パターン精度及び高さの均一性が悪くなることとトレードオフするため、適切な高さを選択する必要がある。例えば、パターンの高さを２０μｍ程度にする。
次に、図３に示すように、対向基板５を貫通するビア６を形成し、対向基板５の上面にビア６と接続された取り出し電極７を形成する。対向基板５の下面において、基板１の封止枠３と対向する位置にリング状の凸部８を形成する。対向基板５の下面において、基板１のバンプ４と対向する位置に凸部９を形成する。凸部８は封止枠３の幅より狭い幅を持つ。凸部９はバンプ４の幅より狭い幅を持つ。例えば、レジスト又はメタルをマスクとして対向基板５の下面をドライエッチング又はウェットエッチングにより加工して凸部８，９を形成する。また、蒸着メタル膜又はめっき膜などで凸部８，９を形成してもよい。
次に、図４に示すように、昇温してメタルペーストの溶媒をおおむね揮発させた後、基板１の上面と対向基板５の下面を対向させてアライメントして、高温、加圧下で両者を接合する。この際に、封止枠３と凸部８を接合し、バンプ４と凸部９を接合しつつ、バンプ４を対向基板５のビア６に電気接合する。
凸部８，９との接合により封止枠３及びバンプ４のメタル微粒子が圧縮され、隣接する微粒子同士が接合してバルクメタル化する。凸部８，９周辺のメタルペーストパターンにも変形が加わり、封止枠３及びバンプ４と対向基板５の下面が密着する。これにより、中空封止デバイスが製造される。
製造した中空封止デバイスにおいて、バンプ４、ビア６及び取り出し電極７を介してデバイス回路２と外部との間で電気信号の入出力を行う。デバイス回路２又はビア６などは基板１と対向基板５の一方又は両方に形成してもよいし、上下両面に形成してもよい。
図５は、メタルペーストパターンを加圧変形した際の状態変化を示す断面図である。（ａ）メタルペーストパターン形成時には、メタルは粒子状になっており、粒子間には空隙があり空隙同士がつながった状態（ｏｐｅｎ−ｃｅｌｌ）である。（ｂ）加圧していくと、メタル粒子が押し詰まり隣接粒子間で接合が始まり、空隙が孤立した状態（ｃｌｏｓｅｄ−ｃｅｌｌ）となる。（ｃ）最終的に、完全にバルク化すると、それ以上変形しなくなる。（ａ）でのパターンの高さをｈとすると、（ｂ）での高さは０．４＊ｈ〜０．６＊ｈ程度であり、（ｃ）での高さは０．３＊ｈ〜０．５＊ｈ程度である。中空部の気密性を確保するには、封止枠３を空気などが通過してはならないため、（ｂ）又は（ｃ）の状態が必要である。
図６は、接合前後のバンプ部分を拡大した断面図である。凸部９の高さｍとバンプ４の高さｈを適切に選択して、接合後に凸部９がバンプ４に完全に埋まりこむようにする。これにより、バンプ４をビア６に確実に電気接合することができる。接合後の基板間隔はｈ−δになる。
一方、封止枠３は上記のように（ｂ）又は（ｃ）の状態にする必要があるため、凸部８の直下のｘが０．３＊ｈ≦ｘ≦０．６＊ｈを満たす必要がある。ｍ＋ｘ＝ｈ−δであることから、０．４＊ｈ−δ≦ｍ≦０．７＊ｈ−δが成り立つ。従って、凸部８の高さｍは、接合後の基板１と対向基板５との間隔ｈ−δの０．４〜０．７倍にする。なお、パターン高さの変化δは凸部８，９周辺を含む封止枠３及びバンプ４全てに及ぶため、変化があると荷重が分散してしまい、高荷重が必要となる。このため、δ＝０とするのが最も良く、電気接合のマージンを含めて０≦δで最小の値で設計するとよい。
例えば、Ａｕペーストを用い、パターンの高さを２０μｍとした場合、凸部８の高さを６μｍ〜１４μｍとし、接合後の高さを２０μｍ程度に調整するとよい。図７は、Ａｕペーストの加圧に対する変形量の関係を示す図である。ペーストの厚みが２０μｍ、室温環境下で測定した。例えば、０≦δ≦１であれば、最終的に凸部８にかかる圧力は１００ＭＰａ以上、変形量が１０μｍとなる。一方、凸部９にかかる圧力は１ＭＰａ以下程度、変形量が１μｍ以下と小さい。従って、接合荷重を加えた場合に、荷重のほとんどは封止枠３の凸部８にかかることになる。
本実施の形態では、バンプ４により基板間を電気的に接続することができる。接合時に封止枠３のパターン面積全体ではなく、凸部８の部分に選択的に高圧をかけることができる。凸部８の高さは、接合後の基板１と対向基板５との間隔の０．４〜０．７倍である。これにより、凸部８の直下において封止枠３のメタルペーストが金属バルク化して封止性を向上させることができる。
また、凸部８，９のアンカー効果により対向基板５とバンプ４及び封止枠３とを密着性良く接合することができる。バンプ４と対向基板５の接合が強固になるため、本装置の動作又は外雰囲気による基板変形などによる電気的接合の接触不良に対する耐性が高くなる。
接合時に凸部８で封止を取るため、凸部８の幅が広いほど封止性が良いが、広すぎると接合時の荷重が不足する。凸部８の幅は、このトレードオフを考慮して設計する必要があり、例えば５μｍ〜１０μｍ程度とする。
図８は、本発明の実施の形態１に係る中空封止デバイスの変形例１を示す断面図である。図９は、図８のＩ−ＩＩに沿った断面図である。図１０は、本発明の実施の形態１に係る中空封止デバイスの変形例２を示す断面図である。図１では封止枠３内にバンプ４を配置しているが、図８〜１０に示すように封止枠３の外にバンプ４を配置してもよい。また、図１０のようにチップあたりの封止枠３の数とバンプ４の配置に制限はない。
図１１〜１３は、本発明の実施の形態１に係る中空封止デバイスの封止枠側の凸部の変形例を示す平面図である。封止枠３の凸部８は、リング状につながっていること以外に制約は無い。従って、図１１に示すように蛇行させたり、図１２に示すように２重に形成したり、図１３に示すように２重リングに区切りを付けたパターンにしてもよい。これにより、気密性を上げることができる。また、封止枠３の凸部８の形状も制限されず、円筒状又は四角柱などでもよい。
図１４は、本発明の実施の形態１に係る中空封止デバイスの変形例３を示す断面図である。基板１上に金属膜１０を形成し、その金属膜１０上に封止枠３とバンプ４をメタルペーストのパターニングにより形成する。これにより、メタルペーストと基板１との密着性が良好になる。
図１５は、本発明の実施の形態１に係る中空封止デバイスの変形例４を示す断面図である。図１６は、比較例に係る中空封止デバイスを示す断面図である。図１６に示すようにメタルペーストパターンである封止枠３及びバンプ４の接合時の変形が不十分であると、接合時に封止枠３及びバンプ４と対向基板５との密着性が悪く、バンプ４をビア６に接続できない。そこで、図１５に示すように、凸部８を覆う金属膜１１と、凸部９を覆う金属膜１２とを対向基板５の下面に形成する。金属膜１１，１２を介して凸部８，９をそれぞれ封止枠３及びバンプ４に接合させる。これにより、接合時に封止枠３及びバンプ４と対向基板５との密着性が良好になる。また、金属膜１２はビア６に電気的に接続されているため、金属膜１２を介してバンプ４をビア６に確実に電気接合させることができる。
金属膜１０〜１２は、メタルペーストと同一素材、又は表面酸化しにくい貴金属などをメタルペーストと接触する最表層に用い、基板１等の下地と密着性の高い材料を最下層に用いる。例えば、基板１と対向基板５をＳｉとした場合、金属膜１０〜１２として５０ｎｍ厚のＴｉ膜と２００ｎｍ厚のＡｕ膜を連続して成膜する。金属膜１０〜１２のパターニング方法として、レジストパターニングによる蒸着リフトオフ、又はメタルスパッタ後にレジストパターニングしてミリングにより不要部をエッチングする方法などがある。
なお、基板１と対向基板５をウェハ形状として多数のデバイスを一括して接合してもよい。例えば、Ａｕメタルペーストを使用した場合の接合条件は温度３００℃、圧力１００ＭＰａなどであり、温度、圧力とも高いほど接合性が良い。メタルペースト材として、Ａｕ，Ａｇ，Ｃｕ，Ｐｄ，Ｐｔのナノからサブミクロンの粒子を溶媒に溶解したものを用いる。Ａｕ，Ａｇ，Ｃｕ，Ｐｄ，Ｐｔは電気伝導性が良好なため、バンプ４の電気伝導性を良好にすることができる。特に、Ａｕ，Ｐｄ，Ｐｔは反応性が低く、表面酸化等の変化をしにくいため、接合時のバルク化が良好であり、気密封止材として良好な特性を有している。また、接合界面の密着性を良好にするため、接合前にＡｒプラズマ又はＯ２プラズマ処理を行うことが好ましい。
実施の形態２．
図１７は、本発明の実施の形態２に係る中空封止デバイスを示す断面図である。実施の形態１とは異なり、バンプ４に接合される凸部９を設けない。従って、封止枠３に接合される凸部８に更に高い荷重をかけることができるため、更に封止性を向上させることができる。また、実施の形態１の凸部９はビア６を避けてレイアウトする必要があるが、本実施の形態ではそのようなレイアウトの考慮は不要となる。この結果、レイアウトの自由度を上げることができ、レイアウト面積の増大を抑制することができる。
図１８は、本発明の実施の形態２に係る中空封止デバイスの変形例を示す断面図である。凸部８を覆う金属膜１１と、対向基板５のビア６に電気的に接続された金属膜１２とを対向基板５の下面に形成する。金属膜１１を介して凸部８を封止枠３に接合させ、金属膜１２を介してバンプ４をビア６に電気接合させる。これにより、接合時にメタルペーストパターンと対向基板５との密着性が良好になり、バンプ４をビア６に確実に電気接合させることができる。
実施の形態３．
図１９は、本発明の実施の形態３に係る中空封止デバイスを示す断面図である。本実施の形態では凸部８，９を基板１側に形成している。この場合でも実施の形態１と同様に、凸部８，９の部分に選択的に高圧をかけることができるため、封止性を向上させることができる。また、実施の形態１と同様に、メタルペーストパターンの押し込み量に対して圧力が決まる。
１ 基板、３ 封止枠、４ バンプ、５ 対向基板、６ ビア、８，９ 凸部、１１，１２ 金属膜

Claims (9)

  1. 第１の基板の主面にリング状の封止枠とバンプをメタルペーストのパターニングにより同時に形成する工程と、
    第２の基板の主面に前記封止枠の幅より狭い幅を持つリング状の凸部を形成する工程と、
    前記第１の基板の前記主面と前記第２の基板の前記主面を対向させてアライメントして、前記封止枠と前記凸部を接合しつつ、前記バンプを前記第２の基板に電気接合する工程とを備え、
    前記凸部の高さは、接合後の前記第１の基板と前記第２の基板との間隔の０．４〜０．７倍であり、
    接合後の前記封止枠は、少なくとも前記凸部の直下において、メタル粒子間の空隙が孤立した状態であるか又は完全にバルク化していることを特徴とする中空封止デバイスの製造方法。
  2. 前記凸部を覆う第１の金属膜と、前記第２の基板のビアに電気的に接続された第２の金属膜とを前記第２の基板の前記主面に形成する工程を更に備え、
    前記第１の金属膜を介して前記凸部を前記封止枠に接合させ、前記第２の金属膜を介して前記バンプを前記ビアに電気接合させることを特徴とする請求項１に記載の中空封止デバイスの製造方法。
  3. 第１の基板の主面にリング状の封止枠とバンプをメタルペーストのパターニングにより同時に形成する工程と、
    第２の基板の主面に、前記封止枠の幅より狭い幅を持つリング状の第１の凸部と、前記バンプの幅より狭い幅を持つ第２の凸部とを形成する工程と、
    前記第１の基板の前記主面と前記第２の基板の前記主面を対向させてアライメントして、前記封止枠と前記第１の凸部を接合し、前記バンプと前記第２の凸部を接合しつつ、前記バンプを前記第２の基板に電気接合する工程とを備え、
    前記第１の凸部の高さは、接合後の前記第１の基板と前記第２の基板との間隔の０．４〜０．７倍であり、
    接合後の前記封止枠は、少なくとも前記第１の凸部の直下において、メタル粒子間の空隙が孤立した状態であるか又は完全にバルク化していることを特徴とする中空封止デバイスの製造方法。
  4. 前記第２の凸部が前記バンプに完全に埋まりこんでいることを特徴とする請求項３に記載の中空封止デバイスの製造方法。
  5. 前記第１の凸部を覆う第１の金属膜と、前記第２の凸部を覆う第２の金属膜とを前記第２の基板の前記主面に形成する工程を更に備え、
    前記第１の金属膜を介して前記第１の凸部を前記封止枠に接合させ、前記第２の金属膜を介して前記第２の凸部を前記バンプに接合させることを特徴とする請求項３又は４に記載の中空封止デバイスの製造方法。
  6. 前記第２の金属膜は前記第２の基板のビアに電気的に接続されていることを特徴とする請求項５に記載の中空封止デバイスの製造方法。
  7. 前記第１の基板の主面に金属膜を形成する工程を更に備え、
    前記金属膜の上に前記封止枠と前記バンプを形成することを特徴とする請求項１〜６の何れか１項に記載の中空封止デバイスの製造方法。
  8. 第１の基板と、
    前記第１の基板の主面に形成されたリング状の封止枠と、
    前記第１の基板の前記主面に形成されたバンプと、
    前記第１の基板の前記主面に対向する主面を持つ第２の基板と、
    前記第２の基板の前記主面に形成され、前記封止枠の幅より狭い幅を持つリング状の凸部とを備え、
    前記封止枠と前記凸部が接合し、
    前記バンプが前記第２の基板に電気接合し、
    前記凸部の高さは、前記第１の基板と前記第２の基板との間隔の０．４〜０．７倍であり、
    前記封止枠と前記バンプはメタルペーストで形成され、
    前記封止枠は、少なくとも前記凸部の直下において、メタル粒子間の空隙が孤立した状態であるか又は完全にバルク化していることを特徴とする中空封止デバイス。
  9. 第１の基板と、
    前記第１の基板の主面に形成されたリング状の封止枠と、
    前記第１の基板の前記主面に形成されたバンプと、
    前記第１の基板の前記主面に対向する主面を持つ第２の基板と、
    前記第２の基板の前記主面に形成され、前記封止枠の幅より狭い幅を持つリング状の第１の凸部と、
    第２の基板の前記主面に形成され、前記バンプの幅より狭い幅を持つ第２の凸部とを備え、
    前記封止枠と前記第１の凸部が接合し、
    前記バンプと前記第２の凸部が接合し、
    前記バンプが前記第２の基板に電気接合し、
    前記第１の凸部の高さは、前記第１の基板と前記第２の基板との間隔の０．４〜０．７倍であり、
    前記封止枠と前記バンプはメタルペーストで形成され、
    前記封止枠は、少なくとも前記第１の凸部の直下において、メタル粒子間の空隙が孤立した状態であるか又は完全にバルク化していることを特徴とする中空封止デバイス。
JP2017536598A 2017-03-29 2017-03-29 中空封止デバイス及びその製造方法 Active JP6237969B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/012965 WO2018179153A1 (ja) 2017-03-29 2017-03-29 中空封止デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP6237969B1 true JP6237969B1 (ja) 2017-11-29
JPWO2018179153A1 JPWO2018179153A1 (ja) 2019-04-11

Family

ID=60477083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017536598A Active JP6237969B1 (ja) 2017-03-29 2017-03-29 中空封止デバイス及びその製造方法

Country Status (7)

Country Link
US (1) US10950567B2 (ja)
JP (1) JP6237969B1 (ja)
KR (1) KR102336096B1 (ja)
CN (1) CN110494963B (ja)
DE (1) DE112017007356T5 (ja)
TW (1) TWI666710B (ja)
WO (1) WO2018179153A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11244874B2 (en) 2018-03-16 2022-02-08 Mitsubishi Electric Corporation Substrate bonding structure and substrate bonding method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201700103511A1 (it) * 2017-09-15 2019-03-15 St Microelectronics Srl Dispositivo microelettronico dotato di connessioni protette e relativo processo di fabbricazione
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法
KR20230170317A (ko) 2022-06-10 2023-12-19 김지환 시설 휴업 알림 서비스

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188206A (ja) * 2001-12-20 2003-07-04 Mitsubishi Electric Corp 半導体装置用パッケージおよびその製造方法
JP2004207674A (ja) * 2002-10-30 2004-07-22 Kyocera Corp 電子部品装置の製造方法
JP2006210756A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 電子装置及びその製造方法
WO2008108413A1 (ja) * 2007-03-05 2008-09-12 Kyocera Corporation 微小構造体装置および微小構造体装置の製造方法
JP2009278562A (ja) * 2008-05-16 2009-11-26 Epson Toyocom Corp 圧電デバイス及びその封止方法
JP2010206169A (ja) * 2009-02-27 2010-09-16 Ibiden Co Ltd プリント配線板の製造方法
JP2014082336A (ja) * 2012-10-16 2014-05-08 Tohoku Univ パッケージされたデバイス及びパッケージ材の製造方法
JP2016181555A (ja) * 2015-03-23 2016-10-13 日本電気株式会社 バンプ構造とバンプ接合構造およびバンプ製造方法
JP2016197664A (ja) * 2015-04-03 2016-11-24 田中貴金属工業株式会社 パッケージの製造方法及び該方法により製造されるパッケージ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3772740B2 (ja) 2001-12-21 2006-05-10 株式会社村田製作所 電子部品の製造方法
US7154206B2 (en) * 2002-07-31 2006-12-26 Kyocera Corporation Surface acoustic wave device and method for manufacturing same
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
KR101211576B1 (ko) * 2004-11-04 2012-12-12 마이크로칩스 인코포레이티드 압축 및 냉간 용접 밀봉 방법 및 장치
US7687906B2 (en) * 2006-03-31 2010-03-30 Brother Kogyo Kabushiki Kaisha Connecting structure, method for forming bump, and method for producing device-mounting substrate
JP5522045B2 (ja) * 2008-08-21 2014-06-18 株式会社村田製作所 電子部品装置およびその製造方法
WO2010021267A1 (ja) * 2008-08-21 2010-02-25 株式会社村田製作所 電子部品装置およびその製造方法
US8692390B2 (en) * 2011-02-18 2014-04-08 Chipbond Technology Corporation Pyramid bump structure
JP5716627B2 (ja) * 2011-10-06 2015-05-13 オムロン株式会社 ウエハの接合方法及び接合部の構造
US9139423B2 (en) * 2012-01-19 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
JP2014022699A (ja) 2012-07-24 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> パッケージおよびその製造方法
US8736045B1 (en) * 2012-11-02 2014-05-27 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices
CN104396005B (zh) * 2013-06-27 2018-05-29 英特尔Ip公司 用于电子系统的高电导率高频通孔
US20150048509A1 (en) * 2013-08-16 2015-02-19 Globalfoundries Singapore Pte. Ltd. Cmos compatible wafer bonding layer and process
CN105084294A (zh) * 2014-04-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
DE102014210862B4 (de) * 2014-06-06 2022-10-06 Robert Bosch Gmbh Bauteil mit zwei Halbleiter-Bauelementen, zwischen denen mindestens zwei hermetisch dichte Kavernen ausgebildet sind, und Verfahren zum Herstellen einer entsprechenden Bondverbindung zwischen zwei Halbleiter-Bauelementen
DE102014210852B4 (de) * 2014-06-06 2022-10-06 Robert Bosch Gmbh Bauteil mit zwei Halbleiter-Bauelementen, die über eine strukturierte Bond-Verbindungsschicht miteinander verbunden sind, und Verfahren zum Herstellen eines solchen Bauteils
KR20160084957A (ko) * 2015-01-06 2016-07-15 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조 방법
US10224294B2 (en) 2015-08-18 2019-03-05 Mitsubishi Electric Corporation Semiconductor device
US9859185B2 (en) * 2016-01-28 2018-01-02 Kyocera International, Inc. Semiconductor packaging structure and package having stress release structure
SG11201806268SA (en) * 2016-02-11 2018-08-30 Agency Science Tech & Res SEAL RING FOR AL-Ge BONDING
JP6862681B2 (ja) * 2016-05-23 2021-04-21 日本電気硝子株式会社 気密パッケージの製造方法及び気密パッケージ
DE112016007369B4 (de) 2016-10-24 2022-09-29 Mitsubishi Electric Corporation Halbleitervorrichtung

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188206A (ja) * 2001-12-20 2003-07-04 Mitsubishi Electric Corp 半導体装置用パッケージおよびその製造方法
JP2004207674A (ja) * 2002-10-30 2004-07-22 Kyocera Corp 電子部品装置の製造方法
JP2006210756A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 電子装置及びその製造方法
WO2008108413A1 (ja) * 2007-03-05 2008-09-12 Kyocera Corporation 微小構造体装置および微小構造体装置の製造方法
JP2009278562A (ja) * 2008-05-16 2009-11-26 Epson Toyocom Corp 圧電デバイス及びその封止方法
JP2010206169A (ja) * 2009-02-27 2010-09-16 Ibiden Co Ltd プリント配線板の製造方法
JP2014082336A (ja) * 2012-10-16 2014-05-08 Tohoku Univ パッケージされたデバイス及びパッケージ材の製造方法
JP2016181555A (ja) * 2015-03-23 2016-10-13 日本電気株式会社 バンプ構造とバンプ接合構造およびバンプ製造方法
JP2016197664A (ja) * 2015-04-03 2016-11-24 田中貴金属工業株式会社 パッケージの製造方法及び該方法により製造されるパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11244874B2 (en) 2018-03-16 2022-02-08 Mitsubishi Electric Corporation Substrate bonding structure and substrate bonding method

Also Published As

Publication number Publication date
US10950567B2 (en) 2021-03-16
TW201843748A (zh) 2018-12-16
TWI666710B (zh) 2019-07-21
US20200144210A1 (en) 2020-05-07
DE112017007356T5 (de) 2019-12-12
JPWO2018179153A1 (ja) 2019-04-11
KR102336096B1 (ko) 2021-12-06
WO2018179153A1 (ja) 2018-10-04
CN110494963B (zh) 2023-06-13
KR20190118634A (ko) 2019-10-18
CN110494963A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
JP6237969B1 (ja) 中空封止デバイス及びその製造方法
US8564117B2 (en) Compliant spring interposer for wafer level three dimensional (3D) integration and method of manufacturing
CN101154606B (zh) 半导体器件的制造方法
US8288865B2 (en) Semiconductor module having semiconductor device mounted on device mounting substrate
TWI770030B (zh) 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統
JP4344350B2 (ja) パッケージング基板の製造方法およびそれを用いたパッケージング方法
JPWO2006025210A1 (ja) マイクロマシンデバイス
JP2010017805A (ja) 機能デバイス及びその製造方法
JP2009188402A (ja) 気密パッケージデバイス、および少なくとも１つのデバイスをウェハレベルで気密パッケージングするための方法
TW201709449A (zh) 具有選擇性接合墊保護的ｃｍｏｓ－ｍｅｍｓ積體電路裝置
JP2014082359A (ja) 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法
CN109390308B (zh) 具有引线键合和烧结区域的半导体器件及其制造工艺
JP6607771B2 (ja) 半導体装置
JP2014205235A (ja) 機能デバイス
JP2002076166A (ja) 樹脂封止型半導体装置及びその製造方法
JP4577316B2 (ja) 半導体装置の製造方法
JP2002134541A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
JP2007287901A (ja) 半導体装置およびその製造方法
TW201705412A (zh) 微電子構件裝置的製造方法及微電子構件裝置
JPH10289908A (ja) 半導体装置とその製造方法およびその接続構造
JP5153225B2 (ja) 半導体装置及びその製造方法
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
JP2005243753A (ja) 半導体装置の製造方法、その製造方法で製造された半導体装置、及びその半導体装置の実装構造
JPH10303254A (ja) 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置
JP2018176421A (ja) デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170710

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170710

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171016

R150 Certificate of patent or registration of utility model

Ref document number: 6237969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250