KR20190096475A - 표시 장치 및 그의 제조 방법 - Google Patents

표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20190096475A
KR20190096475A KR1020180015897A KR20180015897A KR20190096475A KR 20190096475 A KR20190096475 A KR 20190096475A KR 1020180015897 A KR1020180015897 A KR 1020180015897A KR 20180015897 A KR20180015897 A KR 20180015897A KR 20190096475 A KR20190096475 A KR 20190096475A
Authority
KR
South Korea
Prior art keywords
electrode
layer
light emitting
contact electrode
contact
Prior art date
Application number
KR1020180015897A
Other languages
English (en)
Other versions
KR102503168B1 (ko
Inventor
조현민
김성철
김대현
추혜용
강종혁
송근규
이주열
임백현
임현덕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180015897A priority Critical patent/KR102503168B1/ko
Priority to US16/214,786 priority patent/US11074858B2/en
Priority to CN201910108524.5A priority patent/CN110137200B/zh
Publication of KR20190096475A publication Critical patent/KR20190096475A/ko
Priority to US17/384,556 priority patent/US11842681B2/en
Application granted granted Critical
Publication of KR102503168B1 publication Critical patent/KR102503168B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

표시 장치는 기판; 상기 기판의 일면 상에 제공되며, 광을 출사하는 적어도 하나 이상의 발광 소자를 포함하는 표시 소자층; 및 상기 표시 소자층 상에 제공되며, 상기 발광 소자에 전기적으로 연결되는 적어도 하나 이상의 트랜지스터를 포함하는 화소 회로부를 포함할 수 있다. 여기서, 상기 표시 소자층은, 상기 기판 상에 제공되며, 상기 발광 소자의 일측 단부에 전기적으로 연결된 제1 컨택 전극; 상기 기판 상에 제공되며, 상기 발광 소자의 타측 단부에 전기적으로 연결된 제2 컨택 전극; 및 상기 제2 컨택 전극을 포함하는 상기 기판 상에 제공되며, 상기 제1 컨택 전극의 일부를 노출하는 제1 개구부 및 상기 제2 컨택 전극의 일부를 노출하는 제2 개구부를 구비하는 절연층을 포함할 수 있다. 상기 제2 컨택 전극은 상기 제2 개구부를 통해 상기 트랜지스터에 전기적으로 연결될 수 있다.

Description

표시 장치 및 그의 제조 방법{DISPLAY DEVICE AND FABRICATING METHOD THEREOF}
본 발명은 표시 장치 및 그의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 LED라 함)는 열악한 환경조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 LED를 다양한 표시 장치에 적용하기 위한 연구가 활발히 진행되고 있다.
이러한 연구의 일환으로서, 무기 결정 구조, 일예로 질화물계 반도체를 성장시킨 구조를 이용하여 마이크로 스케일이나 나노 스케일 정도로 작은 초소형의 막대형 LED를 제작하는 기술이 개발되고 있다. 일예로, 막대형 LED는 자발광 표시 장치의 화소 등을 구성할 수 있을 정도로 작은 크기로 제작될 수 있다.
본 발명은 불량을 방지할 수 있는 표시 장치 및 그의 제조 방법을 제공하는 데 목적이 있다.
본 발명의 일 실시예에 따른 표시 장치는 기판; 상기 기판의 일면 상에 제공되며, 광을 출사하는 적어도 하나 이상의 발광 소자를 포함하는 표시 소자층; 및 상기 표시 소자층 상에 제공되며, 상기 발광 소자에 전기적으로 연결되는 적어도 하나 이상의 트랜지스터를 포함하는 화소 회로부를 포함할 수 있다. 여기서, 상기 표시 소자층은, 상기 기판 상에 제공되며, 상기 발광 소자의 일측 단부에 전기적으로 연결된 제1 컨택 전극; 상기 기판 상에 제공되며, 상기 발광 소자의 타측 단부에 전기적으로 연결된 제2 컨택 전극; 및 상기 제2 컨택 전극을 포함하는 상기 기판 상에 제공되며, 상기 제1 컨택 전극의 일부를 노출하는 제1 개구부 및 상기 제2 컨택 전극의 일부를 노출하는 제2 개구부를 구비하는 절연층을 포함할 수 있다. 상기 제2 컨택 전극은 상기 제2 개구부를 통해 상기 트랜지스터에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 소자층은 상기 발광 소자의 일측 단부에 인접하게 배치된 제1 전극 및 상기 발광 소자의 타측 단부에 인접하게 배치된 제2 전극을 더 포함할 수 있다. 상기 제1 전극과 상기 제2 전극은 상기 기판 상에서 상기 발광 소자를 사이에 두고 이격될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 캐소드 전극을 포함하고, 상기 제2 전극은 애노드 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 컨택 전극은 상기 제1 전극과 상기 발광 소자의 일측 단부 상에 제공되며 상기 제1 전극과 상기 발광 소자의 일측 단부를 전기적으로 연결할 수 있다. 상기 제2 컨택 전극은 상기 제2 전극과 상기 발광 소자의 타측 단부 상에 제공되어 상기 제2 전극과 상기 발광 소자의 타측 단부를 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연층은 상기 제2 컨택 전극 상에 제공되는 제1 절연층; 및 상기 제1 절연층 상에 제공되며 상기 제1 절연층의 표면 굴곡을 평탄하게 하는 제2 절연층을 포함할 수 있다. 상기 제2 개구부는 상기 제1 및 제2 절연층을 관통하여 상기 제2 컨택 전극의 일부를 노출할 수 있다.
본 발명의 일 실시예에 있어서, 상기 트랜지스터는, 상기 제2 절연층 상에 제공되는 반도체층; 제1 게이트 절연층을 사이에 두고 상기 반도체층 상에 제공되는 게이트 전극; 상기 반도체층에 각각 연결되는 소스 전극과 드레인 전극을 포함할 수 있다. 여기서, 상기 드레인 전극은 상기 반도체층에 연결되는 제1 부분 및 상기 제2 개구부를 통해 상기 제2 컨택 전극에 연결되는 제2 부분을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 드레인 전극은 제2 게이트 절연층을 사이에 두고 상기 게이트 전극 상에 제공되고, 상기 소스 전극은 층간 절연층을 사이에 두고 상기 드레인 전극 상에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 컨택 전극은 상기 발광 소자에서 출사된 광을 상기 기판의 타면 방향으로 반사하는 반사 전극일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 타면 상에 제공되는 편광 필름을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 일면과 상기 표시 소자층 사이에 제공되는 반사 전극을 더 포함할 수 있다. 여기서, 상기 반사 전극은 상기 발광 소자에서 출사된 광을 상기 일면으로 반사할 수 있다. 상기 표시 장치는 상기 화소 회로부 상에 제공된 편광 필름을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 회로부는, 상기 제1 게이트 절연층 상에 제공된 구동 전압 배선; 및 상기 제2 게이트 절연층 상에 제공되며 상기 구동 전압 배선과 상기 제1 컨택 전극 각각에 전기적으로 연결되는 브릿지 패턴을 더 포함할 수 있다. 상기 브릿지 패턴은 상기 제1 개구부를 통해 상기 제1 컨택 전극에 연결되는 제1 브릿지 패턴 및 상기 구동 전압 배선에 연결되는 제2 브릿지 패턴을 포함할 수 있다. 상기 제1 브릿지 패턴과 상기 제2 브릿지 패턴은 일체로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 컨택 전극은 상기 브릿지 패턴을 통해 상기 구동 전압 배선에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자는 마이크로 스케일 혹은 나노 스케일을 갖는 원기둥 형상 혹은 다각 기둥 형상의 발광 다이오드를 포함할 수 있다.
상술한 표시 장치는, 기판을 제공하는 단계; 상기 기판의 일면 상에, 광을 출사하는 적어도 하나 이상의 발광 소자를 포함하는 표시 소자층을 형성하는 단계; 및 상기 표시 소자층 상에 상기 발광 소자에 전기적으로 연결되는 적어도 하나 이상의 트랜지스터를 포함하는 화소 회로부를 형성하는 단계를 포함하여 제조될 수 있다. 여기서, 상기 표시 소자층을 형성하는 단계는, 상기 기판의 일면 상에 제1 전극 및 상기 제1 전극과 이격된 제2 전극을 형성하는 단계; 상기 제1 및 제2 전극 각각에 전원을 인가하여 상기 기판의 일면 상에 상기 발광 소자들을 자가 정렬시키는 단계; 상기 발광 소자의 일측 단부와 상기 제1 전극을 전기적으로 연결하는 제1 컨택 전극을 형성하는 단계; 상기 발광 소자의 타측 단부와 상기 제2 전극을 전기적으로 연결하는 제2 컨택 전극을 형성하는 단계; 및 상기 제2 컨택 전극 상에 상기 제2 컨택 전극을 커버하는 절연 물질층을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 불량을 방지하여 제품의 신뢰성을 향상시킬 수 있는 표시 장치 및 그의 제조 방법이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 막대형 발광 다이오드를 나타내는 사시도이다.
도 2는 도 1의 막대형 발광 다이오드를 포함한 발광 장치의 단위 발광 영역을 나타내는 평면도이다.
도 3은 도 2의 Ⅰ ~ Ⅰ'선에 따른 단면도이다
도 4는 본 발명의 일 실시예에 따른 표시 장치를 도시한 것으로, 특히, 도 1에 도시된 막대형 LED(LD)를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 5는 도 4에 도시된 표시 장치의 일부를 도시한 단면도이다.
도 6 내지 도 17은 도 5에 도시된 표시 장치의 제조 방법을 순차적으로 도시한 단면도들이다.
도 18은 본 발명의 다른 실시예에 따른 표시 장치를 도시한 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 막대형 발광 다이오드를 나타내는 사시도이다. 도 1에 있어서, 원 기둥 형상의 막대형 발광 다이오드(LD)를 도시하였으나, 본 발명이 이에 한정되지는 않는다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 막대형 발광 다이오드(LD)는 제1 도전성 반도체층(11)과, 제2 도전성 반도체층(13), 상기 제1 및 제2 도전성 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 상기 막대형 발광 다이오드(LD)는 상기 제1 도전성 반도체층(11), 상기 활성층(12), 및 상기 제2 도전성 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다. 이하의 실시예에 있어서, 설명의 편의를 위해 상기 막대형 발광 다이오드(LD)를 “막대형 LED(LD)”로 지칭한다.
본 발명의 일 실시예에 따르면, 상기 막대형 LED(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 상기 막대형 LED(LD)의 연장 방향을 길이 방향이라고 하면, 상기 막대형 LED(LD)는 상기 연장 방향을 따라 일측 단부와 타측 단부를 가질 수 있다. 본 발명의 일 실시예에 있어서, 상기 일측 단부에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 하나, 상기 타측 단부에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 도 1에서는 상기 막대형 LED(LD)는 원 기둥 형상으로 제공될 수 있다. 그러나, 여기서 “막대형”이라고 함은 원기둥, 다각 기둥 등과 같이, 상기 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함할 수 있다. 예컨대, 상기 막대형 LED(LD)의 길이는 그 직경보다 클 수 있다.
이러한 막대형 LED(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다. 다만, 본 발명의 일 실시예에 의한 상기 막대형 LED(LD)의 크기가 이에 한정되는 것은 아니며, 상기 막대형 LED(LD)가 적용되는 표시 장치의 요구 조건에 부합되도록 상기 막대형 LED(LD)의 크기가 변경될 수도 있다.
상기 제1 도전성 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 상기 제1 도전성 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다. 상기 제1 도전성 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 상기 제1 도전성 반도체층(11)을 구성할 수 있다.
상기 활성층(12)은 상기 제1 도전성 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 본 발명의 일 실시예에 따르면, 상기 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 상기 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 상기 활성층(12)으로 이용될 수 있음을 물론이다. 상기 막대형 LED(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 상기 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 막대형 LED(LD)가 발광하게 된다.
상기 제2 도전성 반도체층(13)은 상기 활성층(12) 상에 제공되며, 상기 제1 도전성 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 상기 제2 도전성 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 상기 제2 도전성 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다. 상기 제2 도전성 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 상기 제2 도전성 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 막대형 LED(LD)는 상술한 상기 제1 도전성 반도체층(11), 상기 활성층(12), 및 상기 제2 도전성 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다. 또한, 상기 막대형 LED(LD)는 절연성 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면 상기 절연성 피막(14)은 생략될 수도 있으며, 상기 제1 도전성 반도체층(11), 상기 활성층(12), 및 상기 제2 도전성 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다. 예를 들어, 상기 절연성 피막(14)은 상기 막대형 LED(LD)의 양 단부를 제외한 부분에 제공됨으로써 상기 막대형 LED(LD)의 양 단부가 노출될 수도 있다.
설명의 편의를 위해, 도 1에서는 상기 절연성 피막(14)의 일부를 삭제한 모습을 도시한 것으로서, 실제 막대형 LED(LD)는 원 기둥의 측면이 모두 상기 절연성 피막(14)으로 둘러싸일 수 있다.
상기 절연성 피막(14)은 상기 제1 도전성 반도체층(11), 상기 활성층(12) 및/또는 상기 제2 도전성 반도체층(13)의 외주면 적어도 일부를 감싸도록 제공될 수 있다. 일 예로, 상기 절연성 피막(14)은 적어도 상기 활성층(12)의 외주면을 감싸도록 제공될 수 있다. 본 발명의 일 실시예에 따르면, 상기 절연성 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 상기 절연성 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
상기 절연성 피막(14)이 상기 막대형 LED(LD)에 제공되면, 상기 활성층(12)이 도시되지 않은 제1 및/또는 제2 전극과 단락되는 것을 방지할 수 있다. 또한, 상기 절연성 피막(14)을 형성함에 의해 상기 막대형 LED(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 다수의 막대형 LED들(LD)이 밀접하여 배치되는 경우, 상기 절연성 피막(14)은 막대형 LED들(LD)의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다.
상술한 막대형 LED(LD)는, 다양한 표시 장치의 발광원으로 이용될 수 있다. 일 예로, 상기 막대형 LED(LD)는, 조명 장치나 자발광 표시 장치로 이용될 수 있다.
도 2는 도 1의 막대형 발광 다이오드를 포함한 발광 장치의 단위 발광 영역을 나타내는 평면도이며, 도 3은 도 2의 Ⅰ ~ Ⅰ'선에 따른 단면도이다.
도 2에 있어서, 도시의 편의를 위하여 막대형 LED가 수평 방향으로 정렬된 것으로 도시하였으나, 상기 막대형 LED의 배열이 이에 한정되지는 않는다. 예를 들어, 상기 막대형 LED는 제1 및 제2 전극 사이에 사선 방향으로 정렬되어 있을 수도 있다. 또한, 도 2에 있어서, 단위 발광 영역은 발광 표시 패널의 하나의 화소를 포함하는 화소 영역일 수 있다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 발광 장치는 기판(SUB), 버퍼층(BFL), 복수의 막대형 LED들(LD), 격벽(PW), 제1 및 제2 전극(EL1, EL2), 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
상기 기판(SUB)은 유리, 유기 고분자, 수정 등과 같은 절연성 재료를 포함할 수 있다.
상기 버퍼층(BFL)은 상기 막대형 LED들(LD)에 불순물이 확산되는 것을 방지할 수 있다.
상기 막대형 LED들(LD) 각각은 제1 도전성 반도체층(11), 제2 도전성 반도체층(13), 및 상기 제1 및 제2 도전성 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 또한, 각 막대형 LED(LD)는 제1 방향(DR1)을 따라 제1 단부(EP1)와 제2 단부(EP2)를 포함할 수 있다. 상기 제1 단부(EP1)에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 하나, 상기 제2 단부(EP2)에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다. 본 발명의 일 실시예에 있어서, 각 막대형 LED(LD)는 적색 광, 녹색 광, 청색 광, 및 백색 광 중 어느 하나의 광을 출사할 수 있다.
본 발명의 일 실시예에 있어서, 상기 막대형 LED들(LD)은 상기 제2 전극(EL2)을 기준으로 상기 제2 전극(EL2)의 좌측에 배치된 제1 막대형 LED(LD1)와 상기 제2 전극(EL2)의 우측에 배치된 제2 막대형 LED(LD2)를 포함할 수 있다. 평면 상에서 볼 때, 상기 제1 막대형 LED(LD1)와 상기 제2 막대형 LED(LD2)는 상기 제2 전극(EL2)을 사이에 두고 이격될 수 있다.
상기 격벽(PW)은 상기 기판(SUB) 상에 제공되며 상기 단위 발광 영역에서 발광 영역을 구획할 수 있다. 상기 기판(SUB) 상에서 서로 인접한 두 개의 격벽(PW)은 일정 간격 이격될 수 있다. 예를 들어, 서로 인접한 두 개의 격벽(PW)은 각 막대형 LED(LD)의 길이 이상으로 상기 기판(SUB) 상에서 이격될 수 있다. 상기 격벽(PW)은 무기 재료 또는 유기 재료를 포함하는 절연 물질일 수 있으나, 이에 한정되는 것은 아니다. 상기 격벽(PW)은 상기 막대형 LED(LD)에 대응되는 개구부를 포함할 수 있다.
상기 격벽(PW)을 포함하는 상기 기판(SUB) 상에는 제1 절연층(INS1)이 제공될 수 있다. 상기 제1 절연층(INS1)은 각 막대형 LED(LD)의 상면 일부를 커버할 수 있다. 상기 제1 절연층(INS1)으로 인해, 각 막대형 LED(LD)의 상기 제1 단부(EP1)와 상기 제2 단부(EP2)는 외부로 노출될 수 있다.
상기 제1 전극(EL1)은 상기 격벽(PW) 상에 제공될 수 있다. 상기 제1 전극(EL1)은 각 막대형 LED(LD)의 상기 제1 및 제2 단부(EP1, EP2) 중 하나의 단부에 인접하게 배치되고, 상기 제1 컨택 전극(CNE1)을 통해 대응하는 막대형 LED(LD)에 전기적으로 연결될 수 있다.
상기 제1 전극(EL1)은, 평면 상에서 볼 때, 상기 제2 전극(EL2)의 좌측 및 우측으로 분기된 제1-1 전극(EL1_1)과 제1_2 전극(EL1_2)을 포함할 수 있다. 이로 인해, 상기 제2 전극(EL2)은 상기 제1-1 전극(EL1_1)과 상기 제1-2 전극(EL1_1, EL1_2) 사이에 배치될 수 있다. 상기 제1-1 전극(EL1_1)과 상기 제1-2 전극(EL1_2)은 상기 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따라 연장되는 바(bar) 형상을 가질 수 있다. 상기 제1-1 전극(EL1_1)과 상기 제1-2 전극(EL1_2)은 상기 제1 방향(DR1)을 따라 연장된 제1 연결 배선(CNL1)에 의해 연결될 수 있다.
상기 제2 전극(EL2)은 상기 기판(SUB) 상에서 상기 제1 막대형 LED(LD1)와 상기 제2 막대형 LED(LD2) 사이에 제공될 수 있다. 구체적으로, 상기 제2 전극(EL2)은 상기 기판(SUB) 상에서 상기 제1 막대형 LED(LD1)의 제2 단부(EP2)와 상기 제2 막대형 LED(LD2)의 제1 단부(EP1) 사이에 제공될 수 있다. 상기 제2 전극(EL2)은 제2 연결 배선(CNL2)에 전기적으로 연결될 수 있다.
상기 제1 및 제2 전극(EL1, EL2) 중 어느 하나의 전극은 애노드 전극일 수 있으며, 나머지 하나의 전극은 캐소드 전극일 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 전극(EL1)이 캐소드 전극이고, 상기 제2 전극(EL2)이 애노드 전극일 수 있다.
설명의 편의를 위해, 상기 제1 및 제2 전극(EL1, EL2)이 상기 격벽(PW)을 포함한 상기 기판(SUB) 상에 바로 제공되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제1 및 제2 전극(EL1, EL2)과 상기 기판(SUB) 사이에는 상기 발광 장치가 액티브 매트릭스로 구동되기 위한 구성 요소가 더 제공될 수 있다. 상기 발광 소자가 상기 액티브 매트릭스로 구동되는 경우, 상기 제1 및 제2 전극(EL1, EL2)과 상기 기판(SUB) 사이에는 신호 배선들, 절연층 및/또는 트랜지스터 등이 제공될 수 있다. 상기 신호 배선들은 스캔 배선, 데이터 배선, 구동 전압 배선(DVL) 등을 포함할 수 있으며 상기 트랜지스터는 상기 신호 배선들에 연결되며 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함할 수 있다.
상기 트랜지스터의 소스 및 드레인 전극 중 하나의 전극은 상기 제2 연결 배선(CNL2)을 통해 상기 제2 전극(EL2)에 연결될 수 있으며, 상기 트랜지스터를 통해 상기 데이터 배선의 데이터 신호가 상기 제2 전극(EL2)에 인가될 수 있다. 또한, 상기 구동 전압 배선(DVL)은 컨택 홀(CH)을 통해 상기 제1 연결 배선(CNL1)에 연결되어 상기 제1 전극(EL1)에 연결될 수 있으며, 상기 제1 연결 배선(CNL1)을 통해 상기 구동 전압 배선(DVL)의 신호가 상기 제1 전극(EL1)에 인가될 수 있다.
상기 제1 전극(EL1), 상기 제2 전극(EL2), 상기 제1 연결 배선(CNL1), 및 상기 제2 연결 배선(CNL2)은 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제1 전극(EL1), 상기 제2 전극(EL2), 상기 제1 연결 배선(CNL1), 및 상기 제2 연결 배선(CNL2)은 도전성 물질을 포함할 수 있다. 상기 도전성 물질로는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금과 같은 금속, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide)와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 등이 포함될 수 있다. 또한, 상기 제1 전극(EL1), 상기 제2 전극(EL2), 상기 제1 연결 배선(CNL1), 및 상기 제2 연결 배선(CNL2)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 금속들, 합금들, 도전성 산화물들, 도전성 고분자들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
상기 제1 컨택 전극(CNE1)은 상기 제1 전극(EL1) 상에 제공될 수 있다. 상기 제1 컨택 전극(CNE1)은 제1-1 컨택 전극(CNE1_1) 및 제1-2 컨택 전극(CNE1_2)을 포함할 수 있다. 평면 상에서 볼 때, 상기 제1-1 컨택 전극(CNE1_1)은 상기 제1 막대형 LED(LD1)의 제1 단부(EP1)와 상기 제1-1 전극(EL1_1)에 중첩될 수 있다. 또한, 상기 제1-2 컨택 전극(CNE1_2)은 평면 상에서 볼 때 상기 제2 막대형 LED(LD2)의 제2 단부(EP2)와 상기 제1-2 전극(EL1_2)에 중첩될 수 있다.
상기 제1 컨택 전극(CNE1) 상에는 상기 제1 컨택 전극(CNE1)을 커버하는 제2 절연층(INS2)이 제공될 수 있다.
상기 제2 컨택 전극(CNE2)은 상기 제2 전극(EL2) 상에 제공될 수 있다. 상기 제2 컨택 전극(CNE2)은 평면 상에서 볼 때 상기 제2 전극(EL2)을 커버하며 상기 제2 전극(EL2)에 중첩될 수 있다. 또한, 상기 제2 컨택 전극(CNE2)은 상기 제1 막대형 LED(LD1)의 제2 단부(EP2) 및 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)에 각각 부분적으로 중첩될 수 있다.
상기 제2 컨택 전극(CNE2) 상에는 상기 제2 컨택 전극(CNE2)을 커버하는 제3 절연층(INS3)이 제공될 수 있다. 상기 제3 절연층(INS3)은 상기 제2 컨택 전극(CNE2)이 외부로 노출되지 않도록 하여 상기 제2 컨택 전극(CNE2)의 부식을 방지할 수 있다. 상기 제3 절연층(INS3)은 무기 절연 물질 또는 유기 절연 무질 중 어느 하나의 절연 물질을 포함할 수 있다.
상기 제3 절연층(INS3) 상에는 오버 코트층(OC)이 제공될 수 있다. 상기 오버 코트층(OC)은 그 하부에 배치된 구성들의 굴곡을 완화시키는 평탄화층일 수 있다. 또한, 상기 오버 코트층(OC)은 상기 막대형 LED들(LD)로 산소 및 수분 등이 침투하는 것을 방지하는 봉지층일 수 있다.
상술한 바와 같이, 상기 제1 막대형 LED(LD1)의 제1 단부(EP1)는 상기 제1-1 전극(EL1_1)에 접촉하고, 상기 제2 단부(EP2)는 상기 제2 전극(EL2)의 일측에 접촉할 수 있다. 예를 들어, 상기 제1 막대형 LED(LD1)의 제1 도전성 반도체층(11)은 상기 제1-1 전극(EL1_1)에 접촉하고, 상기 제1 막대형 LED(LD1)의 제2 도전성 반도체층(13)은 상기 제2 전극(EL2)의 일측에 접촉할 수 있다. 이에 따라, 상기 제1 막대형 LED(LD1)의 제1 및 제2 도전성 반도체층(11, 13)은 상기 제1-1 전극(EL1_1)과 상기 제2 전극(EL2)을 통해 소정 전압을 인가받을 수 있다. 상기 제1 막대형 LED(LD1)의 양측 단부(EP1, EP2)에 소정 전압 이상의 전계를 인가하게 되면, 상기 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 제1 막대형 LED(LD1)가 발광하게 된다.
또한, 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)는 상기 제2 전극(EL2)의 타측에 접촉하고, 상기 제2 단부(EP2)는 상기 제1-2 전극(EL1_2)에 접촉할 수 있다. 예를 들어, 상기 제2 막대형 LED(LD2)의 제1 도전성 반도체층(11)은 상기 제1-2 전극(EL1_2)에 접촉하고, 상기 제2 막대형 LED(LD2)의 제2 도전성 반도체층(13)은 상기 제2 전극(EL2)의 타측에 접촉할 수 있다. 이에 따라, 상기 제2 막대형 LED(LD2)의 제1 및 제2 도전성 반도체층(11, 13)은 상기 제1-2 전극(EL1_2)과 상기 제2 전극(EL2)을 통해 소정 전압을 인가받을 수 있다. 상기 제2 막대형 LED(LD2)의 양측 단부(EP1, EP2)에 소정 전압 이상의 전계를 인가하게 되면, 상기 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 제2 막대형 LED(LD2)가 발광하게 된다.
도 4는 본 발명의 일 실시예에 따른 표시 장치를 도시한 것으로, 특히, 도 1에 도시된 막대형 LED(LD)를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 1 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB)의 일면 상에 제공된 화소들(PXL), 상기 기판(SUB) 상에 제공되며 상기 화소들(PXL)을 구동하는 구동부, 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부(미도시)를 포함할 수 있다.
상기 기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 상기 표시 영역(DA)은 영상을 표시하는 상기 화소들(PXL)이 제공되는 영역일 수 있다. 상기 비표시 영역(NDA)은 상기 화소들(PXL)을 구동하기 위한 구동부, 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부(미도시)의 일부가 제공되는 영역일 수 있다.
상기 화소들(PXL)은 상기 기판(SUB) 상의 상기 표시 영역(DA) 내에 제공될 수 있다. 상기 화소들(PXL) 각각은 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다. 상기 화소들(PXL)은 백색 광 및/또는 컬러 광을 출사하는 발광 소자를 포함할 수 있다. 각 화소(PXL)는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 각 화소(PXL)는 시안, 마젠타, 옐로우, 및 백색 중 하나의 색을 출사할 수도 있다.
상기 화소들(PXL)은 복수 개로 제공되어 제1 방향(DR1)으로 연장된 행과 상기 제1 방향(DR1)에 교차하는 제2 방향(DR2)으로 연장된 열을 따라 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 상기 화소들(PXL)의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다.
상기 구동부는 상기 배선부를 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 상기 화소(PXL)의 구동을 제어할 수 있다. 도 1에는 설명의 편의를 위해 상기 배선부가 생략되었다.
상기 구동부는 스캔 라인을 통해 상기 화소들(PXL)에 스캔 신호를 제공하는 스캔 구동부(SDV), 발광 제어 라인을 통해 상기 화소들(PXL)에 발광 제어 신호를 제공하는 발광 구동부(EDV), 및 데이터 라인을 통해 상기 화소들(PXL)에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 상기 타이밍 제어부는 상기 스캔 구동부(SDV), 상기 발광 구동부(EDV), 및 상기 데이터 구동부(DDV)를 제어할 수 있다.
도 5는 도 4에 도시된 표시 장치의 일부를 도시한 단면도이다. 본 발명의 일 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 표시 소자층(DPL), 및 상기 표시 소자층(DPL) 상에 제공된 화소 회로부(PCL)를 포함할 수 있다.
상기 기판(SUB)은 투명 절연 물질을 포함하여 광을 투과시킬 수 있다. 또한, 상기 기판(SUB)은 경성(Rigid) 기판 또는 가요성(Flexibility) 기판일 수 있다. 상기 경성 기판은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판을 포함할 수 있다. 상기 가요성 기판은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판을 포함할 수 있다. 예를 들면, 상기 가요성 기판은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate), 트리아세테이트 셀룰로오스(TAC, triacetate cellulose), 및 셀룰로오스아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 중 하나를 포함할 수 있다. 또한, 상기 가요성 기판은 유리 섬유 강화플라스틱(FRP, fiber glass reinforced plastic)을 포함할 수도 있다.
상기 기판(SUB)에 적용되는 물질은 상기 표시 장치의 제조 공정 시, 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직할 수 있다. 본 발명의 일 실시예에 있어서, 상기 기판(SUB)은 전체 또는 적어도 일부가 가요성(flexibility)을 가질 수 있다.
상기 표시 소자층(DPL)은 버퍼층(BFL), 막대형 LED(LD), 제1 및 제2 전극(EL1, EL2), 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
상기 버퍼층(BFL)은 상기 막대형 LED(LD)에 불순물이 확산되는 것을 방지할 수 있다. 상기 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다. 상기 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 상기 버퍼층(BFL)은 상기 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
상기 막대형 LED(LD)는 상기 버퍼층(BFL) 상에 제공될 수 있다. 상기 막대형 LED(LD)는 제1 막대형 LED(LD1)와 제2 막대형 LED(LD2)를 포함할 수 있다. 상기 제1 및 제2 막대형 LED(LD1, LD2) 각각은 제1 도전성 반도체층(11), 제2 도전성 반도체층(13), 및 상기 제1 및 제2 도전성 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 또한, 상기 제1 및 제2 막대형 LED(LD1, LD2) 각각은 길이 방향을 따라 제1 단부(EP1)와 제2 단부(EP2)를 포함할 수 있다. 상기 제1 단부(EP1)에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 하나, 상기 제2 단부(EP2)에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다. 상기 제1 및 제2 막대형 LED(LD1, LD2) 각각은 컬러 광 및/또는 백색 광을 출사할 수 있다.
상기 격벽(PW)은 상기 버퍼층(BFL) 상에 제공되며, 상기 표시 장치에서 발광 영역을 구획할 수 있다. 상기 격벽(PW)은 상기 제1 및 제2 막대형 LED(LD1, LD2)에 대응되는 개구부를 포함할 수 있다.
상기 격벽(PW)을 포함한 상기 버퍼층(BFL) 상에는 제1 절연층(INS1)이 제공될 수 있다. 상기 제1 절연층(INS1)은 상기 제1 및 제2 막대형 LED(LD1, LD2) 각각의 상면 일부를 커버할 수 있다. 상기 제1 절연층(INS1)으로 인해, 상기 제1 및 제2 막대형 LED(LD1, LD2) 각각의 제1 및 제2 단부(EP1, EP2)는 외부로 노출될 수 있다.
상기 제1 전극(EL1)은 상기 격벽(PW) 상에 제공될 수 있다. 상기 제1 전극(EL1)은 상기 제1 막대형 LED(LD1)의 제1 단부(EP1)에 인접하게 배치된 제1-1 전극(EL1_1) 및 상기 제2 막대형 LED(LD2)의 제2 단부(EP2)에 인접하게 배치된 제1-2 전극(EL1_2)을 포함할 수 있다.
상기 제2 전극(EL2)은 상기 버퍼층(BFL) 상에서 상기 제1 막대형 LED(LD1)와 상기 제2 막대형 LED(LD2) 사이에 배치될 수 있다. 상기 제2 전극(EL2)의 일측은 상기 제1 막대형 LED(LD1)의 제2 단부(EP2)에 인접하게 배치되고, 상기 제2 전극(EL2)의 타측은 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)에 인접하게 배치될 수 있다.
상기 제1 전극(EL1) 상에는 상기 제1 전극(EL1)과 상기 막대형 LED(LD)를 전기적 및/또는 물리적으로 안정되게 연결하기 위한 상기 제1 컨택 전극(CNE1)이 제공될 수 있다. 상기 제1 컨택 전극(CNE1)은 상기 막대형 LED(LD)로부터 방출되는 광이 투과할 수 있도록 ITO, IZO, ITZO와 같은 투명 도전성 물질로 구성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 컨택 전극(CNE1)은 상기 제1-1 전극(EL1_1) 상에 제공된 제1-1 컨택 전극(CNE1_1) 및 상기 제1-2 전극(EL1_2) 상에 제공된 제1-2 컨택 전극(CNE1_2)을 포함할 수 있다. 상기 제1-1 컨택 전극(CNE1_1)은 상기 제1 막대형 LED(LD1)의 제1 단부(EP1)와 저항성(Ohmic) 접촉하고, 상기 제1-2 컨택 전극(CNE1_2)은 상기 제2 막대형 LED(LD2)의 제2 단부(EP2)와 저항성(Ohmic) 접촉할 수 있다.
상기 제1 컨택 전극(CNE1)을 포함하는 상기 기판(SUB) 상에는 제2 절연층(INS2)이 제공될 수 있다. 상기 제2 절연층(INS2)은 무기 재료를 포함하는 무기 절연막 또는 유기 재료를 포함하는 유기 절연막일 수 있다. 상기 제2 절연층(INS2)은 상기 제1 컨택 전극(CNE1)을 커버하고 상기 제1 컨택 전극(CNE1)의 부식을 방지할 수 있다.
상기 제2 전극(EL2) 상에는 상기 제2 전극(EL2)과 상기 제1 및 제2 막대형 LED(LD1, LD2)를 전기적 및/또는 물리적으로 안정되게 연결하기 위한 상기 제2 컨택 전극(CNE2)이 제공될 수 있다. 상기 제2 컨택 전극(CNE2)은 상기 제1 컨택 전극(CNE1)과 동일한 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 제2 컨택 전극(CNE2)은 상기 제2 전극(EL2)의 일측과 상기 제1 막대형 LED(LD1)의 제2 단부(EP2)를 커버하고, 상기 제2 전극(EL2)과 상기 제1 막대형 LED(LD1)의 제2 단부(EP2)에 각각 연결될 수 있다. 또한, 상기 제2 컨택 전극(CNE2)은 상기 제2 전극(EL2)의 타측과 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)를 커버하고, 상기 제2 전극(EL2)과 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)에 각각 연결될 수 있다. 상기 제2 컨택 전극(CNE2)의 일측은 상기 제1 막대형 LED(LD1)의 제2 단부(EP2)와 저항성(Ohmic) 접촉하고, 상기 제2 컨택 전극(CNE2)의 타측은 상기 제2 막대형 LED(LD2)이 제1 단부(EP1)와 저항성(Ohmic) 접촉할 수 있다.
상기 제2 컨택 전극(CNE2) 상에는 제3 절연층(INS3)이 제공될 수 있다. 상기 제3 절연층(INS3)은 그 하부에 배치되는 상기 제2 컨택 전극(CNE2)을 외부로 노출되지 않게 커버할 수 있다.
상기 제3 절연층(INS3) 상에는 오버 코트층(OC)이 제공될 수 있다. 상기 오버 코트층(OC)은 그 하부에 배치된 구성들의 굴곡을 완화시키는 평탄화층일 수 있다. 또한, 상기 오버 코트층(OC)은 상기 제1 및 제2 막대형 LED(LD1, LD2)로 산소 및 수분 등이 침투하는 것을 방지하는 봉지층일 수 있다.
상기 화소 회로부(PCL)는 상기 오버 코트층(OC)에 제공될 수 있다. 상기 화소 회로부(PCL)는 제1 트랜지스터(Ts), 제2 트랜지스터(Td), 구동 전압 배선(DVL), 및 브릿지 패턴(BRP)을 포함할 수 있다.
상기 제1 트랜지스터(Ts)는 상기 제2 트랜지스터(Td)에 전기적으로 연결되어 상기 제2 트랜지스터(Td)를 스위칭하는 스위칭 트랜지스터일 수 있다. 상기 제2 트랜지스터(Td)는 상기 막대형 LED(LD)에 전기적으로 연결되어 상기 막대형 LED(LD)를 구동하는 구동 트랜지스터일 수 있다.
상기 제1 및 제2 트랜지스터(Ts, Td) 각각은 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
상기 반도체층(SCL)은 상기 오버 코트층(OC) 상에 제공될 수 있다. 상기 반도체층(SCL)은 대응되는 소스 전극(SE)과 드레인 전극(DE)에 각각 접촉되는 소스 영역 및 드레인 영역을 포함할 수 있다. 상기 소스 영역과 상기 드레인 영역 사이의 영역은 채널 영역일 수 있다. 상기 반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 상기 채널 영역은 불순물로 도핑된 반도체 패턴일 수 있다. 상기 불순물로는 n형 불순물, p형 불순물, 기타 금속과 같은 불순물이 사용될 수 있다.
상기 게이트 전극(GE)은 제1 게이트 절연층(GI1)을 사이에 두고 대응되는 상기 반도체층(SCL) 상에 제공될 수 있다.
상기 제1 트랜지스터(Ts)에 포함된 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 층간 절연층(ILD), 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역과 드레인 영역에 연결될 수 있다.
상기 제2 트랜지스터(Td)의 소스 전극(SE)은 상기 층간 절연층(ILD), 상기 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 트랜지스터(Td)의 드레인 전극(DE)은 상기 제2 게이트 절연층(GI2) 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 드레인 영역에 연결될 수 있다. 또한, 상기 제2 트랜지스터(Td)의 드레인 전극(DE)은 상기 제2 게이트 절연층(GI2), 상기 제1 게이트 절연층(GI1), 상기 오버 코트층(OC), 및 상기 제3 절연층(INS3)을 순차적으로 관통하는 제2 개구부(OPN2)에 의해 상기 제2 컨택 전극(CNE2)에 연결될 수 있다.
상기 제2 트랜지스터(Td)의 드레인 전극(DE)은, 상기 반도체층(SCL)의 드레인 영역에 연결되는 제1 부분(DE1) 및 상기 제2 컨택 전극(CNE2)에 연결되는 제2 부분(DE2)을 포함할 수 있다.
상기 구동 전압 배선(DVL)은 상기 제1 게이트 절연층(GI1) 상에 제공될 수 있다. 상기 구동 전압 배선(DVL)에는 구동부(미도시)로부터 구동 전압에 해당하는 신호가 공급될 수 있다.
상기 제2 게이트 절연층(GI2)을 사이에 두고 상기 구동 전압 배선(DVL) 상에는 상기 브릿지 패턴(BRP)이 제공될 수 있다.
상기 브릿지 패턴(BRP)은 상기 제2 게이트 절연층(GI2)을 관통하는 컨택 홀을 통해 상기 구동 전압 배선(DVL)에 전기적으로 연결될 수 있다. 또한, 상기 브릿지 패턴(BRP)은 상기 제2 게이트 절연층(GI2), 상기 제1 게이트 절연층(GI1), 상기 오버 코트층(OC), 및 상기 제3 절연층(INS3)을 순차적으로 관통하는 제1 개구부(OPN1)에 의해 상기 제1-1 컨택 전극(CNE1_1)에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 브릿지 패턴(BRP)은 상기 제1-1 컨택 전극(CNE1_1)에 전기적으로 연결되는 제1 브릿지 패턴(BRP1) 및 상기 구동 전압 배선(DVL)에 전기적으로 연결되는 제2 브릿지 패턴(BRP2)을 포함할 수 있다. 상기 제1 및 제2 브릿지 패턴(BRP1, BPR2)은 일체로 제공되며 전기적 및 물리적으로 연결될 수 있다. 도면에 도시하지 않았으나, 상기 제1 개구부(OPN1)는 상기 제1-2 컨택 전극(CNE1_2)에 대응되도록 상기 표시 장치 내에 제공되어 상기 제1-2 컨택 전극(CNE1_2)의 일부를 노출할 수 있다. 이러한 경우, 상기 브릿지 패턴(BRP)은 상기 제1 개구부(OPN1)를 통해 상기 제1-2 컨택 전극(CNE1_2)과 전기적으로 연결될 수 있다.
상기 화소 회로부(PCL)는 상기 제1 및 제2 트랜지스터(Ts, Td)를 커버하는 보호층(PSV)을 더 포함할 수 있다. 상기 보호층(PSV)은 무기 재료로 이루어진 무기 절연막 및 유기 재료로 이루어진 유기 절연막 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 보호층(PSV)은 상기 무기 절연막 및 상기 무기 절연막 상의 상기 유기 절연막을 포함할 수 있다.
상술한 바와 같이, 상기 제2 트랜지스터(Td)의 드레인 전극(DE)은 상기 제2 개구부(OPN2)에 의해 상기 제2 트랜지스터(Td)의 하부에 배치되는 상기 제2 컨택 전극(CNE2)에 전기적으로 연결될 수 있다. 이로 인해, 상기 제2 컨택 전극(CNE2)은 상기 제2 트랜지스터(Td)로부터 신호를 전달받을 수 있다. 상기 제2 컨택 전극(CNE2)으로 전달된 상기 제2 트랜지스터(Td)의 신호는 최종적으로 상기 제1 막대형 LED(LD1)의 제2 단부(EP2)로 인가될 수 있다.
상기 구동 전압 배선(DVL)에 전기적으로 연결된 상기 브릿지 패턴(BRP)은 상기 제1 개구부(OPN1)에 의해 상기 제1-1 컨택 전극(CNE1_1)에 전기적으로 연결될 수 있다. 이로 인해, 상기 제1-1 컨택 전극(CNE1_1)은 상기 구동 전압 배선(DVL)으로부터 신호를 전달받을 수 있다. 상기 제1-1 컨택 전극(CNE1_1)으로 전달된 신호는 최종적으로 상기 제1 막대형 LED(LD1)의 제1 단부(EP1)로 인가될 수 있다.
이에 따라, 상기 제1 막대형 LED(LD1)는 상기 제1-1 컨택 전극(CNE1_1)과 상기 제2 컨택 전극(CNE2)을 통해 소정 전압을 인가받을 수 있다. 상기 제1 막대형 LED(LD1)의 양측 단부(EP1, EP2)에 소정 전압 이상의 전계를 인가하게 되면, 상기 제1 막대형 LED(LD1)의 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 제1 막대형 LED(LD1)가 발광하게 된다.
상술한 바와 같이, 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)는 상기 제2 컨택 전극(CNE2)에 접촉하고, 상기 제2 단부(EP2)는 상기 제1-2 컨택 전극(CNE1_2)에 접촉할 수 있다. 이에 따라, 상기 제2 막대형 LED(LD2)는 상기 제2 컨택 전극(CNE2)과 상기 제1-2 컨택 전극(CNE1_2)을 통해 소정 전압을 인가받을 수 있다. 상기 제2 막대형 LED(LD2)의 양측 단부(EP1, EP2)에 소정 전압 이상의 전계가 인가하게 되면, 상기 제2 막대형 LED(LD2)의 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 제2 막대형 LED(LD2)가 발광하게 된다.
한편, 상기 표시 장치는 편광 필름(POL)을 더 포함할 수 있다. 상기 편광 필름(POL)은 외부 광이 상기 표시 장치에서 반사되는 것을 방지할 수 있다. 상기 편광 필름(POL)은 선편광자, 및 상기 선편광자 상에 배치되는 위상차 층을 포함할 수 있다.
상기 편광 필름(POL)은 상기 기판(SUB)의 타면, 즉, 상기 표시 소자층(DPL)이 제공되지 않는 면 상에 배치될 수 있다. 특히, 상기 편광 필름(POL)은 상기 제2 컨택 전극(CNE2)이 반사율이 높은 도전 물질로 이루어진 경우 상기 기판(SUB)의 타면 상에 배치될 수 있다. 이때, 상기 제2 컨택 전극(CNE2)은 Ag로 이루어진 단일막, ITO/Ag/ITO를 포함하는 삼중막으로 형성될 수 있다.
상기 제2 컨택 전극(CNE2)이 반사율이 높은 도전 물질로 이루어지면, 상기 막대형 LED(LD)에서 출사된 광은 상기 제2 컨택 전극(CNE2)에 의해 상기 기판(SUB)의 타면 방향으로 반사될 수 있다. 이로 인해, 상기 표시 장치는 상기 기판(SUB)의 타면으로 영상을 표시할 수 있다.
일반적으로, 노멀 구조의 표시 장치는 기판, 상기 기판의 일면 상에 제공된 화소 회로부, 및 상기 화소 회로부 상에 제공된 표시 소자층이 순차적으로 적층된 구조를 포함할 수 있다. 특히, 노멀 구조의 표시 장치에서 편광 필름은 상기 표시 소자층의 오버 코트층 상에 제공될 수 있다. 상기 노멀 구조의 표시 장치에서 상기 오버 코트층은 그 하부에 배치된 상기 표시 소자층 및 상기 화소 회로부의 단차로 인해 표면이 굴곡진 형태가 될 수 있다. 표면이 굴곡진 형태를 갖는 상기 오버 코트층 상에 상기 편광 필름을 부착할 경우, 상기 편광 필름이 상기 오버 코트층 상에 고정되지 않고 부분적으로 들뜨는 현상이 발생할 수 있다. 이러한 편광 필름의 들뜸 현상은 얼룩으로 시인되어 상기 표시 장치의 화질 불량을 초래할 수 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치는 상기 기판(SUB)의 타면, 즉, 상기 표시 소자층(DPL) 및 상기 화소 회로부(PCL)가 제공되지 않는 면 상에 상기 편광 필름(POL)을 직접 배치할 수 있다. 이로 인해, 상기 편광 필름(POL)은 평탄한 표면을 갖는 상기 기판(SUB)의 타면 상에 직접 제공되어 상기 노멀 구조의 표시 장치에서의 화질 불량을 최소화할 수 있다.
상기 노멀 구조의 표시 장치에서, 상기 표시 소자층은 상기 기판 상에 상기 화소 회로부를 형성한 이후에 형성된다. 상기 표시 소자층에 포함된 막대형 LED는 800℃ 내지 900℃의 고온 환경에서 MOCVD(Metal-Organic Chemical Vapor Deposition) 방식으로 제조되는데, 상기 화소 회로부에 포함된 트랜지스터는 상기 막대형 LED의 제조 공정 중에 영향을 받아 전기적 특성이 변하거나 오동작할 수 있다. 이로 인해, 상기 표시 장치의 구동 불량이 발생할 수 있다.
본 발명의 일 실시예에 따른 표시 장치에서, 상기 화소 회로부(PCL)는 구조적으로 상기 표시 소자층(DPL)을 형성한 이후에 형성된다. 따라서, 상기 화소 회로부(PCL)는 상기 표시 소자층(DPL)의 제조 공정 중에 영향을 받지 않으므로 상기 표시 장치의 구동 불량이 방지될 수 있다.
도 6 내지 도 17은 도 5에 도시된 표시 장치의 제조 방법을 순차적으로 도시한 단면도들이다.
도 5 및 도 6을 참조하면, 기판(SUB) 상에 버퍼층(BFL)을 형성하고, 상기 버퍼층(BFL) 상에 격벽(PW)을 형성한다. 상기 격벽(PW)을 포함한 상기 기판(SUB) 상에 제1-1 전극(EL1_1), 제1_2 전극(EL1_2), 및 제2 전극(EL2)을 형성한다. 상기 제1-1 및 제1-2 전극(EL1_1, EL1_2)은 대응되는 격벽(PW) 상에 제공될 수 있다. 상기 제2 전극(EL2)은 상기 제1-1 전극(EL1_1)과 상기 제1-2 전극(EL1_2) 사이에 제공될 수 있다.
도 5 및 도 7을 참조하면, 상기 제1-1 전극(EL1_1)과 상기 제2 전극(EL2) 사이에 전계가 인가된 상태에서 상기 기판(SUB) 상에 제1 막대형 LED(LD1)가 산포된다. 또한, 상기 제2 전극(EL2)과 상기 제1-2 전극(EL1_2) 사이에 전계가 인가된 상태에서 상기 기판(SUB) 상에 제2 막대형 LED(LD2)가 산포된다.
상기 제1-1 및 제1-2 전극(EL1_1, EL1_2)과 상기 제2 전극(EL2)이 형성된 상기 기판(SUB) 상에 상기 제1 및 제2 막대형 LED(LD1, LD2)를 산포하는 방식의 비제한적인 예로서, 잉크젯 프린팅 방식이 이용될 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 및 제2 막대형 LED(LD1, LD2)가 투입되는 경우, 상기 제1-1 전극(EL1_1)과 상기 제2 전극(EL2) 사이 및 상기 제2 전극(EL2)과 상기 제1-2 전극(EL1_2) 사이에는 전계가 형성되어 있기 때문에 상기 제1 및 제2 막대형 LED(LD1, LD2)의 자가 정렬이 유도될 수 있다.
도 5 및 도 8을 참조하면, 상기 제1 및 제2 막대형 LED(LD1, DL2)가 정렬된 상기 기판(SUB) 전면에 절연 물질층을 도포한 후 마스크 공정 등을 통해 상기 제1 막대형 LED(LD1)의 제2 단부(EP2), 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)를 커버하는 제1 절연 패턴(INS1')을 형성한다. 이때, 상기 제1 막대형 LED(LD1)의 제1 단부(EP1) 및 상기 제2 막대형 LED(LD2)의 제2 단부(EP2)는 외부로 노출될 수 있다.
도 5 및 도 9를 참조하면, 상기 제1 절연 패턴(INS1')을 포함한 상기 기판(SUB) 상에 제1-1 컨택 전극(CNE1_1)과 제1-2 컨택 전극(CNE1_2)을 형성한다.
상기 제1-1 컨택 전극(CNE1_1)은 상기 제1-1 전극(EL1_1)과 상기 제1 막대형 LED(LD1)의 제1 단부(EP1)를 커버하며 상기 제1-1 전극(EL1_1)과 상기 제1 막대형 LED(LD1)의 제1 단부(EP1) 각각에 전기적으로 연결될 수 있다. 즉, 상기 제1-1 컨택 전극(CNE1_1)은 상기 제1-1 전극(EL1_1)과 상기 제1 막대형 LED(LD1)의 제1 단부(EP1)를 전기적 및/또는 물리적으로 연결할 수 있다.
이때, 상기 제1 막대형 LED(LD1)의 제1 단부(EP1)와 상기 제1-1 컨택 전극(CNE1_1) 사이의 계면은 급속 열처리(RTA, Rapid Thermal Annealing) 공정에 의해 열처리될 수 있다. 이로 인해, 상기 제1 막대형 LED(LD1)의 제1 단부(EP1)와 상기 제1-1 컨택 전극(CNE1_1)은 저항성(Ohmic) 접촉할 수 있다.
상기 제1-2 컨택 전극(CNE1_2)은 상기 제1-2 전극(EL1_2)과 상기 제2 막대형 LED(LD2)의 제2 단부(EP2)를 커버하며 상기 제1-2 전극(EL1_2)과 상기 제2 막대형 LED(LD2)의 제2 단부(EP2) 각각에 전기적으로 연결될 수 있다. 즉, 상기 제1-2 컨택 전극(CNE1_2)은 상기 제1-2 전극(EL1_2)과 상기 제2 막대형 LED(LD2)의 제2 단부(EP2)를 전기적 및/또는 물리적으로 연결할 수 있다.
이때, 상기 제2 막대형 LED(LD2)의 제2 단부(EP2)와 상기 제1-2 컨택 전극(CNE1_2) 사이의 계면은 급속 열처리(RTA, Rapid Thermal Annealing) 공정에 의해 열처리될 수 있다. 이로 인해, 상기 제2 막대형 LED(LD2)의 제2 단부(EP2)와 상기 제1-2 컨택 전극(CNE1_2)은 저항성(Ohmic) 접촉할 수 있다.
도 5 및 도 10을 참조하면, 상기 제1-1 컨택 전극(CNE1_1) 및 상기 제1-2 컨택 전극(CNE1_2)을 포함한 상기 기판(SUB) 전면에 절연 물질층을 도포한 후, 마스크 공정 등을 이용하여 상기 제2 전극(EL2), 상기 제1 막대형 LED(LD1)의 제2 단부(EP2), 및 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)를 노출하는 제2 절연층(INS2)을 형성한다. 여기서, 상기 제1 절연 패턴(INS1')은 상기 마스크 공정에 의해 함께 패터닝되어 상기 제1 막대형 LED(LD1)의 제2 단부(EP2), 상기 제2 전극(EL2), 및 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)를 노출하는 제1 절연층(INS1)이 될 수 있다.
도 5 및 도 11을 참조하면, 상기 제2 절연층(INS2)을 포함한 상기 기판(SUB) 상에 제2 컨택 전극(CNE2)을 형성한다. 상기 제2 컨택 전극(CNE2)은 상기 제2 전극(EL2), 상기 제1 막대형 LED(LD1)의 제2 단부(EP2), 및 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)를 커버할 수 있다.
상기 제2 컨택 전극(CNE2)은 상기 제1 막대형 LED(LD1)의 제2 단부(EP2) 및 상기 제2 전극(EL2)에 각각 연결되어, 상기 제1 막대형 LED(LD1)의 제2 단부(EP2)와 상기 제2 전극(EL2)을 전기적 및/또는 물리적으로 연결할 수 있다. 또한, 상기 제2 컨택 전극(CNE2)은 상기 제2 막대형 LED(LD2)의 제1 단부(EP1) 및 상기 제2 전극(EL2)에 각각 연결되어, 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)와 상기 제2 전극(EL2)을 전기적 및/또는 물리적으로 연결할 수 있다.
상기 제1 막대형 LED(LD1)의 제2 단부(EP2)와 상기 제2 컨택 전극(CNE2) 사이의 계면은 급속 열처리(RTA, Rapid Thermal Annealing) 공정에 의해 열처리될 수 있다. 이로 인해, 상기 제1 막대형 LED(D1)의 제2 단부(EP2)와 상기 제2 컨택 전극(CNE2)은 저항성(Ohmic) 접촉할 수 있다. 또한, 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)와 상기 제2 컨택 전극(CNE2) 사이의 계면은 급속 열처리(RTA, Rapid Thermal Annealing) 공정에 의해 열처리될 수 있다. 이로 인해, 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)와 상기 제2 컨택 전극(CNE2)은 저항성(Ohmic) 접촉할 수 있다.
도 5 및 도 12를 참조하면, 상기 제2 컨택 전극(CNE2)을 포함하는 상기 기판(SUB) 전면에 제3 절연 물질층(INS3')을 형성한다. 상기 제3 절연 물질층(INS3')은 상기 제2 컨택 전극(CNE2)을 커버하며 상기 제2 컨택 전극(CNE2)의 부식을 방지할 수 있다.
이어, 상기 제3 절연 물질층(INS3') 상에 오버 코트 물질층(OC')을 형성한다. 상기 오버 코트 물질층(OC')은 그 하부에 제공되는 구성들에 의한 굴곡을 완만하게 할 수 있다. 이와 더불어, 상기 오버 코트 물질층(OC')은 외부로부터의 산소 및 수분이 상기 제1 및 제2 막대형 LED(LD1, LD2)로 유입되는 것을 방지할 수 있다.
도 5 및 도 13을 참조하면, 상기 오버 코트 물질층(OC') 상에 제1 및 제2 트랜지스터(Ts, Td) 각각의 반도체층(SCL)을 형성한다. 상기 반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다.
도 5 및 도 14를 참조하면, 상기 반도체층(SCL)을 포함한 상기 오버 코트 물질층(OC') 전면에 제1 게이트 절연 물질층(GI1')을 형성하고, 상기 제1 게이트 절연 물질층(GI1') 상에 상기 제1 및 제2 트랜지스터(Ts, Td) 각각의 게이트 전극(GE) 및 구동 전압 배선(DVL)을 형성한다.
상기 게이트 전극(GE) 및 상기 구동 전압 배선(DVL)은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc), 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 상기 게이트 전극(GE)은 상기 제1 게이트 절연 물질층(GI1')에 의해 대응되는 상기 반도체층(SCL)과 전기적으로 절연될 수 있다.
도 5 및 도 15를 참조하면, 상기 게이트 전극(GE) 및 상기 구동 전압 배선(DVL)을 포함하는 상기 제1 게이트 절연 물질층(GI1') 전면에 절연 물질층을 도포하고, 마스크 공정 등을 진행하여 상기 구동 전압 배선(DVL)의 일부를 노출하는 제2 게이트 절연 물질층(GI2')을 형성할 수 있다. 상기 제2 게이트 절연 물질층(GI2')은 상기 마스크 공정에 의해 상기 제1-1 컨택 전극(CNE1_1)의 일부 및 상기 제2 컨택 전극(CNE2)의 일부에 각각 대응되는 상기 제1 게이트 절연 물질층(GI1')을 노출할 수 있다. 또한, 상기 제2 게이트 절연 물질층(GI2')은 상기 제2 트랜지스터(Td)의 반도체층(SCL)의 일부에 대응되는 상기 제1 게이트 절연 물질층(GI1')을 노출할 수 있다.
상기 제1 게이트 절연 물질층(GI1')은 상기 마스크 공정에 의해 함께 패터닝되어 상기 제1-1 컨택 전극(CNE1_1)의 일부, 상기 제2 컨택 전극(CNE2)의 일부에 각각 대응되는 상기 오버 코트 물질층(OC')을 노출하는 제1 게이트 절연 패턴(GI1”)이 될 수 있다. 또한, 상기 제1 게이트 절연 패턴(GI1”)은 상기 제2 트랜지스터(Td)의 반도체층(SCL)의 일부를 노출할 수 있다.
상기 오버 코트 물질층(OC')은 상기 마스크 공정에 의해 함께 패터닝되어 상기 제1-1 컨택 전극(CNE1_1)의 일부 및 상기 제2 컨택 전극(CNE2)의 일부에 각각 대응되는 상기 제3 절연 물질층(INS3')을 노출하는 오버 코트층(OC)이 될 수 있다.
상기 제3 절연 물질층(INS3')은 상기 마스크 공정에 의해 함께 패터닝되어 상기 제1-1 컨택 전극(CNE1_1)의 일부 및 상기 제2 컨택 전극(CNE2)의 일부를 각각 노출하는 제3 절연층(INS3)이 될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1-1 컨택 전극(CNE1_1)은 상기 제2 게이트 절연 물질층(GI2'), 상기 제1 게이트 절연 패턴(GI1”), 상기 오버 코트층(OC), 및 상기 제3 절연층(INS3)을 순차적으로 관통하는 제1 개구부(OPN1)에 의해 외부로 노출될 수 있다. 상기 제2 컨택 전극(CNE2)은 상기 제2 게이트 절연 물질층(GI2'), 상기 제1 게이트 절연 패턴(GI1”), 상기 오버 코트층(OC), 및 상기 제3 절연층(INS3)을 순차적으로 관통하는 제2 개구부(OPN2)에 의해 외부로 노출될 수 있다.
이어, 상기 제2 게이트 절연 물질층(GI2') 상에 브릿지 패턴(BRP)과 드레인 전극(DE)을 형성한다.
상기 브릿지 패턴(BRP)은 상기 제1-1 컨택 전극(CNE1_1)과 상기 노출된 구동 전압 배선(DVL)에 각각 전기적으로 연결될 수 있다. 상기 브릿지 패턴(BRP)은 상기 제1 개구부(OPN1)에 의해 상기 제1-1 컨택 전극(CNE1_1)과 전기적으로 연결되는 제1 브릿지 패턴(BRP1) 및 상기 구동 전압 배선(DVL)과 전기적으로 연결되는 제2 브릿지 패턴(BRP2)을 포함할 수 있다. 상기 제1 브릿지 패턴(BRP1)과 상기 제2 브릿지 패턴(BRP2)은 일체로 제공될 수 있으며, 서로 전기적 및 물리적으로 연결될 수 있다.
상기 드레인 전극(DE)은 상기 제2 트랜지스터(Td)의 반도체층(SCL)의 드레인 영역과 상기 제2 컨택 전극(CNE2)에 각각 전기적으로 연결될 수 있다. 상기 드레인 전극(DE)은 상기 제2 트랜지스터(Td)의 반도체층(SCL)의 드레인 영역과 전기적으로 연결되는 제1 부분(DE1) 및 상기 제2 개구부(OPN2)에 의해 상기 제2 컨택 전극(CNE2)과 전기적으로 연결되는 제2 부분(DE2)을 포함할 수 있다. 상기 제1 부분(DE1)과 상기 제2 부분(DE2)은 일체로 제공될 수 있으며, 서로 전기적 및 물리적으로 연결될 수 있다.
도 5 및 도 16을 참조하면, 상기 브릿지 패턴(BRP) 및 상기 드레인 전극(DE)을 포함하는 상기 제2 게이트 절연 물질층(GI2') 상에 절연 물질을 도포한 후, 마스크 공정 등을 진행하여 상기 제1 및 제2 트랜지스터(Ts, Td) 각각의 반도체층(SCL) 일부에 대응되는 상기 제2 게이트 절연 물질층(GI2')의 일부를 노출하는 층간 절연층(ILD)을 형성한다.
상기 제2 게이트 절연 물질층(GI2')은 상기 마스크 공정에 의해 함께 패터닝되어 상기 제1 및 제2 트랜지스터(Ts, Td) 각각의 반도체층(SCL) 일부를 노출하는 제2 게이트 절연층(GI2)이 될 수 있다.
상기 제1 게이트 절연 패턴(GI1”)은 상기 마스크 공정에 의해 함께 패터닝되어 상기 제1 및 제2 트랜지스터(Ts, Td) 각각의 반도체층(SCL) 일부를 노출하는 제1 게이트 절연층(GI1)이 될 수 있다.
상기 층간 절연층(ILD) 상에 상기 제1 트랜지스터(Ts)의 소스 및 드레인 전극(SE, DE)과 상기 제2 트랜지스터(Td)의 소스 전극(SE)을 형성한다.
상기 제1 트랜지스터(Ts)의 소스 전극(SE)은 상기 층간 절연층(ILD), 상기 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 순차적으로 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역에 접촉될 수 있다.
상기 제1 트랜지스터(Ts)의 드레인 전극(DE)은 상기 층간 절연층(ILD), 상기 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 순차적으로 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 드레인 영역에 연결될 수 있다.
또한, 상기 제2 트랜지스터(Td)의 소스 전극(SE)은 상기 층간 절연층(ILD), 상기 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 순차적으로 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역에 연결될 수 있다.
도 5 및 도 17을 참조하면, 상기 제1 트랜지스터(Ts)의 소스 및 드레인 전극(SE, DE)과 상기 제2 트랜지스터(Td)의 소스 전극(SE) 상에 보호층(PSV)을 형성한다. 상기 보호층(PSV)은 상기 제1 트랜지스터(Ts)의 소스 및 드레인 전극(SE, DE)과 상기 제2 트랜지스터(Td)의 소스 전극(SE)을 커버할 수 있다. 또한, 상기 보호층(PSV)은 상기 제1 트랜지스터(Ts)의 소스 및 드레인 전극(SE, DE)과 상기 제2 트랜지스터(Td)의 소스 전극(SE)의 부식을 방지할 수 있다.
이어, 상기 기판(SUB)의 타면, 즉, 상기 제1 및 제2 막대형 LED(LD1, LD2)와 상기 제1 및 제2 트랜지스터(Ts, Td)가 제공되지 않은 면 상에 편광 필름(POL)을 부착한다. 상기 편광 필름(POL)은 상기 기판(SUB)의 타면의 평탄한 표면 상에 직접 부착될 수 있다.
도 18은 본 발명의 다른 실시예에 따른 표시 장치를 도시한 단면도이다. 본 발명의 다른 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않은 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 나타낸다.
도 18에 도시된 표시 장치는, 기판과 표시 소자층 사이에 반사 전극이 더 배치되고, 화소 회로부 상에 편광 필름이 배치된다는 점을 제외하면 도 5에 도시된 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 5 및 도 18을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB)의 일면 상에 제공된 표시 소자층(DPL), 및 상기 표시 소자층(DPL) 상에 제공된 화소 회로부(PCL)를 포함할 수 있다.
상기 기판(SUB)과 상기 표시 소자층(DPL) 사이에는 반사 전극(REL)이 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 반사 전극(REL)은 반사율이 높은 도전 물질로 이루어질 수 있다. 상기 반사 전극(REL)은 상기 표시 소자층(DPL)에 포함된 제1 및 제2 막대형 LED(LD1, LD2), 제1 및 제2 전극(EL1, EL2), 제1 및 제2 컨택 전극(CNE1, CNE2)에 모두 대응되도록 상기 기판(SUB) 상에 제공될 수 있다.
상기 반사 전극(REL)은 상기 제1 및 제2 막대형 LED(LD1, LD2)에서 출사된 광을 상기 기판(SUB)의 상부 방향으로 반사시킬 수 있다. 이로 인해, 상기 표시 장치는 상기 기판(SUB)의 상면에서 영상을 표시하는 전면 발광 구조를 구현할 수 있다.
상술한 구조의 표시 장치에서, 상기 화소 회로부(PCL) 상에 편광 필름(POL)이 제공될 수 있다. 상기 편광 필름(POL)은 상기 화소 회로부(PCL)의 보호층(PSV) 상에 제공되며 외부 광이 상기 표시 장치에서 반사되는 것을 방지할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 표시 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드(PD), 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기, 등에 적용될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
LD: 막대형 LED EL1, EL2: 제1 및 제2 전극
CNE1, CNE2: 제1 및 제2 컨택 전극 DPL: 표시 소자층
PCL: 화소 회로부 OC: 오버 코트층
BRP: 브릿지 패턴 OPN1, OPN2: 제1 및 제2 개구부

Claims (24)

  1. 기판;
    상기 기판의 일면 상에 제공되며, 광을 출사하는 적어도 하나 이상의 발광 소자를 포함하는 표시 소자층; 및
    상기 표시 소자층 상에 제공되며, 상기 발광 소자에 전기적으로 연결되는 하나 이상의 트랜지스터를 포함하는 화소 회로부를 포함하고,
    상기 표시 소자층은,
    상기 기판 상에 제공되며, 상기 발광 소자의 일측 단부에 전기적으로 연결된 제1 컨택 전극;
    상기 기판 상에 제공되며, 상기 발광 소자의 타측 단부에 전기적으로 연결된 제2 컨택 전극; 및
    상기 제2 컨택 전극을 포함하는 상기 기판 상에 제공되며, 상기 제1 컨택 전극의 일부를 노출하는 제1 개구부 및 상기 제2 컨택 전극의 일부를 노출하는 제2 개구부를 구비하는 절연층을 포함하고,
    상기 제2 컨택 전극은 상기 제2 개구부를 통해 상기 트랜지스터에 전기적으로 연결되는 표시 장치.
  2. 제1 항에 있어서,
    상기 표시 소자층은 상기 발광 소자의 일측 단부에 인접하게 배치된 제1 전극 및 상기 발광 소자의 타측 단부에 인접하게 배치된 제2 전극을 더 포함하고,
    상기 제1 전극과 상기 제2 전극은 상기 기판 상에서 상기 발광 소자를 사이에 두고 이격되는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 전극은 캐소드 전극을 포함하고, 상기 제2 전극은 애노드 전극을 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 컨택 전극은 상기 제1 전극과 상기 발광 소자의 일측 단부 상에 제공되며 상기 제1 전극과 상기 발광 소자의 일측 단부를 전기적으로 연결하고,
    상기 제2 컨택 전극은 상기 제2 전극과 상기 발광 소자의 타측 단부 상에 제공되어 상기 제2 전극과 상기 발광 소자의 타측 단부를 전기적으로 연결하는 표시 장치.
  5. 제4 항에 있어서,
    상기 절연층은,
    상기 제2 컨택 전극 상에 제공되는 제1 절연층; 및
    상기 제1 절연층 상에 제공되며 상기 제1 절연층의 표면 굴곡을 평탄하게 하는 제2 절연층을 포함하고,
    상기 제2 개구부는 상기 제1 및 제2 절연층을 관통하여 상기 제2 컨택 전극의 일부를 노출하는 표시 장치.
  6. 제5 항에 있어서,
    상기 트랜지스터는,
    상기 제2 절연층 상에 제공되는 반도체층;
    제1 게이트 절연층을 사이에 두고 상기 반도체층 상에 제공되는 게이트 전극;
    상기 반도체층에 각각 연결되는 소스 전극과 드레인 전극을 포함하고,
    상기 드레인 전극은 상기 반도체층에 연결되는 제1 부분 및 상기 제2 개구부를 통해 상기 제2 컨택 전극에 연결되는 제2 부분을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 드레인 전극은 제2 게이트 절연층을 사이에 두고 상기 게이트 전극 상에 제공되고, 상기 소스 전극은 층간 절연층을 사이에 두고 상기 드레인 전극 상에 제공되는 표시 장치.
  8. 제6 항에 있어서,
    상기 제2 컨택 전극은 상기 발광 소자에서 출사된 광을 상기 기판의 타면 방향으로 반사하는 반사 전극인 표시 장치.
  9. 제8 항에 있어서,
    상기 타면 상에 제공되는 편광 필름을 더 포함하는 표시 장치.
  10. 제6 항에 있어서,
    상기 일면과 상기 표시 소자층 사이에 제공되는 반사 전극을 더 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 반사 전극은 상기 발광 소자에서 출사된 광을 상기 일면으로 반사하는 표시 장치.
  12. 제11 항에 있어서,
    상기 화소 회로부 상에 제공된 편광 필름을 더 포함하는 표시 장치.
  13. 제6 항에 있어서,
    상기 화소 회로부는,
    상기 제1 게이트 절연층 상에 제공된 구동 전압 배선; 및
    상기 제2 게이트 절연층 상에 제공되며 상기 구동 전압 배선과 상기 제1 컨택 전극 각각에 전기적으로 연결되는 브릿지 패턴을 더 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 브릿지 패턴은 상기 제1 개구부를 통해 상기 제1 컨택 전극에 연결되는 제1 브릿지 패턴 및 상기 구동 전압 배선에 연결되는 제2 브릿지 패턴을 포함하고,
    상기 제1 브릿지 패턴과 상기 제2 브릿지 패턴은 일체로 제공되는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 컨택 전극은 상기 브릿지 패턴을 통해 상기 구동 전압 배선에 전기적으로 연결되는 표시 장치.
  16. 제1 항에 있어서,
    상기 발광 소자는 마이크로 스케일 혹은 나노 스케일을 갖는 원기둥 형상 혹은 다각 기둥 형상의 발광 다이오드를 포함하는 표시 장치.
  17. 기판을 제공하는 단계;
    상기 기판의 일면 상에, 광을 출사하는 적어도 하나 이상의 발광 소자를 포함하는 표시 소자층을 형성하는 단계; 및
    상기 표시 소자층 상에, 상기 발광 소자에 전기적으로 연결되는 적어도 하나 이상의 트랜지스터를 포함하는 화소 회로부를 형성하는 단계를 포함하고,
    상기 표시 소자층을 형성하는 단계는,
    상기 기판의 일면 상에 제1 전극 및 상기 제1 전극과 이격된 제2 전극을 형성하는 단계;
    상기 제1 및 제2 전극 각각에 전원을 인가하여 상기 기판의 일면 상에 상기 발광 소자들을 자가 정렬시키는 단계;
    상기 발광 소자의 일측 단부와 상기 제1 전극을 전기적으로 연결하는 제1 컨택 전극을 형성하는 단계;
    상기 발광 소자의 타측 단부와 상기 제2 전극을 전기적으로 연결하는 제2 컨택 전극을 형성하는 단계; 및
    상기 제2 컨택 전극 상에 상기 제2 컨택 전극을 커버하는 절연 물질층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    급속 열처리(RTA, Rapid Thermal Annealing) 공정을 통해 상기 발광 소자의 일측 단부와 상기 제1 컨택 전극 사이의 계면을 열처리하여 상기 제1 컨택 전극과 상기 발광 소자의 일측 단부를 저항성(Ohmic) 접촉시키는 단계; 및
    상기 급속 열처리(RTA, Rapid Thermal Annealing) 공정을 통해 상기 발광 소자의 타측 단부와 상기 제2 컨택 전극 사이의 계면을 열처리하여 상기 제2 컨택 전극과 상기 발광 소자의 타측 단부를 저항성(Ohmic) 접촉시키는 단계를 더 포함하는 표시 장치의 제조 방법.
  19. 제17 항에 있어서,
    상기 제1 컨택 전극은 캐소드 전극을 포함하고, 상기 제2 컨택 전극은 애노드 전극을 포함하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제2 컨택 전극은 상기 발광 소자에서 출사된 광을 상기 기판의 타면 방향으로 반사하는 반사 전극인 표시 장치의 제조 방법.
  21. 제20 항에 있어서,
    상기 타면 상에 편광 필름을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  22. 제19 항에 있어서,
    상기 일면과 상기 표시 소자층 사이에 반사 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  23. 제22 항에 있어서,
    상기 화소 회로부 상에 편광 필름을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  24. 제17 항에 있어서,
    상기 화소 회로부를 형성하는 단계는,
    상기 절연 물질층 상에 소스 영역, 채널 영역, 및 드레인 영역을 포함하는 반도체층을 형성하는 단계;
    상기 반도체층 상에 제1 게이트 절연 물질층을 형성하는 단계;
    상기 제1 게이트 절연 물질층 상에 게이트 전극 및 구동 전압 배선을 형성하는 단계;
    상기 게이트 전극 및 상기 구동 전압 배선 상에 제2 게이트 절연 물질층을 형성하는 단계;
    상기 제2 게이트 절연 물질층을 식각하여 상기 구동 전압 배선의 일부를 노출하고, 상기 제1 및 제2 게이트 절연 물질층을 식각하여 상기 드레인 영역을 노출시키는 컨택 홀을 형성하며, 상기 제2 및 제1 게이트 절연 물질층과 상기 절연 물질층을 동시에 식각하여 상기 제1 및 제2 컨택 전극의 일부를 각각 노출하는 제1 개구부 및 제2 개구부를 형성하는 단계;
    상기 노출된 구동 전압 배선과 상기 제1 컨택 전극에 각각 연결되는 브릿지 패턴을 형성하고, 상기 노출된 드레인 영역과 상기 제2 컨택 전극에 각각 연결되는 드레인 전극을 형성하는 단계;
    상기 브릿지 패턴 및 상기 드레인 전극을 포함하는 상기 기판 상에 층간 절연 물질층을 형성하는 단계;
    상기 층간 절연 물질층, 상기 제2 게이트 절연 물질층, 및 상기 제1 게이트 절연 물질층을 식각하여 상기 소스 영역을 노출하는 층간 절연층, 제2 게이트 절연층, 및 제1 게이트 절연층을 형성하는 단계; 및
    상기 소스 영역에 연결된 소스 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
KR1020180015897A 2018-02-08 2018-02-08 표시 장치 및 그의 제조 방법 KR102503168B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180015897A KR102503168B1 (ko) 2018-02-08 2018-02-08 표시 장치 및 그의 제조 방법
US16/214,786 US11074858B2 (en) 2018-02-08 2018-12-10 Display device and method of manufacturing the same
CN201910108524.5A CN110137200B (zh) 2018-02-08 2019-02-03 显示设备
US17/384,556 US11842681B2 (en) 2018-02-08 2021-07-23 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180015897A KR102503168B1 (ko) 2018-02-08 2018-02-08 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190096475A true KR20190096475A (ko) 2019-08-20
KR102503168B1 KR102503168B1 (ko) 2023-02-27

Family

ID=67476909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180015897A KR102503168B1 (ko) 2018-02-08 2018-02-08 표시 장치 및 그의 제조 방법

Country Status (3)

Country Link
US (2) US11074858B2 (ko)
KR (1) KR102503168B1 (ko)
CN (1) CN110137200B (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021045605A1 (ko) * 2019-09-05 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2021177509A1 (ko) * 2020-03-03 2021-09-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2021241937A1 (ko) * 2020-05-29 2021-12-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2022050782A1 (ko) * 2020-09-07 2022-03-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2023008817A1 (ko) * 2021-07-27 2023-02-02 삼성디스플레이 주식회사 표시 장치
US11710762B2 (en) 2020-10-23 2023-07-25 Samsung Display Co., Ltd. Display device and method of fabricating the same
US11791318B2 (en) 2019-11-14 2023-10-17 Samsung Display Co., Ltd. Display device
US11894412B2 (en) 2019-11-14 2024-02-06 Samsung Display Co., Ltd. Display device including a light-emitting element between a first electrode and a second electrode thereon

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102604659B1 (ko) * 2018-07-13 2023-11-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
KR20200052044A (ko) * 2018-11-06 2020-05-14 삼성전자주식회사 디스플레이 장치
KR20210027564A (ko) * 2019-08-28 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210035362A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20220033650A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 반사 전극 및 이를 포함하는 표시 장치
CN116420240A (zh) * 2020-11-25 2023-07-11 日亚化学工业株式会社 图像显示装置的制造方法以及图像显示装置
WO2022113949A1 (ja) * 2020-11-25 2022-06-02 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
KR20220117415A (ko) * 2021-02-16 2022-08-24 삼성디스플레이 주식회사 표시 장치
KR20220169061A (ko) * 2021-06-17 2022-12-27 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR101987196B1 (ko) * 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110041401A (ko) * 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
KR20120129592A (ko) * 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR101842538B1 (ko) * 2011-05-26 2018-03-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
US10804316B2 (en) * 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR102077143B1 (ko) * 2013-05-30 2020-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9773761B2 (en) 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
KR102166341B1 (ko) * 2014-09-05 2020-10-16 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102417266B1 (ko) * 2015-01-27 2022-07-05 삼성디스플레이 주식회사 표시 장치 및 그 접촉 감지 방법
KR102494418B1 (ko) * 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
JP2017090775A (ja) * 2015-11-13 2017-05-25 株式会社ジャパンディスプレイ 表示装置
KR101730929B1 (ko) * 2015-11-17 2017-04-28 피에스아이 주식회사 선택적 금속오믹층을 포함하는 초소형 led 전극어셈블리 제조방법
KR102471111B1 (ko) * 2015-11-23 2022-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102633079B1 (ko) * 2016-10-28 2024-02-01 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
JP6932596B2 (ja) * 2017-09-25 2021-09-08 キヤノン株式会社 有機ｅｌ表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987196B1 (ko) * 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021045605A1 (ko) * 2019-09-05 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11791318B2 (en) 2019-11-14 2023-10-17 Samsung Display Co., Ltd. Display device
US11894412B2 (en) 2019-11-14 2024-02-06 Samsung Display Co., Ltd. Display device including a light-emitting element between a first electrode and a second electrode thereon
WO2021177509A1 (ko) * 2020-03-03 2021-09-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2021241937A1 (ko) * 2020-05-29 2021-12-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2022050782A1 (ko) * 2020-09-07 2022-03-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11710762B2 (en) 2020-10-23 2023-07-25 Samsung Display Co., Ltd. Display device and method of fabricating the same
WO2023008817A1 (ko) * 2021-07-27 2023-02-02 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR102503168B1 (ko) 2023-02-27
US20190244567A1 (en) 2019-08-08
US20210350746A1 (en) 2021-11-11
CN110137200B (zh) 2024-03-26
CN110137200A (zh) 2019-08-16
US11842681B2 (en) 2023-12-12
US11074858B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
KR102503168B1 (ko) 표시 장치 및 그의 제조 방법
KR102517560B1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR20190095638A (ko) 표시 장치의 제조 방법
KR20200010704A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
US11201204B2 (en) Display device
KR20200006209A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
TW202013025A (zh) 發光裝置及包含其之顯示裝置
KR102552602B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20210044938A (ko) 표시 장치
KR102588659B1 (ko) 표시 장치
KR20200009175A (ko) 표시 장치
US11476397B2 (en) Display device and manufacturing method thereof
KR20200063399A (ko) 표시 장치 및 그의 제조 방법
KR20220067647A (ko) 표시 장치
KR102540894B1 (ko) 발광장치 및 그의 제조방법
US11450268B2 (en) Display device and fabricating method for display device
KR20210059107A (ko) 표시 장치
KR20210149292A (ko) 화소, 그 제조 방법 및 그를 포함하는 표시 장치
KR20200144189A (ko) 표시 장치 및 이의 제조 방법
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
KR20220115713A (ko) 표시 장치
KR20210044957A (ko) 표시 장치의 제조 방법 및 표시 장치
KR20220135287A (ko) 표시 장치
KR20230013669A (ko) 표시 장치 및 그 제조 방법
KR20210040209A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant