KR20180099901A - 수지 시트 - Google Patents

수지 시트 Download PDF

Info

Publication number
KR20180099901A
KR20180099901A KR1020187024273A KR20187024273A KR20180099901A KR 20180099901 A KR20180099901 A KR 20180099901A KR 1020187024273 A KR1020187024273 A KR 1020187024273A KR 20187024273 A KR20187024273 A KR 20187024273A KR 20180099901 A KR20180099901 A KR 20180099901A
Authority
KR
South Korea
Prior art keywords
resin
substrate
resin layer
solder resist
less
Prior art date
Application number
KR1020187024273A
Other languages
English (en)
Other versions
KR101991378B1 (ko
Inventor
아키히토 다카하시
Original Assignee
스미또모 베이크라이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 베이크라이트 가부시키가이샤 filed Critical 스미또모 베이크라이트 가부시키가이샤
Publication of KR20180099901A publication Critical patent/KR20180099901A/ko
Application granted granted Critical
Publication of KR101991378B1 publication Critical patent/KR101991378B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/18—Manufacture of films or sheets
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L101/00—Compositions of unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L79/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen with or without oxygen or carbon only, not provided for in groups C08L61/00 - C08L77/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Materials Engineering (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명의 수지 시트는, 캐리어 기재와, 캐리어 기재 상에 배치되어 있고, 솔더 레지스트용 수지 조성물로 이루어지는 수지층을 구비하는, 솔더 레지스트에 이용하는 수지 시트로서, 수지층의 막두께가, 1μm 이상 50μm 이하이며, 수지층의 B 스테이지 상태의 동적 점탄성 시험에 의한, 측정 범위 50~200℃, 승온 속도 3℃/min, 주파수 62.83rad/sec에서의 복소 동적 점도의 극솟값을 η로 했을 때, η가 100Pa·s 이상 3000Pa·s 이하이고, 수지층의 경화물의 30℃에 있어서의 저장 탄성률이 7GPa 이상 40GPa 이하이다.

Description

수지 시트
본 발명은 수지 시트에 관한 것이다.
프린트 배선판의 솔더 레지스트에 관한 기술로서는, 예를 들면 특허문헌 1에 기재된 것이 있다. 동일 문헌에 의하면, 솔더 레지스트에 이용하는 열경화성 수지 조성물을 도포 건조시킨 드라이 필름의 형태로 이용하는 것이 기재되어 있다. 구체적으로는, 캐리어 필름 상에 도포하고, 열경화성 수지 조성물 중에 포함되는 유기 용제를 휘발 건조시킴으로써, 상기의 드라이 필름을 얻는다. 그리고, 프린트 배선판이나 플렉시블 프린트 배선판 등의 기재 상에 드라이 필름을 첩부하고, 캐리어 필름을 박리하며, 드라이 필름을 경화시킨다라고 기재되어 있다.
특허문헌 1: 일본 공개특허공보 2014-156583호
그러나, 발명자가 검토한 결과, 상기 문헌에 기재된 솔더 레지스트에 이용하는 드라이 필름에 있어서, 반송 신뢰성에 개선의 여지가 있는 것을 발견했다.
본 발명자는, 솔더 레지스트에 이용하는 수지 필름에 있어서, 회로 기판의 수율을 향상시키는 관점에서, 반경화물(B 스테이지 상태의 수지 필름)과 경화물(경화 후의 수지 필름)의 특성의 밸런스에 착안하여, 상세하게 검토한 결과, 다음과 같은 발견을 얻었다.
(1) 현재, 프린트 배선판 등의 회로 기판에 있어서, 박층화가 진행되어 오고 있다. 박층화에 따라, 회로 기판에 발생하는 변형이 표면화되어 왔다. 변형이 회로 기판에 발생하면, 실장 프로세스 중에 있어서, 기판의 반송이 곤란해지는 것 등의 반송 신뢰성이 저하되는 것이 판명되었다. 비록 기판 자체를 강성화하는 수법을 채용했다고 해도, 변형의 억제는 충분하지 않았다.
(2) 이와 같이 표면화한 기판의 변형에 대하여, 각종 검토를 행한 결과, 기판의 표면에 형성되는 솔더 레지스트(수지 필름의 경화물)의 강성을 높임으로써, 기판의 변형을 충분히 억제할 수 있는 것을 발견했다. 상세한 메커니즘은 확실하지 않지만, 기판 표면에 형성된 솔더 레지스트의 강성을 높임으로써, 조교(弔橋) 구조와 같이 기판을 끌어올릴 수 있기 때문에, 기판 반송 시에 있어서의, 기판 자체의 강성을 높이는 이상의 강성 구조를 만들어 내어, 기판의 변형을 억제할 수 있다고 생각된다.
(3) 강성이 우수한 솔더 레지스트에 대하여 추가적인 검토를 행한 결과, 당해 솔더 레지스트를 구성하는 수지층을 경화시키기 전, 이러한 수지층을 기판 표면의 배선에 매립할 때, B 스테이지 상태(반경화물)인 수지층에 있어서 수지 흐름이 발생하는 경우가 있는 것이 판명되었다.
이러한 발견에 근거하여 검토를 진행시킨 결과, 30℃에 있어서의 저장 탄성률을 지표로 함으로써, 기판 반송 시에 있어서의, 변형을 억제할 수 있는 강성을 평가할 수 있는 것을 발견했다.
또, 수지층의 B 스테이지 상태의 특성에 대하여 검토를 행한 결과, 측정 범위 50~200℃에 있어서의, 복소 동적 점도의 극솟값을 지표로 함으로써, 기판 표면에 형성된 배선에 수지층을 매립할 때에, 당해 수지층이 기판의 외부로 흘러 나오는 수지에 대하여 안정적으로 평가할 수 있는 것을 발견했다.
본 발명자는, 이상의 발견에 근거하여 예의 검토한바, 솔더 레지스트에 이용하는 수지 필름에 대하여, 30℃에 있어서의 저장 탄성률을 소정값 이상으로 하고, 복소 동적 점도의 극솟값을 소정값 이상으로 함으로써, 기판의 외부로 유출하지 않고 잔존한 솔더 레지스트의 강성을 높일 수 있기 때문에, 기판 반송 시에 있어서의 기판의 변형을 충분히 억제할 수 있는 강성 구조를 실현할 수 있고, 반송 신뢰성을 향상시킬 수 있는 것을 발견하여, 본 발명을 완성하기에 이르렀다.
본 발명에 의하면,
캐리어 기재와,
상기 캐리어 기재 상에 배치되어 있고, 솔더 레지스트용 수지 조성물로 이루어지는 수지층을 구비하는, 솔더 레지스트에 이용하는 수지 시트로서,
상기 수지층의 막두께가, 1μm 이상 50μm 이하이며,
상기 수지층의 B 스테이지 상태의 동적 점탄성 시험에 의한, 측정 범위 50~200℃, 승온 속도 3℃/min, 주파수 62.83rad/sec에서의 복소 동적 점도의 극솟값을 η로 했을 때, η가 100Pa·s 이상 3000Pa·s 이하이고,
상기 수지층의 경화물의 30℃에 있어서의 저장 탄성률이 7GPa 이상 40GPa 이하인, 수지 시트가 제공된다.
본 발명에 의하면, 반송 신뢰성이 우수한 솔더 레지스트에 이용하는 수지 시트가 제공된다.
상술한 목적, 및 그 외의 목적, 특징 및 이점은, 이하에 설명하는 적합한 실시형태, 및 그에 부수하는 이하의 도면에 의하여 더 명확해진다.
도 1은 실시형태에 있어서의 회로 기판의 구조의 예를 나타내는 모식도이다.
도 2는 실시형태에 관한 반도체 패키지의 구조의 일례를 나타내는 단면 모식도이다.
이하, 본 발명의 실시형태에 대하여, 도면을 이용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성 요소에는 동일한 부호를 붙여, 적절히 설명을 생략한다.
본 실시형태에 관한 수지 시트의 개요에 대하여 설명한다.
본 실시형태의 수지 시트는, 캐리어 기재와, 캐리어 기재 상에 배치되어 있고, 솔더 레지스트용 수지 조성물로 이루어지는 수지층을 구비하는 것이다. 당해 수지 시트는, 솔더 레지스트에 이용하는 것이다.
또, 본 실시형태의 수지 시트는, 다음과 같은 조건을 충족시키는 것이다.
·수지층의 막두께가, 1μm 이상 50μm 이하인 것.
·수지층의 B 스테이지 상태의 동적 점탄성 시험에 의한, 측정 범위 50~200℃, 승온 속도 3℃/min, 주파수 62.83rad/sec에서의 복소 동적 점도의 극솟값을 η로 했을 때, η가 100Pa·s 이상 3000Pa·s 이하인 것.
·수지층의 경화물의 30℃에 있어서의 저장 탄성률이 7GPa 이상 40GPa 이하인 것.
본 실시형태의 수지층은, 상기 막두께에서 규정되는 바와 같이 박층이고, 또한 상기 경화물의 30℃에 있어서의 저장 탄성률로 규정되는 바와 같이 고강성을 갖는 것이다. 이와 같은 수지층은, 박층화 기판이나 코어 없는 구조의 기판의 솔더 레지스트로서 최적으로 이용할 수 있다.
여기에서, 본 발명자가 검토한바, 회로 기판(기판 및 솔더 레지스트의 합계 막두께)의 총 막두께를, 예를 들면 100μm 이하인 박층으로 하는 경우, 박층화 기판의 단일체에서는 강도가 충분하지 않게 되는 것이 판명되었다. 구체적으로는, 기판의 표면에 형성된 구리 배선 등의 배선이 저울추가 되기 때문에, 기판 단일체의 강성을 높게 했다고 해도, 기판의 변형을 충분히 억제할 수 없었다.
이에 반하여, 고강성을 갖는 솔더 레지스트(본 실시형태의 수지층의 경화물)를 기판의 표면에 형성함으로써, 상술한 기판의 변형을 억제할 수 있다. 상세한 메커니즘은 확실하지 않지만, 고강성의 솔더 레지스트가 배선을 덮도록 전체에 형성되기 때문에, 조교 구조와 같이, 배선의 중량으로 휘어져 있던 기판을 끌어올릴 수 있어, 기판 단일체의 강성을 높이는 이상의 강성 구조를 만들어 낼 수 있다고 생각된다.
또, B 스테이지 상태의 수지층은, 동적 점탄성 시험에 의한 복소 동적 점도의 극솟값에 의하여 규정된 유동성을 갖는 것이다. 본 실시형태에 있어서, 복소 동적 점도의 극솟값을 상기 하한값 이상으로 함으로써, B 스테이지 상태의 수지층을 기판의 표면에 형성한 후, 당해 수지층의 수지 흐름을 억제하는 것이 가능해진다.
본 실시형태의 수지 시트를 구성하는 수지층에 있어서, 그 경화물의 강성을 높이면서, 반경화물(B 스테이지 상태의 수지층)에 있어서의 유동성을 적절히 제어함으로써, 반송 신뢰성이 우수한 수지층을 얻을 수 있다. 즉, 본 실시형태의 수지 시트를 이용함으로써, 회로 기판에 솔더 레지스트를 형성하는 공정에서, 회로 기판에 전자 부품을 실장하는 공정까지의 제조 안정성을 높일 수 있기 때문에, 전자 장치의 제조 공정 전체의 수율을 높일 수 있다.
[솔더 레지스트용 수지 조성물]
이하, 본 실시형태의 수지층에 이용되는 솔더 레지스트용 수지 조성물을 설명한다.
본 실시형태의 솔더 레지스트용 수지 조성물은, 바니시 형상의 수지 조성물이다. 당해 솔더 레지스트용 수지 조성물을 필름 형상으로 함으로써, 본 실시형태의 수지층을 얻을 수 있다. 이러한 수지층을 경화시킴으로써, 솔더 레지스트가 얻어진다.
본 실시형태의 솔더 레지스트용 수지 조성물은, 열경화성 수지를 포함하는 열경화성 수지 조성물을 이용할 수 있다. 당해 열경화성 수지로서는, 특별히 한정되지 않지만, 예를 들면 페놀 수지, 벤즈옥사진환을 갖는 수지, 에폭시 수지, 아크릴 수지, 멜라민 수지, 불포화 폴리에스터 수지, 말레이미드 수지, 폴리유레테인 수지, 다이알릴프탈레이트 수지, 실리콘 수지, 사이아네이트 수지, 메타크릴로일기를 갖는 수지 등을 들 수 있다. 예를 들면, 열경화성 수지가, 실온(25℃)에서 액상인 액상 수지여도 된다. 이들은, 1종 또는 2종 이상을 조합하여 이용할 수 있다. 본 실시형태에서는, 열경화성 수지가, 에폭시 수지를 포함하는 것이 바람직하다.
(에폭시 수지 (A))
본 실시형태에 관한 에폭시 수지 (A)는, 예를 들면 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 E형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 M형 에폭시 수지(4,4'-(1,3-페닐렌다이아이소프리다이엔) 비스페놀형 에폭시 수지), 비스페놀 P형 에폭시 수지(4,4'-(1,4-페닐렌다이아이소프리다이엔) 비스페놀형 에폭시 수지), 비스페놀 Z형 에폭시 수지(4,4'-사이클로헥시다이엔 비스페놀형 에폭시 수지) 등의 비스페놀형 에폭시 수지; 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 테트라페놀기 에테인형 노볼락형 에폭시 수지, 축합환 방향족 탄화 수소 구조를 갖는 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 바이페닐형 에폭시 수지; 자일릴렌형 에폭시 수지, 바이페닐아랄킬형 에폭시 수지 등의 아랄킬형 에폭시 수지; 나프틸렌에터형 에폭시 수지, 나프톨형 에폭시 수지, 나프탈렌다이올형 에폭시 수지, 2관능 내지 4관능 에폭시형 나프탈렌 수지, 바이나프틸형 에폭시 수지, 나프탈렌아랄킬형 에폭시 수지, 나프탈렌 변성 크레졸 노볼락형 에폭시 수지 등의 나프탈렌 골격을 갖는 에폭시 수지; 안트라센형 에폭시 수지; 페녹시형 에폭시 수지; 다이사이클로펜타다이엔형 에폭시 수지; 노보넨형 에폭시 수지; 아다만테인형 에폭시 수지; 플루오렌형 에폭시 수지 등으로부터 선택되는 1종 또는 2종 이상을 포함할 수 있다. 이들 중에서도, 솔더 레지스트의 매립성이나, 표면 평활성을 향상시키는 관점에서는, 나프탈렌 골격을 갖는 에폭시 수지를 포함하는 것이 보다 바람직하다. 이로써, 솔더 레지스트의 저선팽창화 및 고탄성률화를 도모할 수도 있다. 또, 회로 기판의 강성을 향상시켜 작업성의 향상에 기여하는 것이나, 반도체 패키지에 있어서의 내(耐)리플로성의 향상 및 휨의 억제를 실현하는 것도 가능하다. 또한, 솔더 레지스트의 매립성을 향상시키는 관점에서는, 3관능 이상의 나프탈렌 골격을 갖는 에폭시 수지를 포함하는 것이 특히 바람직하다.
본 실시형태에 있어서는, 이하의 일반식 (1)에 나타내는 에폭시 수지를 에폭시 수지 (A)로서 포함하는 것을, 바람직한 양태의 일례로서 들 수 있다.
Figure pct00001
(식 (1) 중, n은 0~10의 정수이며, R1 및 R2는 서로 독립적으로 수소 원자, 탄소수 1~6의 알킬기, 또는 탄소수 1~6의 알콕시기이다)
본 실시형태에 있어서, 에폭시 수지 (A)의 함유량은, 예를 들면 솔더 레지스트용 수지 조성물의 전체에 대하여 3중량% 이상인 것이 바람직하고, 5중량% 이상인 것이 보다 바람직하다. 에폭시 수지 (A)의 함유량을 상기 하한값 이상으로 함으로써, 솔더 레지스트용 수지 조성물을 이용하여 형성되는 솔더 레지스트의 매립성이나 평활성의 향상에 기여할 수 있다. 한편, 에폭시 수지 (A)의 함유량은, 예를 들면 솔더 레지스트용 수지 조성물의 전체에 대하여 40중량% 이하인 것이 바람직하고, 35중량% 이하인 것이 보다 바람직하다. 에폭시 수지 (A)의 함유량을 상기 상한값 이하로 함으로써, 솔더 레지스트용 수지 조성물을 이용하여 형성되는 솔더 레지스트의 내열성이나 내습성의 향상을 도모할 수 있다. 또한, 솔더 레지스트용 수지 조성물의 전체란, 솔더 레지스트용 수지 조성물 중에 포함되는 용제를 제외한 성분 전체를 가리킨다. 이하, 본 명세서에 있어서 동일하다.
(충전재 (B))
본 실시형태의 솔더 레지스트용 수지 조성물은, 충전재를 더 포함해도 된다. 즉, 솔더 레지스트용 수지 조성물은, 열경화성 수지와 충전재를 포함할 수 있다.
본 실시형태에 관한 충전재로서는, 무기 충전재를 이용할 수 있다. 상기 무기 충전제로서는, 특별히 한정되지 않지만, 예를 들면 탤크, 소성 클레이, 미소성 클레이, 마이카, 유리 등의 규산염; 산화 타이타늄, 알루미나, 베마이트, 실리카, 용융 실리카 등의 산화물; 탄산 칼슘, 탄산 마그네슘, 하이드로탈사이트 등의 탄산염; 수산화 알루미늄, 수산화 마그네슘, 수산화 칼슘 등의 수산화물; 황산 바륨, 황산 칼슘, 아황산 칼슘 등의 황산염 또는 아황산염; 붕산 아연, 메타붕산 바륨, 붕산 알루미늄, 붕산 칼슘, 붕산 나트륨 등의 붕산염; 질화 알루미늄, 질화 붕소, 질화 규소, 질화 탄소 등의 질화물; 타이타늄산 스트론튬, 타이타늄산 바륨 등의 타이타늄산염 등을 들 수 있다. 이들 중에서도, 탤크, 알루미나, 유리, 실리카, 마이카, 수산화 알루미늄, 수산화 마그네슘이 바람직하다.
본 실시형태에 관한 실리카는, 특별히 한정되지 않지만, 예를 들면 구상 실리카, 및 파쇄 실리카 중 적어도 한쪽을 포함해도 된다. 솔더 레지스트의 매립성이나 표면 평활성을 향상시키는 관점에서는, 구상 실리카를 포함하는 것이 보다 바람직하다. 또, 실리카는, 예를 들면 용융 구상 실리카여도 된다.
상기 충전재의 평균 입경 D50의 하한값은, 특별히 한정되지 않지만, 0.01μm 이상이 바람직하고, 0.05μm 이상이 보다 바람직하다. 상기 충전재의 평균 입경 D50의 상한값은, 특별히 한정되지 않지만, 5.0μm 이하가 바람직하고, 2.0μm 이하가 보다 바람직하며, 1.0μm 이하가 더 바람직하다. 이로써, 유동성과 기계적 강도의 밸런스를 향상시킬 수 있다.
상기 실리카로서, 평균 입경 D50은 특별히 한정되지 않지만, 예를 들면 평균 입경 D50이 2nm 이상 100nm 이하인 미립자 실리카를 이용해도 된다. 이로써, 솔더 레지스트의 매립성이나 표면 평활성을 보다 효과적으로 향상시킬 수 있다. 본 실시형태에 있어서는, 평균 입경 D50이 2nm 이상 100nm 이하인 미립자 실리카와, 평균 입경 D50이 100nm 초과인 실리카를 함께 솔더 레지스트용 수지 조성물 중에 포함하는 것을, 매립성이나 표면 평활성을 향상시키는 데 바람직한 양태의 일례로서 들 수 있다.
상기 충전재의 평균 입경 D50은, 예를 들면 레이저 회절식 입도 분포 측정 장치(호리바(HORIBA)사제, LA-500)를 이용하여 측정하는 것이 가능하다. 본 실시형태에 있어서, 충전재는 1종 또는 2종 이상을 포함해도 된다.
또, 솔더 레지스트용 수지 조성물의 조제를 할 때에는, 실리카로서는, 예를 들면 실리카 농도가 10중량% 이상 90중량% 이하인 실리카 원료를 사용하는 것이 보다 바람직하다. 회로 기판의 기계적 강도를 향상시키는 관점에서는, 예를 들면 실리카 농도가 50중량% 이상 90중량% 이하인 실리카 원료를 사용하는 것이 특히 바람직하다. 또, 회로 기판의 변형의 억제나, 전자 장치의 흡습 신뢰성을 향상시키는 관점에서는, 예를 들면 실리카 농도가 50중량% 이상 90중량% 이하인 실리카 원료와, 실리카 농도가 10중량% 이상 50중량% 미만인 실리카 원료를 병용하는 것이 특히 바람직하다.
상기 충전재의 함유량은, 예를 들면 솔더 레지스트용 수지 조성물의 전체에 대하여 30중량% 이상인 것이 바람직하고, 50중량% 이상인 것이 보다 바람직하다. 충전재의 함유량을 상기 하한값 이상으로 함으로써, 솔더 레지스트용 수지 조성물을 이용하여 얻어지는 솔더 레지스트의 내열성이나 내습성을 효과적으로 향상시킬 수 있다. 또, 솔더 레지스트를 저선팽창화 및 고탄성률화시켜, 회로 기판의 변형이나, 그 회로 기판에 의하여 얻어지는 반도체 패키지의 휨 저감에 기여하는 것도 가능하다. 한편, 상기 충전재의 함유량은, 예를 들면 솔더 레지스트용 수지 조성물의 전체에 대하여 90중량% 이하인 것이 바람직하고, 85중량% 이하인 것이 보다 바람직하다. 충전재의 함유량을 상기 상한값 이하로 함으로써, 솔더 레지스트의 매립성을 보다 효과적으로 향상시키는 것이 가능해진다.
(사이아네이트 수지 (C))
본 실시형태의 솔더 레지스트용 수지 조성물은, 사이아네이트 수지 (C)를 더 포함할 수 있다. 이로써, 솔더 레지스트에 대하여, 저선팽창화나, 탄성률 및 강성의 향상을 도모할 수 있다. 또, 얻어지는 전자 장치의 내열성이나 내습성의 향상에 기여하는 것도 가능하다.
본 실시형태에 관한 사이아네이트 수지 (C)는, 분자 내에 사이아네이트기(-O-CN)를 갖는 수지이며, 사이아네이트기를 분자 내에 2개 이상을 갖는 수지를 이용할 수 있다. 상기 사이아네이트 수지 (C)로서는, 특별히 한정되지 않지만, 예를 들면 다이사이클로펜타다이엔형 사이아네이트에스터 수지, 페놀 노볼락형 사이아네이트에스터 수지, 노볼락형 사이아네이트 수지, 비스페놀 A형 사이아네이트 수지, 비스페놀 E형 사이아네이트 수지, 테트라메틸 비스페놀 F형 사이아네이트 수지 등의 비스페놀형 사이아네이트 수지, 및 나프톨아랄킬형 사이아네이트 수지 등을 들 수 있다.
또, 상기 사이아네이트 수지 (C)는, 특별히 한정되는 것은 아니지만, 예를 들면 할로젠화 사이안 화합물과, 페놀류 또는 나프톨류를 반응시켜 얻을 수 있다. 이와 같은 사이아네이트 수지로서는, 예를 들면 페놀 노볼락형의 다가 페놀류와 할로젠화 사이안과의 반응으로 얻어지는 사이아네이트 수지, 크레졸 노볼락형의 다가 페놀류와 할로젠화 사이안과의 반응으로 얻어지는 사이아네이트 수지, 나프톨아랄킬형의 다가 나프톨류와 할로젠화 사이안과의 반응으로 얻어지는 사이아네이트 수지 등을 들 수 있다. 상기 사이아네이트 수지는, 1종 또는 2종 이상을 조합하여 이용해도 된다.
이들 중에서도, 솔더 레지스트의 저선팽창화나, 탄성률 및 강성을 향상시키는 관점에서는, 페놀 노볼락형 사이아네이트에스터 수지, 다이사이클로펜타다이엔형 사이아네이트에스터 수지, 또는 나프톨아랄킬형 사이아네이트 수지를 포함하는 것이 보다 바람직하고, 페놀 노볼락형 사이아네이트에스터 수지를 포함하는 것이 특히 바람직하다.
상기 사이아네이트 수지 (C)의 함유량은, 예를 들면 솔더 레지스트용 수지 조성물의 전체에 대하여 3중량% 이상인 것이 바람직하고, 5중량% 이상인 것이 보다 바람직하다. 사이아네이트 수지 (C)의 함유량을 상기 하한값 이상으로 함으로써, 솔더 레지스트용 수지 조성물을 이용하여 형성되는 솔더 레지스트의 보다 효과적인 저선팽창화, 고탄성률화를 도모할 수 있다. 또, 매립성이나 평활성의 향상에 기여할 수 있다. 한편, 사이아네이트 수지 (C)의 함유량은, 예를 들면 솔더 레지스트용 수지 조성물의 전체에 대하여 40중량% 이하인 것이 바람직하고, 35중량% 이하인 것이 보다 바람직하다. 사이아네이트 수지 (C)의 함유량을 상기 상한값 이하로 함으로써, 솔더 레지스트용 수지 조성물을 이용하여 형성되는 솔더 레지스트의 내열성이나 내습성의 향상을 도모할 수 있다.
(경화 촉진제 (D))
본 실시형태의 솔더 레지스트용 수지 조성물은, 예를 들면 경화 촉진제 (D)를 더 포함할 수 있다. 이로써, 솔더 레지스트용 수지 조성물의 경화성을 향상시킬 수 있다.
본 실시형태에 관한 경화 촉진제 (D)로서는, 에폭시 수지 (A)의 경화 반응을 촉진시키는 것을 이용할 수 있고, 그 종류는 특별히 한정되지 않는다. 본 실시형태의 경화 촉진제 (D)로서는, 특별히 한정되지 않지만, 예를 들면 나프텐산 아연, 나프텐산 코발트, 옥틸산 주석, 옥틸산 코발트, 옥틸산 아연, 비스아세틸아세토네이트코발트(II), 트리스아세틸아세토네이트코발트(III) 등의 유기 금속염, 트라이에틸아민, 트라이뷰틸아민, 다이아자바이사이클로[2.2.2]옥테인 등의 3급 아민류, 테트라페닐포스포늄·테트라페닐보레이트(TPP-K), 테트라페닐포스포늄·테트라키스(4-메틸페닐)보레이트(TPP-MK), 테트라페닐포스포늄의 비스(나프탈렌-2,3-다이옥시)페닐실리케이트 부가물과 같은 4급 포스포늄계 화합물, 2-페닐-4-메틸이미다졸, 2-에틸-4-에틸이미다졸, 2-페닐-4-에틸이미다졸, 2-페닐-4-메틸-5-하이드록시이미다졸, 2-페닐-4,5-다이하이드록시이미다졸 등의 이미다졸류, 페놀, 비스페놀 A, 노닐페놀 등의 페놀 화합물, 아세트산, 벤조산, 살리실산, 파라톨루엔설폰산 등의 유기산, 및 오늄염 화합물로부터 선택되는 1종 또는 2종 이상을 포함할 수 있다. 이들 중에서도, 경화성을 보다 효과적으로 향상시키는 관점에서는, 오늄염 화합물을 포함하는 것이 보다 바람직하다.
상기 경화 촉진제 (D)로서 이용되는 오늄염 화합물은, 특별히 한정되지 않지만, 예를 들면 하기 일반식 (2)로 나타내는 화합물을 이용할 수 있다.
Figure pct00002
(식 (2) 중, P는 인 원자, R3, R4, R5 및 R6은, 각각 치환 혹은 무치환의 방향환 또는 복소환을 갖는 유기기, 혹은 치환 혹은 무치환의 지방족기를 나타내고, 서로 동일해도 되고 달라도 된다. A-는 분자 밖으로 방출할 수 있는 프로톤을 적어도 하나 이상 분자 내에 갖는 n(n≥1)가의 프로톤 공여체의 음이온, 또는 그 착음이온을 나타낸다)
상기 경화 촉진제 (D)의 함유량은, 예를 들면 솔더 레지스트용 수지 조성물의 전체에 대하여 0.1중량% 이상인 것이 바람직하고, 0.3중량% 이상인 것이 보다 바람직하다. 경화 촉진제 (D)의 함유량을 상기 하한값 이상으로 함으로써, 솔더 레지스트용 수지 조성물의 경화성을 보다 효과적으로 향상시킬 수 있다. 한편, 경화 촉진제 (D)의 함유량은, 예를 들면 솔더 레지스트용 수지 조성물의 전체에 대하여 10중량% 이하인 것이 바람직하고, 5중량% 이하인 것이 보다 바람직하다. 경화 촉진제 (D)의 함유량을 상기 상한값 이하로 함으로써, 솔더 레지스트용 수지 조성물의 보존성을 향상시킬 수 있다.
(착색제 (E))
본 실시형태의 솔더 레지스트용 수지 조성물은, 예를 들면 착색제 (E)를 더 포함할 수 있다. 본 실시형태의 착색제 (E)는, 예를 들면 녹색, 적색, 청색, 황색, 및 흑색 등의 염료, 안료, 및 색소로부터 선택되는 1종 또는 2종 이상을 포함한다. 이들 중에서도, 개구부의 시인성 등을 향상시키는 관점에서, 녹색의 착색제를 포함할 수 있지만, 녹색 염료를 포함해도 된다. 당해 녹색의 착색제로서는, 예를 들면 안트라퀴논계, 프탈로사이아닌계, 및 페릴렌계 등의 공지의 착색제를 1종 또는 2종 이상 포함할 수 있다.
상기 흑색 염료는, 예를 들면 아조계 등의 금속 착염 흑색 염료, 또는, 안트라퀴논계 화합물 등의 유기 흑색 염료 등을 들 수 있다. 당해 흑색 염료로서는, 특별히 한정되지 않지만, 예를 들면 카야세트 블랙(Kayaset Black) A-N(닛폰 가야쿠사제), 카야세트 블랙 G(닛폰 가야쿠사제) 등을 들 수 있다. 본 실시형태에 있어서, 흑색 안료는 1종 또는 2종 이상 이용해도 된다.
상기 흑색 염료의 함유량의 하한값은, 솔더 레지스트용 수지 조성물의 전체에 대하여, 0.01중량% 이상인 것이 바람직하고, 0.05중량% 이상인 것이 보다 바람직하며, 0.07중량% 이상인 것이 특히 바람직하다. 솔더 레지스트의 YAG 레이저 등의 레이저의 날인성을 향상시킬 수 있다. 상기 흑색 염료의 함유량의 상한값은, 솔더 레지스트용 수지 조성물의 전체에 대하여, 1.0중량% 이하인 것이 바람직하고, 0.9중량% 이하인 것이 보다 바람직하며, 0.8중량% 이하인 것이 더 바람직하다. 이로써, 흑색 이외에 착색한 솔더 레지스트를 실현시키는 것이 가능해진다.
상기 착색제 (E)의 함유량의 합계량은, 예를 들면 솔더 레지스트용 수지 조성물의 전체에 대하여 0.05중량% 이상인 것이 바람직하고, 0.1중량% 이상인 것이 보다 바람직하다. 착색제 (E)의 함유량을 상기 하한값 이상으로 함으로써, 솔더 레지스트용 수지 조성물을 이용하여 얻어지는 솔더 레지스트의 개구부의 시인성이나 은폐성을 보다 효과적으로 향상시킬 수 있다. 한편, 착색제 (E)의 함유량의 합계량은, 예를 들면 솔더 레지스트용 수지 조성물의 전체에 대하여 5중량% 이하인 것이 바람직하고, 3중량% 이하인 것이 보다 바람직하다. 착색제 (E)의 함유량을 상기 상한값 이하로 함으로써, 솔더 레지스트용 수지 조성물의 경화성 등을 보다 효과적으로 향상시키는 것이 가능해진다.
(그 외의 성분 (F))
본 실시형태의 솔더 레지스트용 수지 조성물에는, 상기 각 성분 이외에, 필요에 따라 커플링제, 레벨링제, 경화제, 감광제, 소포제, 자외선 흡수제, 발포제, 산화 방지제, 난연제, 및 이온 포착제 등으로부터 선택되는 1종 또는 2종 이상의 첨가물을 첨가해도 된다.
상기 커플링제로서는, 예를 들면 에폭시실레인 커플링제, 카티오닉실레인 커플링제, 아미노실레인 커플링제 등의 실레인 커플링제, 타이타네이트계 커플링제 및 실리콘 오일형 커플링제 등을 들 수 있다. 상기 커플링제의 함유량은, 특별히 한정되지 않지만, 예를 들면 솔더 레지스트용 수지 조성물의 전체에 대하여, 0.05중량% 이상 5중량% 이하로 해도 되고, 또한 0.2중량% 이상 3중량% 이하로 해도 된다.
상기 레벨링제로서는, 아크릴계 공중합물 등을 들 수 있다.
상기 경화제로서는, 예를 들면 페놀 노볼락 수지, 크레졸 노볼락 수지, 아릴알킬렌형 노볼락 수지 등의 페놀 수지 등을 들 수 있다. 상기 경화제의 함유량은, 특별히 한정되지 않지만, 예를 들면 솔더 레지스트용 수지 조성물의 전체에 대하여, 0.05중량% 이상 10중량% 이하로 해도 되고, 또한 0.2중량% 이상 5중량% 이하로 해도 된다. 상기 감광제로서는, 예를 들면 감광성 다이아조퀴논 화합물을 들 수 있다.
또한, 본 실시형태에 관한 솔더 레지스트용 수지 조성물은, 예를 들면 유리 섬유 기재 등의 섬유 기재나 종이 기재를 포함하지 않는 것으로 할 수 있다. 이로써, 솔더 레지스트를 형성하기 위하여 특히 적합한 솔더 레지스트용 수지 조성물을 실현할 수 있다.
[수지 시트]
본 실시형태에 관한 수지 시트는, 캐리어 기재와, 캐리어 기재 상에 형성된 수지층을 구비할 수 있다. 본 실시형태의 수지층은, B 스테이지 상태이며, 상기의 솔더 레지스트용 수지 조성물의 건조 필름으로 구성된다. 본 실시형태에 있어서의 수지 시트는, 시트 형상(매엽 형상)이어도 되고, 권취 가능한 롤 형상이어도 된다.
본 실시형태에 있어서, 솔더 레지스트용 수지 조성물을 캐리어 기재에 형성시키는 방법으로서는 특별히 한정되지 않지만, 예를 들면 솔더 레지스트용 수지 조성물을 용제 등에 용해·분산시켜 수지 바니시를 조제하고, 각종 코터 장치를 이용하여 수지 바니시를 캐리어 기재에 도공한 후, 이것을 건조하는 방법, 스프레이 장치를 이용하여 수지 바니시를 캐리어 기재에 분무 도공한 후, 이것을 건조하는 방법 등을 들 수 있다. 이들 중에서도, 콤마 코터, 다이 코터 등의 각종 코터 장치를 이용하여, 수지 바니시를 캐리어 기재에 도공한 후, 이것을 건조하는 방법이 바람직하다. 이로써, 보이드가 없고, 균일한 수지층의 두께를 갖는 수지 시트를 효율적으로 제조할 수 있다.
본 실시형태의 수지 바니시는, 용제를 포함하는 솔더 레지스트용 수지 조성물이다.
상기 수지 바니시에 있어서, 솔더 레지스트용 수지 조성물의 고형분 함유량은, 예를 들면 30중량% 이상 80중량% 이하인 것이 바람직하고, 40중량% 이상 70중량% 이하인 것이 보다 바람직하다. 이로써, 작업성이나 성막성이 매우 우수한 솔더 레지스트용 수지 조성물이 얻어진다. 또한, 바니시 형상의 솔더 레지스트용 수지 조성물은, 예를 들면 상술한 각 성분을, 초음파 분산 방식, 고압 충돌식 분산 방식, 고속 회전 분산 방식, 비즈 밀 방식, 고속 전단 분산 방식, 및 자전 공전식 분산 방식 등의 각종 혼합기를 이용하여 용제 중에 용해, 혼합, 교반함으로써 조제할 수 있다.
(용제)
본 실시형태의 용제로서는, 예를 들면 아세톤, 메틸에틸케톤, 메틸아이소뷰틸케톤, 톨루엔, 아세트산 에틸, 사이클로헥세인, 헵테인, 사이클로헥산온, 테트라하이드로퓨란, 다이메틸폼아마이드, 다이메틸아세트아마이드, 다이메틸설폭사이드, 에틸렌글라이콜, 셀솔브계, 카비톨계, 아니솔, 및 N-메틸피롤리돈 등의 유기 용제로부터 선택되는 1종 또는 2종 이상을 포함할 수 있다.
이상과 같이 하여, B 스테이지 상태(반경화 상태)의 수지층을 캐리어 기재 상에 형성한 수지 시트를 얻을 수 있다.
본 실시형태에 있어서, 수지층의 반경화 상태(B 스테이지 상태)란, 미경화의 수지층과 경화 후의 수지층을 DSC(시차 주사 열량계)로 측정하여, DSC의 측정 결과로부터 산출되는 반응율이, 0% 초과 60% 이하이고, 바람직하게는 0.5% 이상 55% 이하이며, 더 바람직하게는 1% 이상 50% 이하의 상태인 것을 의미한다. 이로써, 수지층의 핸들링성을 향상시킬 수 있다.
또, B 스테이지 상태에 있어서의 수지층의 용제 함유량은, 솔더 레지스트용 수지 조성물 전체에 대하여 5중량% 이하라고 정의할 수 있다. 상술한 용제 함유량의 범위 내로 하기 위하여, 솔더 레지스트용 수지 조성물에 대하여, 예를 들면 100℃~150℃, 1분~5분의 조건에서 용제 제거 처리를 행할 수 있다. 이로써, 열경화성 수지막의 경화가 진행되는 것을 억제하면서, 충분히 용제를 제거하는 것이 가능해진다.
한편, 본 실시형태의 수지층의 경화물의 경화 상태(C 스테이지 상태)란, 상기와 같이, DSC의 측정 결과로부터 산출되는 반응율이, 75%보다 크고, 보다 바람직하게는 85% 이상이며, 더 바람직하게는 95% 이상의 상태인 것을 의미한다. 이로써, 수지층의 경화물의 강성을 향상시킬 수 있다.
본 실시형태에 있어서, 상기의 수지층을 열처리에 의하여 경화시킬 수 있다. 본 실시형태의 경화 온도의 하한값으로서는, 특별히 한정되지 않지만, 예를 들면 190℃ 이상이 바람직하고, 200℃ 이상이 보다 바람직하며, 210℃ 이상이 더 바람직하다. 상기 경화 온도의 상한값으로서는, 특별히 한정되지 않지만, 예를 들면 260℃ 이하로 할 수 있으며, 240℃ 이하여도 되고, 220℃ 이하여도 된다. 본 실시형태의 솔더 레지스트용 수지 조성물을 이용함으로써, 고온의 경화 온도 조건하에 있어서도, 내열성이 우수하기 때문에, 제조 안정성이 우수한 솔더 레지스트를 얻을 수 있다.
또 본 실시형태에 있어서, 캐리어 기재로서는, 예를 들면 고분자 필름이나 금속박 등을 이용할 수 있다. 상기의 고분자 필름으로서는, 특별히 한정되지 않지만, 예를 들면 폴리에틸렌, 폴리프로필렌 등의 폴리올레핀, 폴리에틸렌테레프탈레이트, 폴리뷰틸렌테레프탈레이트 등의 폴리에스터, 폴리카보네이트, 실리콘 시트 등의 이형지, 불소계 수지, 폴리이미드 수지 등의 내열성을 가진 열가소성 수지 시트 등을 들 수 있다. 상기의 금속박으로서는, 특별히 한정되지 않지만, 예를 들면 구리 및/또는 구리계 합금, 알루미늄 및/또는 알루미늄계 합금, 철 및/또는 철계 합금, 은 및/또는 은계 합금, 금 및 금계 합금, 아연 및 아연계 합금, 니켈 및 니켈계 합금, 주석 및 주석계 합금 등을 들 수 있다. 이들 중에서도, 폴리에틸렌테레프탈레이트로 구성되는 시트가 저가 및 박리 강도의 조절이 간편하기 때문에 가장 바람직하다. 이로써, 상기 수지 시트로부터, 적당한 강도로 박리하는 것이 용이해진다.
상기 캐리어 기재의 두께는, 특별히 한정되지 않지만, 예를 들면 10μm 이상 100μm 이하로 해도 되고, 10μm 이상 70μm 이하로 해도 된다. 이로써, 수지 시트를 제조할 때의 취급성이 양호하여 바람직하다.
본 실시형태의 수지층은, 단층이어도 되고 다층이어도 되며, 1종 또는 2종 이상의 상기 필름을 포함할 수 있다. 당해 수지 시트가 다층인 경우, 동종으로 구성되어도 되고, 이종으로 구성되어도 된다.
본 실시형태에 있어서, 2층 이상의 수지층을 형성하는 방법은, 특별히 한정되지 않지만, 예를 들면 솔더 레지스트용 수지 조성물을 캐리어 기재에 도포하여 얻어진, 제1 수지층과 제2 수지층을 첩부하고, 그 후 건조시킴으로써, 2층의 수지층이 얻어진다. 그 외에도, 솔더 레지스트용 수지 조성물을 캐리어 기재에 도포하여, 건조시킴으로써, 제1 수지층을 얻는다. 이 후, 제1 수지층 상에, 솔더 레지스트용 수지 조성물을 도포, 건조시킴으로써, 제2 수지층을 제1 수지층 상에 형성하는 방법을 들 수 있다. 또, 2층 동시에 캐리어 기재 상에 도포, 건조시킴으로써, 2층의 수지층을 얻는 방법도 사용할 수 있다.
이하, 본 실시형태의 수지층의 특성에 대하여 설명한다.
본 실시형태의 수지층의 막두께의 하한값은, 특별히 한정되지 않지만, 예를 들면 1μm 이상이고, 바람직하게는 5μm 이상이며, 보다 바람직하게는 10μm 이상이다. 이로써, 제조 안정성이나 기계적 강도가 우수한 수지층으로 할 수 있다. 또, 수지층의 막두께의 상한값은, 예를 들면 50μm 이하이고, 바람직하게는 40μm 이하이며, 보다 바람직하게는 30μm 이하이다. 이로써, 회로 기판의 전체의 두께를 박층화할 수 있다.
본 실시형태의 수지층의 B 스테이지 상태의 동적 점탄성 시험에 의한, 측정 범위 50~200℃, 승온 속도 3℃/min, 주파수 62.83rad/sec에서의 복소 동적 점도의 극솟값을 η로 한다.
본 실시형태에 있어서, 상기 η의 하한값은, 예를 들면 100Pa·s 이상이고, 바람직하게는 150Pa·s 이상이며, 보다 바람직하게는 200Pa·s 이상이다. 이로써, 수지층을 기판에 첩부한 후의 수지 흐름을 억제할 수 있기 때문에, 핸들링성의 향상을 실현할 수 있다. 또, 상기 η의 상한값은, 특별히 한정되지 않지만, 예를 들면 3000Pa·s 이하이고, 바람직하게는 2500Pa·s 이하이며, 보다 바람직하게는 2000Pa·s 이하이다. 이로써, 수지층의 매립성을 높일 수 있다. 즉, 기판 표면에 형성된 배선에 대한 매립이 용이해져, 기판과 수지층의 밀착성이 안정적으로 얻어진다. 또, 핸들링성의 향상을 실현할 수 있다.
본 실시형태에 있어서, 복소 동적 점도는 다음과 같이 측정할 수 있다. 예를 들면, 수지 시트의 수지층을 잘라 측정 샘플로 하고, 동적 점탄성 측정 장치(안톤파(Anton Paar)사제, 장치명 피시카(Physica) MCR-301)를 이용하여, 하기의 조건에서 복소 동적 점도 η의 측정을 행한다.
주파수: 62.83rad/sec
측정 온도: 50~200℃, 승온 속도 3℃/min
지오메트리: 패럴렐 플레이트
플레이트 직경: 10mm
하중(노멀 포스): 0N(일정)
스트레인: 0.3%
측정 분위기: 공기
또, 본 실시형태의 수지층의 B 스테이지 상태의 수지 흐름량의 하한값은, 특별히 한정되지 않지만, 예를 들면 5중량% 이상이고, 8중량% 이상이어도 되며, 10중량% 이상이어도 된다. 이로써, 회로 기판의 제조에 있어서의 수율을 높일 수 있다. 또, 상기 수지 흐름량의 상한값은, 예를 들면 70중량% 미만이고, 바람직하게는 65중량% 이하이며, 보다 바람직하게는 60중량% 이하이고, 더 바람직하게는 50중량% 이하이다. 이로써, 기판과 수지층의 첩부 공정에 있어서, 수지층이 기판의 외부로 흘러 나오는 것을 억제할 수 있어, 핸들링성을 높일 수 있다.
본 실시형태에 있어서, 상기의 수지 흐름량은, 이하의 측정 조건에서 측정할 수 있다.
·샘플 사이즈 113mmφ로 기재마다 펀칭함
·기재 부착한 채로 4매 중첩(W0)
·온도 171±3℃, 압력 750±50kPa의 조건에서 가열 가압
·113mmφ로부터 돌출된 수지를 뺀 중량을 측정(W1)
(W0-W1)/(W0-기재 중량)×100
본 실시형태에 있어서, 200℃, 1시간 동안 열처리하여 얻어지는 상기 수지층의 경화물의 30℃에 있어서의 저장 탄성률의 하한값은, 예를 들면 7GPa 이상이고, 바람직하게는 10GPa 이상이며, 보다 바람직하게는 13GPa 이상이고, 더 바람직하게는 14GPa 이상이다. 이로써, 본 실시형태의 수지층의 경화물로 이루어지는 솔더 레지스트를 구비하는 회로 기판의 변형을 충분히 억제할 수 있다. 이로 인하여, 회로 기판이 변형됨으로써, 수지층 상에 배치된 기판이 위치 어긋남을 발생시키는 것을 억제할 수 있다. 또한 기판의 변형에 기인하여, 제조 프로세스 중에 기판에 결함이나 반송 중에 걸림이 발생하는 것을 억제할 수 있다. 또, 이 회로 기판을 구비하는 반도체 패키지(전자 장치)의 휨 억제 등을 도모하는 것이 가능해진다. 상기 경화물의 30℃에 있어서의 저장 탄성률의 상한값은, 특별히 한정되지 않지만, 예를 들면 40GPa 이하로 해도 되고, 30GPa 이하로 해도 되며, 20GPa 이하로 해도 된다. 이로써, 반송 신뢰성 및 핸들링성의 밸런스를 도모할 수 있다.
본 실시형태에 있어서, 200℃, 1시간 동안 열처리하여 얻어지는 상기 수지층의 경화물의 260℃에 있어서의 저장 탄성률의 하한값은, 예를 들면 0.2GPa 이상이고, 바람직하게는 0.5GPa 이상이며, 보다 바람직하게는 1.5GPa 이상이고, 더 바람직하게는 2.0GPa 이상이다. 이로써, 열시 공정에 있어서, 본 실시형태의 수지층의 경화물로 이루어지는 솔더 레지스트를 구비하는 회로 기판의 변형을 충분히 억제할 수 있다. 또, 이 회로 기판을 구비하는 반도체 패키지(전자 장치)의 휨 억제 등을 도모하는 것이 가능해진다. 상기 경화물의 260℃에 있어서의 저장 탄성률은, 특별히 한정되지 않지만, 예를 들면 10GPa 이하로 해도 되고, 8GPa 이하로 해도 되며, 6GPa 이하로 해도 된다. 반송 신뢰성 및 핸들링성의 밸런스를 도모할 수 있다.
또, 본 실시형태에 있어서, 유리 전이 온도 미만에 있어서의 저장 탄성률에 대한 유리 전이 온도 이상에 있어서의 저장 탄성률의 저장 탄성률비는, 다음과 같이 나타낼 수 있다.
저장 탄성률비=30℃에 있어서의 저장 탄성률/(260℃에 있어서의 저장 탄성률×10)
본 실시형태에 있어서의 저장 탄성률비의 상한값은, 예를 들면 5.0 이하로 해도 되고, 보다 바람직하게는 0.90 이하, 특히 바람직하게는 0.8 이하, 가장 바람직하게는 0.7 이하로 해도 된다. 이로써, 반복 열이력이 더해지는 사용 환경에 있어서도, 본 실시형태의 수지층의 경화물로 이루어지는 솔더 레지스트를 구비하는 회로 기판의 변형을 충분히 억제할 수 있다. 또, 상기 저장 탄성률비의 하한값은, 특별히 한정되지 않지만, 예를 들면 0.1 이상으로 해도 되고, 0.3 이상으로 해도 되며, 0.4 이상으로 해도 된다. 이로써, 반송 신뢰성 및 핸들링성의 밸런스를 도모할 수 있다.
본 실시형태에 있어서, 200℃, 1시간 동안 열처리하여 얻어지는 상기 수지층의 경화물의 유리 전이 온도의 하한값은, 예를 들면 160℃ 이상이고, 보다 바람직하게는 180℃ 이상이며, 더 바람직하게는 190℃ 이상이다. 이로써, 수지층의 내열성 및 내리플로성의 향상 등을 도모하는 것이 가능해진다. 또, 상기 수지층의 경화물의 유리 전이 온도의 상한값은, 특별히 한정되지 않지만, 예를 들면 350℃ 이하로 해도 된다.
본 실시형태에 있어서, 상기 저장 탄성률 및 상기 유리 전이 온도는, 예를 들면 동적 점탄성 측정 장치를 이용하여 주파수 1Hz, 승온 속도 5℃/분의 조건에서 동적 점탄성 시험을 행함에 따라 얻어지는 측정 결과로부터 산출할 수 있다. 동적 점탄성 측정 장치로서는, 특별히 한정되지 않지만, 예를 들면 세이코 인스트루먼트사제, DMS6100을 이용할 수 있다.
본 실시형태에 있어서, 200℃, 1시간 동안 열처리하여 얻어지는 상기 수지층의 경화물의, 유리 전이 온도 미만에 있어서의 선팽창 계수의 하한값은, 특별히 한정되지 않지만, 예를 들면 1ppm/℃ 이상이어도 되고, 5ppm/℃ 이상이어도 되며, 10ppm/℃ 이상이어도 된다. 이로써, 내구성이 우수한 반도체 패키지를 제조할 수 있는 회로 기판을 안정적으로 실현할 수 있다. 상기 수지층의 경화물의, 유리 전이 온도 미만에 있어서의 선팽창 계수의 상한값은, 예를 들면 35ppm/℃ 이하이고, 바람직하게는 30ppm/℃ 이하이며, 보다 바람직하게는 25ppm/℃ 이하이다. 이로써, 상기 수지층으로 이루어지는 솔더 레지스트를 구비하는 반도체 패키지의 휨 억제 등을 도모하는 것이 가능해진다.
본 실시형태에 있어서는, 예를 들면 TMA(열분석 장치)를 이용하여 승온 속도 10℃/분의 조건에서 측정함으로써 얻어지는 선팽창 계수의, 25~50℃에 있어서의 평균을 산출하고, 이것을 유리 전이 온도 미만에 있어서의 상기 선팽창 계수로 할 수 있다.
본 실시형태에 있어서, 하기의 조건에서 측정되는 변형량은, 예를 들면 35mm 미만이고, 바람직하게는 20mm 이하이며, 보다 바람직하게는 15mm 이하이다. 상기 변형량이란, 본 발명자가 발견한 솔더 레지스트의 강성을 평가하기 위한 지표이다. 즉, 각종 실험을 행한 결과, 상기 변형량의 지표로 하여, 변형량을 소정값 이하로 함으로써, 반송 신뢰성이 우수한 수지 시트나 그것을 이용한 회로 기판이 얻어지는 것이 판명되었다.
본 실시형태에 있어서의 변형량의 측정 조건은, 예를 들면 다음과 같다. 먼저, 솔더 레지스트용 수지 조성물을 캐리어 기재에 도포한 후, 140℃, 2분의 조건에서 용제를 제거하여, 소정의 두께의 수지층을 형성한다. 코어 기재(50mm×85mm, 소정의 두께)의 일면 및 타면 상에 두께 12μm의 구리박을 적층하여 이루어지는 양면 구리 피복 적층판을 준비한다. 이어서, 상기 양면 구리 피복 적층판의 구리박을 에칭 처리하여 구리박을 제거한 기판을 얻는다. 이어서, 상기 기판의 상기 일면 상 및 상기 타면 상의 각각에, 상기 수지층이 상기 기판과 대향하도록, 당해 수지 시트를 적층한 후, 진공 가압식 래미네이터 장치를 이용하여 온도 120℃, 압력 0.8MPa, 120초의 조건에서 진공 가열 가압 성형한다. 이어서, 당해 수지 시트로부터 상기 캐리어 기재를 박리한 후, 상기 기판 상의 상기 수지층을 200℃, 1시간의 조건에서 경화시켜 솔더 레지스트를 형성했다. 이와 같이 하여, 샘플을 얻는다. 얻어진 샘플에 대하여, 단변(短邊)인 한 변의 가장자리로부터 10mm를 지지하면서 상기 한 변에 대향하는 타변을 자유단으로 한 상태일 때에, 상기 타변의 변형량을 측정한다.
또, 측정 조건에 의한 편차를 억제하는 관점에서, 본 실시형태에 있어서의 변형량의 측정 조건으로서는, 예를 들면 수지층의 두께가 20μm이고, 또한 코어 기재의 두께가 30μm인 조건을 채용할 수 있다.
또, 본 실시형태의 수지 시트는, 수지층이 강성이 우수하기 때문에, 박층 기판뿐만 아니라, 유리 섬유 기재를 갖지 않는 기판(코어 없는 기판)의 표면에 형성되는 솔더 레지스트에 적합하게 이용할 수 있다.
또한, 본 실시형태에서는, 예를 들면 솔더 레지스트용 수지 조성물 중에 포함되는 각 성분의 종류나 배합량, 솔더 레지스트용 수지 조성물의 조제 방법 등을 적절히 선택함으로써, 상기 저장 탄성률, 상기 유리 전이 온도, 상기 선팽창 계수, 상기 수지 흐름량, 및 상기 변형량을 제어하는 것이 가능하다. 이들 중에서도, 예를 들면 평균 입자경 0.01~3μm의 구상 실리카와 마이크로 실리카의 배합비나, 수지 조성물 전체에 있어서의 무기 충전재의 함유량(합곗값) 등을, 상기 복소 동적 점도의 극솟값 및 30℃에 있어서의 저장 탄성률을 원하는 수치 범위로 하기 위한 요소로서 들 수 있다.
[회로 기판]
본 실시형태에 관한 회로 기판에 대하여 설명한다.
도 1은 실시형태에 있어서의 회로 기판(20)의 구조의 예를 나타내는 모식도이다.
본 실시형태의 회로 기판은, 표면에 회로(도전체 패턴(24))가 형성된 기판(22)과, 기판의 표면 상인 최외층에 형성된 솔더 레지스트(10)를 포함할 수 있다. 당해 솔더 레지스트는, 본 실시형태의 솔더 레지스트용 수지 조성물로 이루어지는 수지층의 경화물로 구성되어 있다.
또, 솔더 레지스트의 막두께는, 예를 들면 1μm 이상 50μm 이하인, 상기 수지층의 막두께와 동일한 범위로 할 수 있다. 솔더 레지스트의 30℃에 있어서의 저장 탄성률은, 예를 들면 7GPa 이상 40GPa 이하인, 상기 수지층의 경화물과 동일한 범위로 할 수 있다.
도 1에 나타내는 회로 기판(20)은, 기판(22), 도전체 패턴(24), 및 솔더 레지스트(10)를 구비한다. 도전체 패턴(24)은, 기판(22) 중 적어도 하나의 최외면에 마련되어 있다. 솔더 레지스트(10)는, 회로 기판(20)의 최외층을 구성한다. 솔더 레지스트(10)는, 도전체 패턴(24)의 주위에 마련되어 있다. 솔더 레지스트(10)에는, 복수의 개구부(28)가 마련되어 있다. 적어도 하나의 개구부(28) 내에는, 도전체 패턴(24)의 도전부의 일부가 위치하고 있다.
본 실시형태에 관한 회로 기판(20)에 있어서, 기판(22)은 적어도 하나의 절연층을 포함하는 기판이어도 된다. 기판(22)이 구비하는 절연층은, 예를 들면 섬유 기재에 수지 조성물을 함침시켜 이루어지는 수지 기재이다. 또, 기판(22)은, 유리 섬유 기재를 갖지 않는 기판(코어 없는 기판)이어도 된다.
상기 기판(22)은, 열경화성 수지로 이루어지는 것으로 할 수 있다. 기판(22)은 리지드한 기판이어도 되고, 플렉시블 기판이어도 된다. 기판(22)의 막두께의 하한값은, 특별히 한정되지 않지만, 예를 들면 10μm 이상이어도 되고, 15μm 이상이어도 되며, 30μm 이상이어도 된다. 이로써, 기계적 강도가 우수한 회로 기판으로 할 수 있다. 또, 상기 기판(22)의 막두께의 상한값은, 예를 들면 100μm 이하이고, 바람직하게는 80μm 이하이며, 보다 바람직하게는 70μm 이하이다. 이로써, 회로 기판(20)을 충분히 박층화할 수 있다.
본 실시형태의 회로 기판(20)은, 적어도 기판(22)의 편면에 솔더 레지스트(10)가 형성된 구조를 갖고 있어도 되고, 보다 바람직하게는, 기판(22)의 양면에 솔더 레지스트(10)가 형성된 구조를 갖는 것이다.
이 경우, 기판(22)과 솔더 레지스트(10)의 합계 막두께는, 예를 들면 바람직하게는 200μm 이하이고, 보다 바람직하게는 150μm 이하이며, 더 바람직하게는 100μm 이하이다.
또, 상기의 합계 막두께에 대한 솔더 레지스트(10)의 막두께의 막두께비의 하한값은, 예를 들면 10% 이상이고, 바람직하게는 20% 이상이며, 보다 바람직하게는 30% 이상이다. 상기 막두께비의 상한값은, 예를 들면 70% 이하이고, 바람직하게는 60% 이하이며, 보다 바람직하게는 50% 이하이다. 솔더 레지스트(10)의 막두께비를 상기 범위 내로 함으로써, 박층화하면서도, 핸들링성과 반송 신뢰성이 우수한 수지 시트나 그것을 이용한 회로 기판을 얻을 수 있다.
또, 상기 기판(22)은, 1개의 절연층만을 갖고, 그 편면에만 도전체 패턴(24)이 형성된 편면판이어도 되며, 1개의 층만을 갖고, 그 표리면의 양쪽 모두에 도전체 패턴(24)이 마련된 양면판이어도 되며, 2층 이상의 절연층을 갖는 다층판이어도 된다. 기판(22)이 다층판인 경우, 기판(22) 내에는 2개의 절연층에 끼워진 배선층이 1층 이상 형성된다.
또, 기판(22)이 양면판 혹은 다층판인 경우, 기판(22)의 1개의 표면(최외면)에 마련된 도전체 패턴(24)은, 반대 측의 표면(최외면)에 마련된 도전체 패턴(24)이나 기판(22)의 내부에 마련된 배선층과, 적어도 일부의 절연층을 관통하는 스루 홀(도시 생략)을 통하여 서로 전기적으로 접속되어 있다.
상기 도전체 패턴(24)은, 기판(22)의 앞면과 뒷면 중 적어도 한쪽의 표면(최외면)에 마련되어 있다. 도전체 패턴(24)은, 예를 들면 기판(22)에 적층된 구리 막을 선택 에칭하여 형성된 패턴이다. 도전체 패턴(24)은, 도전부로서 적어도 랜드(244)와 라인(242)을 포함한다. 랜드(244)는 주로, 회로 기판(20)에 실장되는 소자나 부품과 도전체 패턴(24)을 전기적으로 접속하는 접속부이며, 예를 들면 도전체 패턴(24)의 다른 부분 혹은 기판(22) 내의 배선층에 접속된 원형이나 사각형의 부분이다. 또한, 랜드(244)의 중심에는 전자 부품의 단자 등을 삽입하는 홀이 마련되어 있어도 된다. 그리고, 라인(242)은 주로, 랜드(244)끼리를 서로 전기적으로 접속하는 선 형상의 부분이다.
상기 솔더 레지스트(10)가, 도전체 패턴(24) 상에 적층되어 있다. 이로써, 절연성을 유지할 수 있기 때문에, 신뢰성이 높은 회로 기판을 얻을 수 있다. 또, 상하의 최외층에, 상기 솔더 레지스트가 배치되어 있기 때문에, 예를 들면 흑색으로 나타낼 수 있어, 회로 기판의 하면에 있어서도 미관성을 높일 수 있다. 또, 상기 솔더 레지스트의 하면에, 예를 들면 YAG 레이저 등의 레이저에 의하여 마크를 날인할 수도 있다.
솔더 레지스트(10)에는, 주로 랜드(244)가 마련된 영역에 개구부(28)가 마련되어 있고, 랜드(244)는 솔더 레지스트(10)에 피복되어 있지 않다. 즉, 랜드(244) 상에는 솔더 레지스트(10)가 마련되어 있지 않고, 랜드(244)가 노출되어 있다. 또한, 랜드(244) 상에는, 예를 들면 니켈 및 금의 도금막이나 땜납의 도금막 등의 도전막이 적층되어 있어도 된다. 본 실시형태에 관한 회로 기판(20)에서는, 개구부(28)에 위치하는 랜드(244) 상에 도금막(246)이 더 마련되어 있다. 솔더 레지스트(10)에는 랜드(244) 이외의 부분에 개구부가 더 마련되어 있어도 되고, 라인(242)의 일부를 노출시키는 개구부(28)가 있어도 된다. 또, 랜드(244)의 전부가 개구부(28)에 위치할 필요는 없고, 솔더 레지스트(10)에 덮인 랜드(244)가 있어도 된다.
본 실시형태의 회로 기판(20)은, 예를 들면 인터포저 혹은 마더보드로서 이용할 수 있다. 또한, 패키지란, 회로 기판 상에 다양한 부품이 탑재되어, 일괄 봉지(封止)된 것을 말한다. 반도체 패키지는 패키지의 일례이며, 패키지에는, 일괄 봉지된 ECU(엘렉트릭 컨트롤 유닛(Electric Control Unit)) 등도 포함한다.
[전자 장치]
다음으로, 본 실시형태에 관한 반도체 패키지(102)에 대하여 설명한다.
도 2는 본 실시형태에 관한 반도체 패키지(102)의 구조의 일례를 나타내는 단면 모식도이다.
본 실시형태의 전자 장치(반도체 패키지(102))는, 상기 회로 기판(회로 기판(20))과, 회로 기판 상에 실장된 전자 소자(반도체 소자(60))를 포함할 수 있다. 즉, 당해 전자 장치는 반도체 장치로서 이용할 수 있다. 이 회로 기판의 최외층을 구성하는 솔더 레지스트 중, 전자 소자가 실장된 면과는 반대 측의 면 상에 배치된 솔더 레지스트(하층 측의 솔더 레지스트(10))를, 본 실시형태의 솔더 레지스트용 수지 조성물을 경화시켜 얻어진 것으로 할 수 있다.
도 2에 나타내는 반도체 패키지(102)는, 회로 기판(20), 반도체 소자(60), 및 봉지 수지층(40)을 구비한다. 반도체 소자(60)는 회로 기판(20) 상에 배치되어 있다. 봉지 수지층(40)은, 회로 기판(20) 중 적어도 하나의 면 및 반도체 소자(60)를 덮고 있다. 회로 기판(20)은, 기판(22), 도전체 패턴(24), 및 솔더 레지스트(10)를 구비한다. 도전체 패턴(24)은 기판(22) 중 적어도 하나의 최외면에 마련되어 있다. 솔더 레지스트(10)는, 회로 기판(20)의 최외층이며, 도전체 패턴(24)의 주위에 마련되어 있다.
본 실시형태에 관한 반도체 패키지(102)에서는, 상술한 회로 기판(20)의 한쪽의 면(이하에서는 "상면"이라고 부름)의 솔더 레지스트(10) 상에, 적어도 하나의 반도체 소자(60)가 배치되어 있다. 반도체 패키지(102)에 있어서, 회로 기판(20)은 예를 들면 인터포저이며, 반도체 소자(60)는 예를 들면 반도체 웨이퍼로부터 잘라진 LSI 칩이다. 또, 회로 기판(20)의 상면에는 반도체 소자(60)에 더하여, 예를 들면 저항이나 용량으로서 기능하는 전자 부품 등이 더 배치되어 있어도 된다. 반도체 소자(60)는 다이 어태치재(62)를 통하여 솔더 레지스트(10) 상에 고정되어 있다.
반도체 소자(60)에는 그 표면에 전기적인 접속 패드(도시 생략)가 마련되어 있고, 접속 패드는 예를 들면 반도체 소자(60)의 내부에 내장된 회로에 접속되어 있다. 회로 기판(20)에 마련된 도전체 패턴(24)의 일부분인 랜드(244)는, 솔더 레지스트(10)의 개구부(28)에 마련되어 있다. 그리고, 랜드(244)와, 반도체 소자(60)의 접속 패드는, 본딩 와이어(50)에 의하여 접속되어 있다. 또한, 본 실시형태에 관한 반도체 패키지(102)에서는, 랜드(244) 상에 도금막(246)이 더 마련되어 있고, 랜드(244)는 도금막(246)을 통하여 본딩 와이어(50)에 접속되어 있지만, 이에 한정되지 않는다. 또, 본딩 와이어(50)로 접속되는 대신에 리드선이나 땜납에 의하여 접속되어 있어도 된다.
봉지 수지층(40)은, 회로 기판(20)의 상면의 표면에 노출된 솔더 레지스트(10)와, 기판(22)과, 도금막(246)(도금막(246)을 마련하지 않는 경우는 랜드(244))과, 반도체 소자(60) 중 다이 어태치재(62)로 회로 기판(20)과 접합된 면 이외의 면과, 본딩 와이어(50)를 덮고 있다. 또한, 봉지 수지층(40)은 회로 기판(20)의 반도체 소자(60)가 마련된 면의 전체면을 덮고 있어도 되고, 당해 면의 일부를 노출시켜 덮고 있어도 된다.
반도체 패키지(102)의 회로 기판(20)에는, 상면과는 반대 측의 면(이하에서는 "하면"이라고 부름)에 복수의 개구부(28)와, 개구부(28)의 내부의 랜드(244)가 더 마련되어 있다. 그리고, 각각의 랜드(244)는 도금막(246)에 덮이고, 도금막(246)을 덮는 땜납 볼(30)이 더 마련되어 있다.
여기에서는, 본 실시형태에 관한 반도체 패키지(102)로서 플립 칩 접속의 패키지의 예에 대하여 설명했지만, 이에 한정되지 않고, 와이어 본딩이나 TAB(테이프 오토메티드 본딩(Tape Automated Bonding)) 접속되는 패키지여도 된다.
본 실시형태에 있어서, 전자 장치의 봉지 수지층(40)과, 실장면과 반대 측에 배치된 하층의 솔더 레지스트(10)(본 실시형태의 솔더 레지스트)를, 동일한 색으로 하는 것이 가능하다. 예를 들면, 각각 동일 또는 동일한 정도의 흑색으로 할 수 있다. 상면 및 하면의 최외층을, 동일한 흑색으로 함으로써, 전자 장치 전체의 미관성을 높일 수 있다. 또한, 전자 장치의 하층의 솔더 레지스트(10)의 하면 상에는, 외부 접속 전극(예를 들면, 땜납 볼(30))을 덮는 흑색 시일을 첩부해도 된다.
또, 봉지 수지층(40)의 상면 또는 솔더 레지스트(10)의 하면에는, 예를 들면 YAG 레이저 등의 레이저에 의하여 마크가 날인된다. 이 마크는, 예를 들면 직선 또는 곡선으로 이루어지는 문자, 숫자, 또는 기호 중 적어도 1종류 이상에 의하여 구성된다. 또, 상기 마크는, 예를 들면 반도체 패키지의 제품명, 제품 번호, 로트 번호, 또는 제조 회사명 등을 나타내는 것이다. 또, 상기 마크는, 예를 들면 YVO4 레이저, 탄산 레이저 등에 의하여 날인되어도 된다.
본 실시형태의 전자 장치로서는, 특별히 한정되지 않지만, 예를 들면 QFP(쿼드 플랫 패키지(Quad Flat Package)), SOP(스몰 아웃라인 패키지(Small Outline Package)), BGA(볼 그리드 어레이(Ball Grid Array)), CSP(칩 사이즈 패키지(Chip Size Package)), QFN(쿼드 플랫 논-리디드 패키지(Quad Flat Non-leaded Package)), SON(스몰 아웃라인 논-리디드 패키지(Small Outline Non-leaded Package)), LF-BGA(리드 플레임(Lead Flame) BGA) 등을 들 수 있다.
또, 상기 반도체 소자로서는, 예를 들면 집적 회로, 대규모 집적 회로, 트랜지스터, 사이리스터, 다이오드, 고체 촬상 소자 등을 들 수 있는데, 이들에 한정되지 않는다.
[회로 기판의 제조 방법]
다음으로, 회로 기판(20)의 제조 방법에 대하여 설명한다.
본 실시형태에 관한 회로 기판(20)의 제조 방법은, 기판(22)을 준비하는 공정, 수지층을 적층하는 공정, 개구부(28)를 형성하는 공정, 및 디스미어 처리하는 공정을 이 순으로 포함한다. 기판(22)을 준비하는 공정에서는, 적어도 하나의 최외면에 도전체 패턴(24)이 마련된 기판(22)을 준비한다. 수지층을 적층하는 공정에서는, 기판(22) 및 도전체 패턴(24) 상에 최외층의 수지층을 적층한다. 개구부(28)를 형성하는 공정에서는, 수지층의 소정의 영역에 도전체 패턴(24)의 일부를 노출시킨다. 디스미어 처리하는 공정에서는, 수지층의 표면을 디스미어 처리한다. 개구부(28)를 형성하는 공정은, 수지층 중, 개구부(28)로 하는 영역에 레이저광을 조사하는 공정을 포함한다.
먼저, 표리의 적어도 한쪽의 최외면에 도전체 패턴(24)이 마련된 기판(22)을 준비한다(기판을 준비하는 공정). 이어서, 기판(22)의 도전체 패턴(24) 상에 수지층을 적층한다(적층하는 공정). 본 공정에서는, 기판(22)의 도전체 패턴(24)이 마련된 면 상에, 수지층이 기판(22)과 대향하도록 수지 시트를 첩부한다. 수지 시트의 첩부는, 예를 들면 수지 시트의 수지층을 도전체 패턴(24) 상에 적층한 후, 이것을 진공 가열 가압 성형함으로써 행할 수 있다. 본 실시형태에 있어서, 수지 시트로서는, 금속박이 부착된 수지층이어도 되고, 수지 필름이 부착된 수지층이어도 된다. 이어서, 캐리어 기재를, 수지층으로부터 박리한다. 이로써, 기판(22)에, 도전체 패턴(24)을 덮도록, 수지층이 형성되게 된다.
이어서 도전체 패턴(24) 상의 수지층의 소정의 위치에 개구부(28)를 마련한다(개구부를 형성하는 공정). 개구부(28)는 주로 도전체 패턴(24)의 랜드(244)를 노출시키도록 형성한다. 개구부(28)의 형성 방법으로서는 특별히 한정되지 않고, 노광 현상법이나 레이저 가공법 등의 방법을 이용할 수 있다.
개구부(28)의 형성에 노광 현상법을 이용하는 경우, 솔더 레지스트용 수지 조성물은 감광제를 포함할 필요가 있다. 노광 현상법에서는 먼저, 수지층 중 개구부(28)를 형성하는 영역, 혹은 개구부(28)를 형성하지 않는 영역 중 어느 한쪽에 선택적으로 광을 조사하는 노광을 행한다. 그 후, 알칼리성 수용액 등의 현상액을 이용한 현상을 행함으로써 개구부(28)를 형성할 수 있다.
그 후, B 스테이지 상태의 수지층을 열경화시킴으로써, 솔더 레지스트(10)(수지층의 경화물)을 형성한다. 본 실시형태에 있어서, 경화 온도는 특별히 한정되지 않지만, 예를 들면 160℃ 이상이어도 되고, 180℃ 이상이어도 되며, 200℃ 이상이어도 된다. 이로써 솔더 레지스트(10)(솔더 레지스트)를 형성한다. 여기에서, 노광에는 예를 들면, 마스크 패턴을 밀착시켜 자외선을 조사하는 방법이나, 레이저광을 원하는 영역에 직접 조사하는 방법을 이용할 수 있다.
프로세스의 간단화의 관점에서, 개구부(28)를 형성하는 공정에서는, 수지층 중, 개구부(28)로 하는 영역에 레이저광을 조사하여(레이저광을 조사하는 공정), 개구를 형성하는 방법이 바람직하고, 그 중에서도 레이저 가공법이 보다 바람직하다.
개구부(28)를 형성한 후에는, 필요에 따라 디스미어 처리를 행할 수 있다(디스미어 처리하는 공정). 디스미어 처리에서는, 개구부(28)의 형성 등으로 발생한 스미어를 제거한다.
본 실시형태에 관한 회로 기판(20)의 제조 방법에서는, 개구부(28)의 형성, 및 필요에 따라 디스미어 처리를 행한 후, 개구부(28)에 노출된 도전체 패턴(24) 상에 도금막(246)을 형성하는 도금 처리를 행한다. 단, 도금막(246)을 형성하지 않고 회로 기판(20)으로 해도 된다. 도금막(246)은, 예를 들면 땜납 도금막이나, 주석 도금막이나, 니켈 도금막 상에 금도금막을 적층한 2층 구조의 도금막으로 할 수 있다. 도금막(246)은 개구부(28)에 노출된 도전체 패턴(24)의 도전부를 덮도록 형성된다. 또, 도금막(246)의 막두께는, 특별히 한정되지 않지만, 예를 들면 2μm 이상 10μm 이하로 할 수 있다. 이로써, 랜드(244) 부분을, 회로 기판(20)을 이용한 실장 공정에 있어서 본딩 와이어(50)나 납땜에 적합한 접속부로 할 수 있다.
도금 처리의 방법은, 특별히 한정되지 않고, 공지의 방법을 이용할 수 있다. 예를 들면, 전해 도금법 또는 무전해 도금법을 이용할 수 있다. 예를 들면 무전해 도금법을 이용하는 경우, 다음과 같이 도금막(246)을 형성할 수 있다. 여기에서는 니켈과 금의 2층 구조의 도금막(246)을 형성하는 예에 대하여 설명하지만, 이에 한정되지 않는다. 먼저, 니켈 도금막을 형성한다. 무전해 니켈 도금을 행하는 경우, 도금액에 도전체 패턴(24)이나 솔더 레지스트(10)를 적층한 기판(22)을 침지시킨다. 이로써, 개구부(28)에 노출된 도전체 패턴(24)의 도전부 상에, 니켈 도금막을 형성할 수 있다. 도금액은, 니켈 납, 및 환원제로서 예를 들면 차아인산염을 포함하는 것을 이용할 수 있다. 계속해서, 니켈 도금막 상에 무전해 금도금을 행한다. 무전해 금도금의 방법은 특별히 한정되지 않지만, 예를 들면 금 이온과 하지(下地) 금속의 이온과의 치환에 의하여 행하는 치환 금도금으로 행할 수 있다.
또한, 도금 처리 전에, 필요에 따라, 노출된 도전체 패턴(24)의 도전부를 세정하는 공정이나, 조화(粗化)하는 공정을 행해도 된다.
이어서, 본 실시형태에 관한 회로 기판(20)의 제조 방법에서는, 솔더 레지스트(10)를 형성한 표면을, 플라즈마 처리해도 된다. 이상과 같이 하여 도 1과 같은 본 실시형태에 관한 회로 기판(20)이 얻어진다.
[전자 장치의 제조 방법]
다음으로, 반도체 패키지(102)의 제조 방법에 대하여 설명한다.
본 실시형태의 전자 장치(반도체 패키지(102))의 제조 방법은, 도전 회로(도전체 패턴(24))가 일면에 형성된 기판(기판(22))을 준비하는 공정과, 상기 수지층을 기판 상에 배치하는 공정과, 수지층에 개구부를 형성하여, 도전 회로를 노출시키는 공정과, 수지층을 가열 경화시킴으로써 솔더 레지스트(10)를 형성하는 공정과, 전자 소자를, 개구부에 노출되어 있는 도전 회로와 전기적으로 접속하는 공정과, 전자 소자(반도체 소자(60))를 봉지하는 공정을 포함할 수 있다.
즉, 본 실시형태에 관한 반도체 패키지(102)의 제조 방법은, 회로 기판(20)을 준비하는 공정, 반도체 소자(60)를 배치하는 공정, 및 봉지하는 공정을 이 순으로 포함한다. 회로 기판(20)을 준비하는 공정에서는, 표면에 솔더 레지스트(10)(솔더 레지스트)가 노출된 회로 기판(20)을 준비한다. 반도체 소자(60)를 배치하는 공정에서는, 솔더 레지스트(10) 상에 반도체 소자(60)를 배치한다. 봉지하는 공정에서는, 노출된 솔더 레지스트(10) 및 반도체 소자(60)를 봉지 수지로 덮도록 봉지한다. 회로 기판(20)은, 기판(22), 도전체 패턴(24), 및 솔더 레지스트(10)를 구비한다. 도전체 패턴(24)은 기판(22) 중 적어도 하나의 최외면에 마련되어 있다. 솔더 레지스트(10)는 회로 기판(20)의 최외층이며, 도전체 패턴(24) 상에 마련되어 있다. 솔더 레지스트(10)에는, 복수의 개구부(28)가 마련되어 있다. 적어도 하나의 개구부(28) 내에는, 도전체 패턴(24)의 도전부의 일부가 위치하고 있다.
먼저, 상술한 회로 기판(20)을 준비하고(회로 기판을 준비하는 공정), 회로 기판(20) 상에, 반도체 소자(60)를 배치한다(반도체 소자를 배치하는 공정). 이때 반도체 소자(60)는, 예를 들면 다이 어태치재(62)를 통하여 회로 기판(20) 상에 탑재한다. 반도체 소자(60)와 회로 기판(20)을 접속하는 본딩 와이어(50)는, 예를 들면 회로 기판(20)의 상면의 개구부(28)에 노출된 도전체 패턴(24)에 본딩한다. 이어서, 회로 기판(20)의 상면, 반도체 소자(60), 및 본딩 와이어(50)를 봉지 수지층(40)에 의하여 봉지한다(봉지하는 공정). 봉지 수지로서는 예를 들면 에폭시 수지 조성물을 이용할 수 있다. 봉지 수지로 몰딩하는 방법으로서는, 트랜스퍼 성형법, 사출 성형법, 전사법, 도포법 등을 이용할 수 있다. 봉지 수지층(40)을 예를 들면 150℃ 이상 200℃ 이하에서 가열함으로써 경화시킨다.
또, 회로 기판(20)에 외부 접속 단자인 땜납 볼(30)이 마련되는 예에 있어서는, 예를 들면 하면 측의 개구부(28)에 노출된 도전체 패턴(24) 상에, 땜납 볼(30)을 형성한다. 또한, 본 실시형태에 관한 반도체 패키지(102)로서 플립 칩 접속의 패키지의 예에 대하여 설명했지만, 반도체 패키지(102)는 이에 한정되지 않고, 와이어 본딩이나 TAB 접속되는 패키지여도 된다.
이상, 도면을 참조하여 본 발명의 실시형태에 대하여 설명했지만, 이들은 본 발명의 예시이며, 상기 이외의 다양한 구성을 채용할 수도 있다.
이하, 참고 형태의 예를 부기한다.
1. 캐리어 기재와,
상기 캐리어 기재 상에 배치되어 있고, 솔더 레지스트용 수지 조성물로 이루어지는 수지층을 구비하는, 솔더 레지스트에 이용하는 수지 시트로서,
상기 수지층의 막두께가, 1μm 이상 50μm 이하이며,
상기 수지층의 B 스테이지 상태의 동적 점탄성 시험에 의한, 측정 범위 50~200℃, 승온 속도 3℃/min, 주파수 62.83rad/sec에서의 복소 동적 점도의 극솟값을 η로 했을 때, η가 100Pa·s 이상 3000Pa·s 이하이고,
상기 수지층의 경화물의 30℃에 있어서의 저장 탄성률이 7GPa 이상 40GPa 이하인, 수지 시트.
2. 1.에 기재된 수지 시트로서,
상기 수지층의 경화물의 유리 전이 온도가, 160℃ 이상인, 수지 시트.
3. 1. 또는 2.에 기재된 수지 시트로서,
상기 수지층의 경화물의 유리 전이 온도 미만에 있어서의 선팽창 계수가 1ppm/℃ 이상 35ppm/℃ 이하인, 수지 시트.
4. 1. 내지 3. 중 어느 하나에 기재된 수지 시트로서,
상기 수지층의 경화물의 260℃에 있어서의 저장 탄성률이 0.2GPa 이상 10GPa 이하인, 수지 시트.
5. 1. 내지 4. 중 어느 하나에 기재된 수지 시트로서,
하기 조건에서 측정한 상기 수지층의 B 스테이지 상태의 수지 흐름량이, 5중량% 이상 70중량% 미만인, 수지 시트.
(수지 흐름량의 측정 조건)
·샘플 사이즈 113mmφ로 기재마다 펀칭함
·기재 부착한 채로 4매 중첩(W0)
·온도 171±3℃, 압력 750±50kPa의 조건에서 가열 가압
·113mmφ로부터 돌출된 수지를 뺀 중량을 측정(W1)
(W0-W1)/(W0-기재 중량)×100
6. 1. 내지 5. 중 어느 하나에 기재된 수지 시트로서,
유리 섬유 기재를 갖지 않는 기판의 표면에 형성되는 솔더 레지스트에 이용하는, 수지 시트.
7. 1. 내지 6. 중 어느 하나에 기재된 수지 시트로서,
상기 솔더 레지스트용 수지 조성물이, 열경화성 수지와 충전재를 포함하는, 수지 시트.
8. 7.에 기재된 수지 시트로서,
상기 열경화성 수지가, 에폭시 수지를 포함하는, 수지 시트.
9. 7. 또는 8.에 기재된 수지 시트로서,
상기 충전재가, 실리카를 포함하는, 수지 시트.
10. 7. 내지 9. 중 어느 하나에 기재된 수지 시트로서,
상기 솔더 레지스트용 수지 조성물이, 사이아네이트 수지를 더 포함하는, 수지 시트.
11. 1. 내지 10. 중 어느 하나에 기재된 수지 시트로서,
하기의 조건에서 측정되는 변형량이 35mm 미만인, 수지 시트.
(변형량의 측정 조건)
솔더 레지스트용 수지 조성물을 캐리어 기재에 도포한 후, 140℃, 2분의 조건에서 용제를 제거하여, 두께 20μm의 수지층을 형성한다. 코어 기재(50mm×85mm, 30μmt)의 일면 및 타면 상에 두께 12μm의 구리박을 적층하여 이루어지는 양면 구리 피복 적층판을 준비한다. 이어서, 상기 양면 구리 피복 적층판의 구리박을 에칭 처리하여 구리박을 제거한 기판을 얻는다. 이어서, 상기 기판의 일면 및 타면 상의 각각에, 상기 수지층이 상기 기판과 대향하도록, 당해 수지 시트를 적층한 후, 진공 가압식 래미네이터 장치를 이용하여 온도 120℃, 압력 0.8MPa, 120초의 조건에서 진공 가열 가압 성형한다. 이어서, 당해 수지 시트로부터 상기 캐리어 기재를 박리한 후, 상기 기판 상의 상기 수지층을 200℃, 1시간의 조건에서 경화시켜 솔더 레지스트를 형성했다. 이와 같이 하여, 샘플을 얻는다. 얻어진 샘플에 대하여, 단변인 한 변의 가장자리로부터 10mm를 지지하면서 상기 한 변에 대향하는 타변을 자유단으로 한 상태일 때에, 상기 타변의 변형량을 측정한다.
12. 표면에 회로가 형성된 기판과,
상기 기판의 표면 상에 형성된 솔더 레지스트를 구비하는 회로 기판으로서,
상기 솔더 레지스트가, 솔더 레지스트용 수지 조성물로 이루어지는 수지층의 경화물로 구성되어 있고,
상기 수지층의 막두께가, 1μm 이상 50μm 이하이며,
상기 수지층의 경화물의 30℃에 있어서의 저장 탄성률이 7GPa 이상 40GPa 이하인, 회로 기판.
13. 12.에 기재된 회로 기판으로서,
상기 기판의 막두께와 상기 수지층의 막두께의 합곗값이, 10μm 이상 200μm 이하인, 회로 기판.
14. 12. 또는 13.에 기재된 회로 기판으로서,
상기 기판이, 유리 섬유 기재를 갖지 않는 것인, 회로 기판.
실시예
다음으로, 본 발명의 실시예에 대하여 설명한다.
(솔더 레지스트용 수지 조성물의 조제)
각 실시예 및 각 비교예에 대하여, 표 1에 나타내는 성분의 원료를 이용하여, 바니시 형상의 솔더 레지스트용 수지 조성물을 조정했다. 표 1에 있어서의 각 성분의 배합 비율을 나타내는 수치는, 솔더 레지스트용 수지 조성물(이하, 간단히 "수지 조성물"이라고 호칭하는 경우도 있음)의 고형분 전체에 대한 각 성분의 배합 비율(중량%)을 나타내고 있다.
표 1에 있어서의 각 성분의 원료의 상세는 하기와 같다.
(열경화성 수지)
열경화성 수지 1: 나프톨형 에폭시 수지(닛폰 가야쿠사제, NC-7000L)
열경화성 수지 2: 2관능 나프탈렌형 에폭시 수지(DIC사제, HP-4032D)
열경화성 수지 3: 에폭시아크릴레이트 수지(닛폰 가야쿠사제, ZFR-1401)
열경화성 수지 4: 바이페닐다이메틸렌형 에폭시 수지(닛폰 가야쿠사제, NC-3000L)
열경화성 수지 5: 바이페닐형 에폭시 수지(미쓰비시 가가쿠사제, YX4000HK)
(아크릴 모노머)
아크릴 모노머 1: 2관능 에톡시화 비스페놀 A 다이메타크릴레이트(신나카무라 가가쿠사제, BPE-500)
아크릴 모노머 2: 2관능의 유레테인아크릴레이트(닛폰 가야쿠사제, 카야라드(KAYARAD) UX-2201)
(무기 충전재)
무기 충전재 1: 구상 실리카(아드마텍스사제, SC4050, 평균 입경 D50: 1μm)
무기 충전재 2: 구상 실리카(아드마텍스사제, SC2050, 평균 입경 D50: 0.5μm)
무기 충전재 3: 구상 실리카(아드마텍스사제, SC1050, 평균 입경 D50: 0.3μm)
(사이아네이트 수지)
사이아네이트 수지 1: 노볼락 페놀형 사이아네이트에스터 수지(론자 재팬사제, PT-30)
(경화 촉진제)
경화 촉진제 1: 하기 일반식 (2)로 나타내는 테트라페닐포스포늄의 비스(나프탈렌-2,3-다이옥시)페닐실리케이트 부가물(스미토모 베이클라이트사제, C05-MB)
Figure pct00003
(그 외의 성분)
(커플링제)
커플링제 1: 에폭시실레인(신에쓰 가가쿠 고교사제, KBM-403)
(레벨링제)
레벨링제 1: 레벨링제(빅케미컬 재팬사제, BYK-356)
(광반응 개시제)
광반응 개시제 1: 2,4,6-트라이메틸벤조일-다이페닐-포스핀옥사이드(바스프(BASF) 재팬사제, TPO)
광반응 개시제 2: 2-벤질-2-다이메틸아미노-1-(4-모폴리노페닐)-뷰탄온-1(바스프 재팬사제, 이르가큐어 369)
광반응 개시제 3: 옥심 화합물(바스프 재팬사제, OXE-02)
[표 1]
Figure pct00004
(실시예 1~3: 수지 조성물의 바니시의 조제)
에폭시 수지로서, 나프톨형 에폭시 수지(닛폰 가야쿠사제, NC-7000L) 10.0중량부, 2관능 나프탈렌형 에폭시 수지(DIC사제, HP-4032D) 3.6중량부, 노볼락 페놀형 사이아네이트에스터 수지(론자 재팬사제, PT-30) 13.6중량부, 평균 입경 D50이 1μm인 구상 실리카(아드마텍스사제, SC4050) 고형분으로 72중량부, 테트라페닐포스포늄의 비스(나프탈렌-2,3-다이옥시)페닐실리케이트 부가물 0.3중량부, 에폭시실레인(신에쓰 가가쿠 고교사제, KBM-403) 0.2중량부, 및 레벨링제(빅케미컬 재팬사제, BYK-356) 0.3중량부를 메틸에틸케톤에 용해, 분산시키고, 고속 교반 장치를 이용하여 30분간 교반하며, 불휘발분 70중량%가 되도록 조정하여, 수지 조성물의 바니시(수지 바니시)를 조제했다.
(실시예 4: 수지 조성물의 바니시의 조제)
에폭시 수지로서, 나프톨형 에폭시 수지(닛폰 가야쿠사제, NC-7000L) 16.5중량부, 2관능 나프탈렌형 에폭시 수지(DIC사제, HP-4032D) 5.5중량부, 노볼락 페놀형 사이아네이트에스터 수지(론자 재팬사제, PT-30) 22.0중량부, 평균 입경 D50이 0.5μm인 구상 실리카(아드마텍스사제, SC2050) 고형분으로 55중량부, 테트라페닐포스포늄의 비스(나프탈렌-2,3-다이옥시)페닐실리케이트 부가물 0.44중량부, 에폭시실레인(신에쓰 가가쿠 고교사제, KBM-403) 0.12중량부, 및 레벨링제(빅케미컬 재팬사제, BYK-356) 0.44중량부를 메틸에틸케톤에 용해, 분산시키고, 고속 교반 장치를 이용하여 30분간 교반하며, 불휘발분 70중량%가 되도록 조정하여, 수지 조성물의 바니시(수지 바니시)를 조제했다.
(실시예 5, 6: 수지 조성물의 바니시의 조제)
표 1에 기재된 성분을 이용하여, 실시예 1과 동일하게 하여, 수지 조성물의 바니시(수지 바니시)를 조제했다.
(실시예 7: 수지 조성물의 바니시의 조제)
에폭시 수지로서, 나프톨형 에폭시 수지(닛폰 가야쿠사제, NC-7000L) 20.2중량부, 바이페닐다이메틸렌형 에폭시 수지(닛폰 가야쿠사제, NC-3000L) 6.7중량부, 노볼락 페놀형 사이아네이트에스터 수지(론자 재팬사제, PT-30) 26.9중량부, 구상 실리카(아드마텍스사제, SC2050, 평균 입경 D50: 0.5μm) 고형분으로 45중량부, 테트라페닐포스포늄의 비스(나프탈렌-2,3-다이옥시)페닐실리케이트 부가물(스미토모 베이클라이트사제, C05-MB) 0.53중량부, 에폭시실레인(신에쓰 가가쿠 고교사제, KBM-403) 0.14중량부, 및 레벨링제(빅케미컬 재팬사제, BYK-356) 0.53중량부를 메틸에틸케톤에 용해, 분산시키고, 고속 교반 장치를 이용하여 30분간 교반하며, 불휘발분 70중량%가 되도록 조정하여, 수지 조성물의 바니시(수지 바니시)를 조제했다.
(실시예 8: 수지 조성물의 바니시의 조제)
에폭시 수지로서, 나프톨형 에폭시 수지(닛폰 가야쿠사제, NC-7000L) 16.5중량부, 2관능 나프탈렌형 에폭시 수지(DIC사제, HP-4032D) 5.5중량부, 노볼락 페놀형 사이아네이트에스터 수지(론자 재팬사제, PT-30) 22중량부, 구상 실리카(아드마텍스사제, SC4050, 평균 입경 D50: 1μm) 고형분으로 30중량부, 구상 실리카(아드마텍스사제, SC2050, 평균 입경 D50: 0.5μm) 고형분으로 25중량부, 테트라페닐포스포늄의 비스(나프탈렌-2,3-다이옥시)페닐실리케이트 부가물(스미토모 베이클라이트사제, C05-MB) 0.44중량부, 에폭시실레인(신에쓰 가가쿠 고교사제, KBM-403) 0.12중량부, 및 레벨링제(빅케미컬 재팬사제, BYK-356) 0.44중량부를 메틸에틸케톤에 용해, 분산시키고, 고속 교반 장치를 이용하여 30분간 교반하며, 불휘발분 70중량%가 되도록 조정하여, 수지 조성물의 바니시(수지 바니시)를 조제했다.
(비교예 1, 2: 수지 조성물의 바니시의 조제)
에폭시아크릴레이트 수지(닛폰 가야쿠사제, ZFR-1401) 45.8중량부, 에폭시 수지로서 바이페닐다이메틸렌형 에폭시 수지(닛폰 가야쿠사제, NC-3000L) 14.8중량부, 광반응 개시제로서, 2,4,6-트라이메틸벤조일-다이페닐-포스핀옥사이드(바스프 재팬사제, TPO) 2.9중량부, 2-벤질-2-다이메틸아미노-1-(4-모폴리노페닐)-뷰탄온-1(바스프 재팬사제, 이르가큐어 369) 0.15중량부, 옥심 화합물(바스프 재팬사제, OXE-02) 0.06중량부, 2관능 에톡시화 비스페놀 A 다이메타크릴레이트(신나카무라 가가쿠사제, BPE-500) 4.54중량부, 2관능의 유레테인아크릴레이트(닛폰 가야쿠사제, 카야라드 UX-2201) 6.0중량부, 에폭시실레인(신에쓰 가가쿠 고교사제, KBM-403) 0.15중량부, 및 레벨링제(빅케미컬 재팬사제, BYK-356) 0.6중량부를 다이프로필렌글라이콜모노메틸에터에 용해, 분산시켰다. 이어서, 평균 입경 D50이 0.3μm인 구상 실리카(아드마텍스사제, SC1050) 고형분으로 25중량부를 첨가하고, 고속 교반 장치를 이용하여 30분간 교반하며 불휘발분 70중량%가 되도록 조정하여, 수지 조성물의 바니시(수지 바니시)를 조제했다.
(수지 시트의 제작)
각 실시예 및 각 비교예에 대하여, 얻어진 수지 조성물의 바니시(수지 바니시)를 캐리어 기재인 PET 필름 상에 도포한 후, 140℃, 2분의 조건에서 용제를 제거하여, 소정의 수지 두께를 갖는 수지층을 형성했다. 이로써, 수지 시트를 얻었다.
(최저 복소 동적 점도)
각 실시예 및 각 비교예에 대하여, 다음과 같이 하여 최저 복소 동적 점도(복소 동적 점도의 극솟값)를 측정했다. 먼저, 상기 수지 시트의 제작에 근거하여, 20μm의 수지 두께를 갖는 수지층이 형성된 수지 시트를 얻었다. 이어서, 얻어진 수지 시트로부터, 캐리어 기재인 PET 필름을 박리한 수지층(필름)을 5매 중첩시켜, 총 막두께 100μm의 측정 샘플을 준비했다. 이어서, 이 측정 샘플에 대하여, 동적 점탄성 측정 장치(안톤파사제, 장치명 피시카 MCR-301)를 이용하여, 하기의 조건에서 복소 동적 점도의 측정을 행했다. 얻어진 측정 결과로부터, 50~150℃에 있어서의 최저 복소 동적 점도(Pa·sec)를 산출했다.
주파수: 62.83rad/sec
측정 온도: 50~200℃
승온 속도: 3℃/min
지오메트리: 패럴렐 플레이트
플레이트 직경: 10mm
하중(노멀 포스): 0N(일정)
스트레인: 0.3%
측정 분위기: 공기
(유리 전이 온도, 저장 탄성률)
각 실시예 및 각 비교예에 대하여, 상기 수지 시트의 제작에 근거하여, 20μm의 수지 두께를 갖는 수지층이 형성된 수지 시트를 얻었다. 이어서, 얻어진 수지 시트로부터, 캐리어 기재인 PET 필름을 박리한 수지층(필름)을 5매 중첩시켜, 총 막두께 100μm의 적층 필름을 준비했다. 이어서, 당해 적층 필름을, 200℃, 1시간 동안 열처리한 후, 폭 8mm×길이 50mm×두께 100μm로 잘라 측정 샘플로 했다. 이 측정 샘플에 대하여, 동적 점탄성 측정 장치(세이코 인스트루먼트사제, DMS6100)를 이용하여, 주파수 1Hz, 승온 속도 5℃/분의 조건에서 동적 점탄성 시험을 행했다. 이어서, 얻어진 측정 결과로부터, 유리 전이 온도(℃)와, 30℃에 있어서의 저장 탄성률(GPa), 260℃에 있어서의 저장 탄성률(GPa)을 산출했다. 유리 전이 온도는, tanδ의 피크 값으로부터 판정했다. 결과를 표 1에 나타낸다.
(선팽창 계수)
각 실시예 및 각 비교예에 대하여, 상기 수지 시트의 제작에 근거하여, 20μm의 수지 두께를 갖는 수지층이 형성된 수지 시트를 얻었다. 이어서, 얻어진 수지 시트로부터, 캐리어 기재인 PET 필름을 박리한 수지층(필름)을 5매 중첩시켜, 총 막두께 100μm의 적층 필름을 준비했다. 이어서, 당해 적층 필름을, 200℃, 1시간 동안 열처리한 후, 폭 4mm×길이 20mm×두께 100μm로 잘라 측정 샘플로 했다. 이 측정 샘플에 대하여, TMA(TA인스트루먼트(주) 제)를 이용하여, 승온 속도 10℃/분의 조건으로 선팽창 계수의 측정을 행했다. 이어서, 50~75℃에 있어서의 측정 결과의 평균을 산출하고, 이것을 유리 전이 온도 미만에 있어서의 선팽창 계수(ppm/℃)로 했다. 결과를 표 1에 나타낸다.
(수지 흐름량의 측정 조건)
·샘플 사이즈 113mmφ로 기재마다 펀칭함
·기재 부착한 채로 4매 중첩(W0)
·온도 171±3℃, 압력 750±50kPa의 조건에서 가열 가압
·113mmφ로부터 돌출된 수지를 뺀 중량을 측정(W1)
(W0-W1)/(W0-기재 중량)×100
(변형량의 측정 조건)
각 실시예 및 각 비교예에 대하여, 얻어진 수지 조성물을 캐리어 기재에 도포한 후, 140℃, 2분의 조건에서 용제를 제거하여, 표 1에 나타내는 막두께의 수지층을 형성했다. 코어 기재(LAZ-4785TH-G, 스미토모 베이클라이트사제, 50mm×85mm, 표 1에 나타내는 막두께)의 일면 및 타면 상에 두께 12μm의 구리박을 적층하여 이루어지는 양면 구리 피복 적층판을 준비했다. 이어서, 상기 양면 구리 피복 적층판의 구리박을 에칭 처리하여 구리박을 제거한 기판을 얻었다. 이어서, 상기 기판의 상기 일면 상 및 상기 타면 상의 각각에, 상기 수지층이 상기 기판과 대향하도록, 당해 수지 시트를 적층한 후, 진공 가압식 래미네이터 장치를 이용하여 온도 120℃, 압력 0.8MPa, 120초의 조건에서 진공 가열 가압 성형했다. 이어서, 당해 수지 시트로부터 상기 캐리어 기재를 박리한 후, 상기 기판 상의 상기 수지층을 200℃, 1시간의 조건에서 경화시켜 솔더 레지스트를 형성했다. 이와 같이 하여, 샘플을 얻었다. 얻어진 샘플에 대하여, 단변인 한 변의 가장자리로부터 10mm를 지지하면서 상기 한 변에 대향하는 타변을 자유단으로 한 상태일 때에, 상기 타변의 변형량을 측정했다.
변형량의 판정 기준:
◎: 15mm 이하
○: 15mm보다 크고, 또한 35mm보다 작음
×: 35mm 이하
(기판 가공 중의 반송 문제(반송성))
각 실시예 및 각 비교예에 대하여, 얻어진 수지 조성물을 캐리어 기재에 도포한 후, 140℃, 2분의 조건에서 용제를 제거하여, 표 1에 나타내는 막두께의 수지층을 형성했다. 코어 기재(LAZ-4785TH-G, 스미토모 베이클라이트사제, 250mm×250mm, 표 1에 나타내는 막두께)의 일면 및 타면 상에 두께 12μm의 구리박을 적층하여 이루어지는 양면 구리 피복 적층판을 준비했다. 이어서, 상기 양면 구리 피복 적층판의 구리박을 에칭 처리하여 구리박을 제거한 기판을 얻었다. 이어서, 상기 기판의 상기 일면 상 및 상기 타면 상의 각각에, 상기 수지층이 상기 기판과 대향하도록, 당해 수지 시트를 적층한 후, 진공 가압식 래미네이터 장치를 이용하여 온도 120℃, 압력 0.8MPa, 120초의 조건에서 진공 가열 가압 성형한다. 이어서, 당해 수지 시트로부터 상기 캐리어 기재를 박리한 후, 상기 기판 상의 상기 수지층을 200℃, 1시간의 조건에서 경화시켜 솔더 레지스트를 형성했다. 이와 같이 하여, 샘플을 얻는다. 얻어진 샘플에 대하여, 필름 반송 가압식 진공 래미네이터(메이키 세이사쿠쇼사제, MVLP500/600)로 반송성을 평가했다. 평가 방법은, 반송 개시 시의 기판의 세팅 위치로부터, 1차 가압으로서 진공 30초 후 0.5MPa이고 30초 후, 2가압으로서 0.8MPa이며 60초 후의 기판 4개의 모퉁이의 위치 어긋남량의 최댓값을 측정했다.
반송성의 판정 기준:
○: 15mm 이하
×: 15mm보다 큼
(반도체 패키지의 제작)
각 실시예 및 각 비교예에 대하여, 다음과 같이 하여 반도체 패키지를 제작했다. 먼저, 30μm 두께의 코어 기재(LAZ-4785TH-G, 스미토모 베이클라이트사제)의 일면 및 타면 상에 두께 12μm의 구리박을 적층하여 이루어지는 양면 구리 피복 적층판을 준비했다. 이어서, 상기 구리 피복 적층판의 구리박을 에칭 처리하여 도체 회로 패턴을 형성함으로써, 일면 및 타면에 상기 도체 회로 패턴이 형성된 회로 기판을 얻었다. 이어서, 회로 기판의 상기 일면 상 및 상기 타면 상의 각각에, 수지층이 회로 기판과 대향하도록, 상기에서 얻어진 표 1에 나타내는 막두께의 수지 시트를 적층한 후, 진공 가압식 래미네이터 장치를 이용하여 온도 120℃, 압력 0.8MPa, 60초의 조건에서 진공 가열 가압 성형시켰다. 이어서, 수지 시트로부터 캐리어 기재인 PET 필름을 박리한 후, 회로 기판 상의 수지층을 200℃, 1시간의 조건에서 경화시켜 솔더 레지스트를 형성했다.
다음으로, 도체 회로 패턴의 일부가 노출되도록, 탄산 레이저에 의하여 회로 기판의 일면 상에 마련된 솔더 레지스트에 개구를 형성한 후, 회로 기판의 일면에 대하여 디스미어 처리 및 플라즈마 처리를 실시했다. 이어서, 회로 기판의 일면 상에, 다이 어태치재를 통하여 반도체 소자를 탑재한 후, 상기 개구로부터 노출된 도체 패턴과 상기 반도체 소자를 본딩 와이어에 의하여 접속했다. 이어서, 반도체 소자 및 본딩 와이어를, 에폭시 수지 조성물에 의하여 봉지 성형하여, 반도체 패키지(16mm×16mm)를 얻었다.
(PKG 휨(＠25℃))
각 실시예 및 각 비교예에 대하여, 얻어진 반도체 패키지의 25℃에 있어서의 휨량을 측정했다. 이때, 패키지 휨량이 150μm 미만인 것을 ○로 하고, 패키지 휨량이 150μm 이상인 것을 ×로 하여, 패키지 휨을 평가했다. 또한, 패키지 휨량은, 반도체 패키지 상면의 중심점과, 당해 상면의 외주부와, 반도체 소자와 회로 기판의 적층 방향에 있어서의 거리에 의하여 정의된다.
이상, 실시예에 근거하여 본 발명을 더 구체적으로 설명했지만, 이들은 본 발명의 예시이며, 상기 이외의 다양한 구성을 채용할 수도 있다.
이 출원은, 2016년 3월 2일에 출원된 일본 출원특원 2016-040405호를 기초로 하는 우선권을 주장하며, 그 개시의 전부를 여기에 원용한다.

Claims (11)

  1. 캐리어 기재와,
    상기 캐리어 기재 상에 배치되어 있고, 솔더 레지스트용 수지 조성물로 이루어지는 수지층을 구비하는, 솔더 레지스트에 이용하는 수지 시트로서,
    상기 수지층의 막두께가, 1μm 이상 50μm 이하이며,
    상기 수지층의 B 스테이지 상태의 동적 점탄성 시험에 의한, 측정 범위 50~200℃, 승온 속도 3℃/min, 주파수 62.83rad/sec에서의 복소 동적 점도의 극솟값을 η로 했을 때, η가 100Pa·s 이상 3000Pa·s 이하이고,
    상기 수지층의 경화물의 30℃에 있어서의 저장 탄성률이 7GPa 이상 40GPa 이하인, 수지 시트.
  2. 청구항 1에 있어서,
    상기 수지층의 경화물의 유리 전이 온도가, 160℃ 이상인, 수지 시트.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 수지층의 경화물의 유리 전이 온도 미만에 있어서의 선팽창 계수가 1ppm/℃ 이상 35ppm/℃ 이하인, 수지 시트.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 수지층의 경화물의 260℃에 있어서의 저장 탄성률이 0.2GPa 이상 10GPa 이하인, 수지 시트.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    하기 조건에서 측정한 상기 수지층의 B 스테이지 상태의 수지 흐름량이, 5중량% 이상 70중량% 미만인, 수지 시트.
    (수지 흐름량의 측정 조건)
    ·샘플 사이즈 113mmφ로 기재마다 펀칭함
    ·기재 부착한 채로 4매 중첩(W0)
    ·온도 171±3℃, 압력 750±50kPa의 조건에서 가열 가압
    ·113mmφ로부터 돌출된 수지를 뺀 중량을 측정(W1)
    (W0-W1)/(W0-기재 중량)×100
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    유리 섬유 기재를 갖지 않는 기판의 표면에 형성되는 솔더 레지스트에 이용하는, 수지 시트.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 솔더 레지스트용 수지 조성물이, 열경화성 수지와 충전재를 포함하는, 수지 시트.
  8. 청구항 7에 있어서,
    상기 열경화성 수지가, 에폭시 수지를 포함하는, 수지 시트.
  9. 청구항 7 또는 청구항 8에 있어서,
    상기 충전재가, 실리카를 포함하는, 수지 시트.
  10. 청구항 7 내지 청구항 9 중 어느 한 항에 있어서,
    상기 솔더 레지스트용 수지 조성물이, 사이아네이트 수지를 더 포함하는, 수지 시트.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    하기의 조건에서 측정되는 변형량이 35mm 미만인, 수지 시트.
    (변형량의 측정 조건)
    솔더 레지스트용 수지 조성물을 캐리어 기재에 도포한 후, 140℃, 2분의 조건에서 용제를 제거하여, 두께 20μm의 수지층을 형성한다. 코어 기재(50mm×85mm, 30μmt)의 일면 및 타면 상에 두께 12μm의 구리박을 적층하여 이루어지는 양면 구리 피복 적층판을 준비한다. 이어서, 상기 양면 구리 피복 적층판의 구리박을 에칭 처리하여 구리박을 제거한 기판을 얻는다. 이어서, 상기 기판의 일면 및 타면 상의 각각에, 상기 수지층이 상기 기판과 대향하도록, 당해 수지 시트를 적층한 후, 진공 가압식 래미네이터 장치를 이용하여 온도 120℃, 압력 0.8MPa, 120초의 조건에서 진공 가열 가압 성형한다. 이어서, 당해 수지 시트로부터 상기 캐리어 기재를 박리한 후, 상기 기판 상의 상기 수지층을 200℃, 1시간의 조건에서 경화시켜 솔더 레지스트를 형성했다. 이와 같이 하여, 샘플을 얻는다. 얻어진 샘플에 대하여, 단변인 한 변의 가장자리로부터 10mm를 지지하면서 상기 한 변에 대향하는 타변을 자유단으로 한 상태일 때에, 상기 타변의 변형량을 측정한다.
KR1020187024273A 2016-03-02 2017-02-20 수지 시트 KR101991378B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016040405A JP6107992B1 (ja) 2016-03-02 2016-03-02 樹脂シート
JPJP-P-2016-040405 2016-03-02
PCT/JP2017/006047 WO2017150231A1 (ja) 2016-03-02 2017-02-20 樹脂シート

Publications (2)

Publication Number Publication Date
KR20180099901A true KR20180099901A (ko) 2018-09-05
KR101991378B1 KR101991378B1 (ko) 2019-06-20

Family

ID=58666438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187024273A KR101991378B1 (ko) 2016-03-02 2017-02-20 수지 시트

Country Status (4)

Country Link
JP (1) JP6107992B1 (ko)
KR (1) KR101991378B1 (ko)
TW (1) TWI633141B (ko)
WO (1) WO2017150231A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017217815A1 (de) * 2017-10-06 2019-04-11 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen einer elektronischen Komponente, elektronische Komponente und Lötstopplack

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311527A (ja) * 2003-04-02 2004-11-04 Ngk Spark Plug Co Ltd 配線基板、並びに配線基板の製造方法
JP2006278993A (ja) * 2005-03-30 2006-10-12 Sumitomo Bakelite Co Ltd 配線板
JP2010238907A (ja) * 2009-03-31 2010-10-21 Sumitomo Bakelite Co Ltd 積層板、多層プリント配線板および半導体装置
JP2012073600A (ja) * 2010-08-31 2012-04-12 Fujifilm Corp 感光性組成物、並びに、感光性フィルム、永久パターン、永久パターン形成方法、及びプリント基板
KR20140038519A (ko) * 2011-06-21 2014-03-28 스미토모 베이클리트 컴퍼니 리미티드 적층판의 제조 방법
JP2014156583A (ja) 2013-01-15 2014-08-28 Taiyo Ink Mfg Ltd 硬化性樹脂組成物、そのドライフィルム及び硬化物並びにそれらを用いたプリント配線板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064252A (ja) * 2000-08-22 2002-02-28 Kanegafuchi Chem Ind Co Ltd ポリイミドフィルム、及びこれを用いた積層体、多層配線板
JP6123152B2 (ja) * 2010-12-08 2017-05-10 味の素株式会社 樹脂組成物
WO2015072261A1 (ja) * 2013-11-12 2015-05-21 住友ベークライト株式会社 樹脂層付きキャリア材料、積層体、回路基板および電子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311527A (ja) * 2003-04-02 2004-11-04 Ngk Spark Plug Co Ltd 配線基板、並びに配線基板の製造方法
JP2006278993A (ja) * 2005-03-30 2006-10-12 Sumitomo Bakelite Co Ltd 配線板
JP2010238907A (ja) * 2009-03-31 2010-10-21 Sumitomo Bakelite Co Ltd 積層板、多層プリント配線板および半導体装置
JP2012073600A (ja) * 2010-08-31 2012-04-12 Fujifilm Corp 感光性組成物、並びに、感光性フィルム、永久パターン、永久パターン形成方法、及びプリント基板
KR20140038519A (ko) * 2011-06-21 2014-03-28 스미토모 베이클리트 컴퍼니 리미티드 적층판의 제조 방법
JP2014156583A (ja) 2013-01-15 2014-08-28 Taiyo Ink Mfg Ltd 硬化性樹脂組成物、そのドライフィルム及び硬化物並びにそれらを用いたプリント配線板

Also Published As

Publication number Publication date
TWI633141B (zh) 2018-08-21
TW201803937A (zh) 2018-02-01
JP2017157722A (ja) 2017-09-07
WO2017150231A1 (ja) 2017-09-08
JP6107992B1 (ja) 2017-04-05
KR101991378B1 (ko) 2019-06-20

Similar Documents

Publication Publication Date Title
JP7119290B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
JP7258453B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
KR102582537B1 (ko) 프린트 배선판의 제조 방법, 반도체 장치의 제조 방법
TWI494337B (zh) 電路基板用環氧樹脂組成物，預浸體，積層板，樹脂片，印刷佈線板用積層基材，印刷佈線板及半導體裝置
US7981963B2 (en) Insulation material of reactive elastomer, epoxy resin, curing agent and crosslinked rubber
JP2014056924A (ja) 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置
JP6557960B2 (ja) 半導体装置製造用部材、及びそれを用いた半導体装置の製造方法
KR20160034214A (ko) 배선 기판의 제조 방법 및 반도체 패키지의 제조 방법
JP6641817B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、および半導体装置
WO2018088345A1 (ja) 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法
KR101991378B1 (ko) 수지 시트
JP6610069B2 (ja) ソルダーレジスト用樹脂組成物、キャリア付樹脂膜、配線基板、電子装置、および電子装置の製造方法
JP7225553B2 (ja) ソルダーレジスト形成用の樹脂シート
JP6409390B2 (ja) 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法
JP6739893B2 (ja) 半導体封止用部材、半導体装置の製造方法及び半導体装置
JP2018029146A (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリント配線基板および半導体装置
JP7058467B2 (ja) 樹脂シートおよび回路基板
JP7462380B2 (ja) ソルダーレジスト樹脂組成物、樹脂シート、梱包体及び回路基板
JP2015090926A (ja) 半導体装置製造用フィルム、これを用いた半導体装置、及び半導体装置の製造方法
JP2017048392A (ja) 樹脂シート、および電子装置
JP7240085B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
JP2017010992A (ja) 半導体装置及びその製造方法
JP2011238855A (ja) プリント配線板用積層材料およびその用途
JP2007266394A (ja) 半導体用接着剤シート、これを用いた半導体接続用基板および半導体装置
JP6413437B2 (ja) 配線基板の製造方法、および半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right