KR20160034214A - 배선 기판의 제조 방법 및 반도체 패키지의 제조 방법 - Google Patents

배선 기판의 제조 방법 및 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20160034214A
KR20160034214A KR1020150131625A KR20150131625A KR20160034214A KR 20160034214 A KR20160034214 A KR 20160034214A KR 1020150131625 A KR1020150131625 A KR 1020150131625A KR 20150131625 A KR20150131625 A KR 20150131625A KR 20160034214 A KR20160034214 A KR 20160034214A
Authority
KR
South Korea
Prior art keywords
resist layer
solder resist
opening
conductive pattern
substrate
Prior art date
Application number
KR1020150131625A
Other languages
English (en)
Inventor
히로시 하야이
하지메 야마토
다케시 호소미
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20160034214A publication Critical patent/KR20160034214A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

적어도 1개의 표면에 도전 패턴(24)을 갖는 기판(22)과, 도전 패턴(24)을 덮도록 기판(22)에 적층된 솔더 레지스트층(10)을 갖는 구조체(1000)로서, 또한 솔더 레지스트층(10)이 구조체(1000)의 가장 외측에 위치하는 구조체(1000)를 준비하는 공정(S102)과, 솔더 레지스트층(10)의 소정의 영역에 도전 패턴(24)의 일부를 노출시키는 개구부(28)를 형성하는 공정(S104)을 이 순서로 포함하고, 개구부(28)를 형성하는 공정은 솔더 레지스트층(10)의 개구부(28)를 형성해야 하는 영역에 샌드 블라스트 처리를 행하는 프로세스를 포함한다.

Description

배선 기판의 제조 방법 및 반도체 패키지의 제조 방법{METHOD FOR PRODUCING WIRING BOARD AND METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE}
본 발명은 배선 기판의 제조 방법 및 반도체 패키지의 제조 방법에 관한 것이다.
반도체 소자의 최외층에서의 패드부의 개구 형성 프로세스로서 이하의 문헌에 기재된 프로세스가 알려져 있다.
특허문헌 1에는 이하와 같은 프로세스가 기재되어 있다.
먼저, 감광성 수지 조성물을 이용해 솔더 레지스트층을 형성한다. 그 다음에, 솔더 레지스트층을 기판 위에 형성된 도전 패드의 표면을 덮도록 기판에 적층시킨다. 다음에, 상기 도전 패드가 노출하는 패턴을 갖는 마스크를 이용해 노광하여 솔더 레지스트층에 개구부를 형성한다. 이 후, 디스미어(desmear) 처리와 플라즈마 처리를 이 순서로 행함으로써, 노출한 도전 패드 표면에 부착하고 있는 수지 잔류물(스미어)을 제거한다. 이어서, 노출한 도전 패드 위에 땜납 범프나 본딩 와이어를 접속시킨다.
특허문헌 2에는 이하와 같은 프로세스가 기재되어 있다.
먼저, 열경화성 수지 조성물을 이용해 솔더 레지스트층을 형성한다. 그 다음에, 솔더 레지스트층을 기판 위에 형성된 도전 패드의 표면을 덮도록 기판에 적층시킨다. 다음에, 상기 도전 패드가 노출하도록, 예를 들면, 탄산가스 레이저를 솔더 레지스트층에 대해 조사하여 개구부를 형성한다. 이 후, 디스미어 처리와 플라즈마 처리를 이 순서로 행함으로써, 노출한 도전 패드 표면에 부착하고 있는 수지 잔류물(스미어)을 제거한다. 이어서, 노출한 도전 패드 위에 땜납 범프나 본딩 와이어를 접속시킨다.
일본 특개 2014-115672호 공보 일본 특개 2013-129170호 공보
그렇지만, 특허문헌 1에 기재된 프로세스는 이하의 기술적 과제를 갖고 있었다. 즉, 감광성 수지 조성물을 이용해 솔더 레지스트층을 형성하는 특허문헌 1에 기재된 제조 프로세스에 있어서는, 도 10에 나타낸 것과 같이, 솔더 레지스트층(10)에 개구부를 형성할 때에, 솔더 레지스트층(10)의 도전 패드(도전 패턴(24))의 측방에 존재하는 부분이 침식되어 버리는 언더 에칭이라고 하는 현상이 생겨 버릴 가능성이 있었다. 즉, 특허문헌 1에 기재된 제조 프로세스에 있어서는 언더 에칭이 생기는 것에 의해 개구부가 확대해 버린다고 하는 문제가 있었다.
다른 한편으로, 특허문헌 2 기재의 프로세스는 상술한 언더 에칭의 문제는 해소할 수 있지만, 이하의 기술적 과제를 갖고 있었다. 즉, 솔더 레지스트층에 개구부를 형성할 때에, 도전 패드의 상면(上面)을 개구부에 노출시키도록 솔더 레지스트층을 단시간에 효율적으로 균일하게 제거하는 것은 곤란하였다. 그리고, 특허문헌 2에 기재된 제조 프로세스에 의해 얻어진 반도체 패키지는 도전 패드와 당해 도전 패드 위에 형성되는 땜납 범프나 본딩 와이어의 접속 신뢰성이라고 하는 점에 대해 개선의 여지를 갖고 있었다. 즉, 특허문헌 2에 기재된 제조 프로세스에 있어서는 접속 신뢰성이 뛰어난 반도체 패키지의 수율이 충분히 향상되지 않는다고 하는 문제가 있었다.
이상을 감안하여, 본 발명의 목적은 언더 에칭이 발생하는 일이 없고, 또한 접속 신뢰성이 뛰어난 반도체 패키지를 수율 좋게 제작할 수 있는 배선 기판의 제조 방법을 제공하는 것에 있다. 또, 본 발명의 다른 목적은 접속 신뢰성이 뛰어난 반도체 패키지의 제조 방법을 제공하는 것에 있다.
본 발명에 의하면,
적어도 1개의 표면에 도전 패턴을 갖는 기판과, 상기 도전 패턴을 덮도록 상기 기판에 적층된 솔더 레지스트층을 갖는 구조체를 준비하는 공정과,
상기 솔더 레지스트층에 상기 도전 패턴의 일부를 노출시키는 개구부를 형성하는 공정을 이 순서로 포함하고,
상기 개구부를 형성하는 공정은 상기 솔더 레지스트층의 상기 개구부를 형성해야 하는 영역에 샌드 블라스트 처리를 행하는 프로세스를 포함하는 배선 기판의 제조 방법이 제공된다.
추가로, 본 발명에 의하면,
적어도 1개의 표면에 도전 패턴을 갖는 기판과, 상기 도전 패턴을 덮도록 상기 기판에 적층된 솔더 레지스트층을 갖는 구조체를 준비하는 공정과,
상기 솔더 레지스트층에 상기 도전 패턴의 일부를 노출시키는 개구부를 형성하는 공정과,
상기 노출한 도전 패턴 위에 땜납 범프 또는 본딩 와이어의 단부를 용융해 융착시키는 공정을 이 순서로 포함하고,
상기 개구부를 형성하는 공정은 상기 솔더 레지스트층의 상기 개구부를 형성해야 하는 영역에 샌드 블라스트 처리를 행하는 프로세스를 포함하는 반도체 패키지의 제조 방법이 제공된다.
본 발명에 의하면, 언더 에칭이 발생하는 일이 없고, 또한 접속 신뢰성이 뛰어난 반도체 패키지를 수율 좋게 제작할 수 있는 배선 기판의 제조 방법을 제공할 수 있다. 또, 접속 신뢰성이 뛰어난 반도체 패키지의 제조 방법을 제공할 수 있다.
도 1은 본 실시형태에 관한 배선 기판의 제조 방법의 흐름의 일례를 나타내는 순서도이다.
도 2의 (a) 및 (b)는 본 실시형태에 관한 배선 기판의 제조 방법의 일례를 나타내는 모식도이다.
도 3의 (a) 및 (b)는 본 실시형태에 관한 배선 기판의 제조 방법의 일례를 나타내는 모식도이다.
도 4는 본 실시형태에 관한 배선 기판의 솔더 레지스트층에 형성한 개구부 부근의 확대 모식도이다. 도 4의 (a)는 개구부 부근의 모식적인 평면도이고, 도 4의 (b)는 개구부 부근의 모식적인 단면도이다.
도 5는 본 실시형태에 관한 솔더 레지스트층의 표면 형태의 예를 모식적으로 나타내는 단면도이다.
도 6은 본 실시형태에 관한 배선 기판의 구조의 예를 나타내는 모식도이다.
도 7은 본 실시형태에 관한 반도체 패키지의 구조의 일례를 나타내는 단면 모식도이다.
도 8은 본 실시형태에 관한 전자 장치의 구조의 일례를 나타내는 단면 모식도이다.
도 9의 (a)∼(c)는 본 실시형태에 관한 배선 기판의 제조 방법의 일례를 나타내는 모식도이다.
도 10은 종래의 제조 프로세스를 설명하기 위한 배선 기판의 확대 단면도이다.
이하, 본 발명의 실시형태에 대해 도면을 이용해 설명한다. 또한, 모든 도면에 있어서, 동일한 구성요소에는 동일한 부호를 부여하고, 적절한 설명을 생략한다.
≪제1의 실시형태≫
<배선 기판(20)의 제조 방법>
도 1은 본 실시형태에 관한 배선 기판(20)의 제조 방법의 흐름의 일례를 나타내는 순서도이다. 도 2(도 2의 (a) 및 (b)) 및 도 3(도 3의 (a) 및 (b))은 본 실시형태에 관한 배선 기판(20)의 제조 방법의 일례를 나타내는 모식도이다.
도 1에 나타낸 것과 같이, 본 실시형태에 관한 배선 기판(20)의 제조 방법은 구조체(1000)를 준비하는 공정(S102)과, 솔더 레지스트층(10)에 개구부(28)를 형성하는 공정(S104)을 이 순서로 포함한다.
구조체(1000)를 준비하는 공정(S102)에서는 적어도 1개의 표면에 도전 패턴(24)을 갖는 기판(22)과, 상기 도전 패턴(24)을 덮도록 기판(22)에 적층된 솔더 레지스트층(10)을 갖는 구조체(1000)를 준비한다. 본 실시형태에서는 상기 솔더 레지스트층(10)이 당해 구조체(1000)의 가장 외측에 위치한다(적층된다)(도 2의 (b) 참조).
솔더 레지스트층(10)에 개구부(28)를 형성하는 공정(S104)에서는 솔더 레지스트층(10)에 도전 패턴(24)의 일부를 노출시키는 개구부(28)를 형성한다. 그리고, 이러한 공정(S104)은 솔더 레지스트층(10)의 개구부(28)를 형성해야 하는 소정의 영역에 샌드 블라스트 처리를 행하는 프로세스를 포함한다. 이 프로세스에 의해 언더 에칭이 발생하는 일이 없이 솔더 레지스트층(10)을 단시간에 효율적으로 균일하게 제거할 수 있다. 이것에 의해 도전 패턴(24)의 상면을 개구부(28)에 확실히 노출시킬 수 있다. 그 때문에, 본 실시형태에 관한 제조 방법에 의하면, 특허문헌 1 및 2에 기재되는 종래의 제조 프로세스와 비교하여 접속 신뢰성이 뛰어난 반도체 패키지(102)(도 7 참조)를 수율 좋게 제작 가능한 배선 기판(20)을 얻을 수 있다.
추가로, 본 실시형태에 관한 제조 방법에 의하면, 도 3의 (a)에 나타낸 것과 같이 복수의 개구부(28)를 형성해도 된다. 본 실시형태에 관한 제조 방법에 의하면, 각 개구부(28)의 개구 형상을 편차없이 확실히 원하는 형상으로 형성할 수 있다. 특히, 동일한 형상으로 형성해야 하는 복수의 개구부(28) 사이에 있어서, 개구 형상이나 개구의 깊이에 편차가 발생하는 것을 확실히 방지할 수 있다. 그 때문에, 형성되는 모든 개구부(28)에 있어서, 도전 패턴(24)의 상면을 개구부(28)에 노출시킬 수 있다.
다음에, 도 1∼도 3을 참조하여 본 실시형태에 관한 배선 기판(20)의 제조 방법에 대해 상세히 설명한다.
먼저, 구조체(1000)를 준비하는 공정(S102)에서는 표리의 가장 외측의 면 중의 적어도 한 쪽의 면에 도전 패턴(24)이 설치된 기판(22)을 준비한다. 도 2의 (a)에 나타낸 것과 같이, 본 실시형태에서는 양면에 도전 패턴(24)이 형성된 양면 기판(22)을 사용하고 있다. 여기서, 기판(22)은 코어 기판이어도, 코어레스 기판이어도 된다.
이하, 본 실시형태에 관한 제조 방법에 대해 기판(22)이 코어 기판인 경우를 예로 들어 설명한다.
도 2의 (b)와 같이, 기판(22)의 도전 패턴(24)을 덮도록 도전 패턴(24) 위에 솔더 레지스트층(10)을 적층한다. 구체적으로는, 도전 패턴(24)이 설치된 가장 외측에 위치하는 면 위에 바니스상의 후술하는 열경화성 수지 조성물(P)(솔더 레지스트)을 도포한다. 그 후, 도포한 솔더 레지스트를 건조시켜 솔더 레지스트층(10)을 형성한다. 이상과 같이 하여, 본 실시형태에 관한 제조 방법에 있어서는 구조체(1000)를 제작한다.
솔더 레지스트층(10)의 막 두께는 특별히 한정되지 않지만, 예를 들면 5 ㎛ 이상 300 ㎛ 이하로 할 수 있다.
그 다음에, 도 3의 (a)에 나타낸 것과 같이, 솔더 레지스트층(10)의 소정의 영역에 도전 패턴(24)의 일부를 노출시키는 개구부(28)를 형성한다. 구체적으로는, 솔더 레지스트층(10)의 소정의 영역에 도전 패턴(24)의 랜드(244)를 노출시키도록 개구부(28)를 형성한다. 본 실시형태에 관한 제조 방법에 의하면, 이 개구부(28)를 형성할 때에, 솔더 레지스트층(10)에서의 개구부(28)를 형성해야 하는 소정의 영역에 대해 샌드 블라스트 처리를 행하는 것이 중요하다. 이렇게 함으로써, 언더 에칭이 발생하는 일이 없고, 또한 도전 패턴(24)의 상면을 개구부(28)에 노출시키도록 솔더 레지스트층(10)을 단시간에 효율적으로 균일하게 제거할 수 있다.
통상, 이 샌드 블라스트 처리에서는 솔더 레지스트층(10) 위에 샌드 블라스트용의 레지스터 마스크(도시하지 않음)를 설치해 처리를 행한다. 이것에 의해, 샌드 블라스트 처리에 의해 솔더 레지스트층(10)의 개구부(28)를 형성해야 하는 영역 이외의 영역(이하, 단순히 「보호 영역」이라고 함)이 연마(절삭)되는 것을 방지할 수 있다.
레지스터 마스크는, 예를 들면, 이하의 (Ⅰ) 또는 (Ⅱ)에 기재하는 방법을 이용해 솔더 레지스트층(10) 위에 설치할 수 있다. (Ⅰ)의 방법에서는 미리 솔더 레지스트층(10)의 개구부(28)에 대응하는 개구 패턴이 형성된 포토레지스트 필름(드라이 필름)을 준비하고, 이 포토레지스트 필름을 솔더 레지스트층(10)에 압착한다. 또, (Ⅱ)의 방법에서는 액상의 포토레지스트재를 솔더 레지스트층(10) 위에 부여, 건조시켜 필름을 형성한 후, 이 필름에 대해 노광, 현상 처리를 행하여 솔더 레지스트층(10)의 개구부(28)에 대응하는 개구 패턴을 형성한다.
이러한 레지스터 마스크의 구성 재료로는 포지티브형 또는 네거티브형의 포토레지스트재를 이용할 수 있다.
포토레지스트재로는, 특별히 한정되지 않지만, 감광성 아크릴 수지, 감광성 우레탄 수지, 감광성 페놀 수지, 감광성 폴리이미드 등의 각종 감광성 수지를 포함하는 감광성 수지 조성물을 들 수 있다. 이들 감광성 수지 중에서도 특히 감광성 아크릴 수지를 이용하는 것이 바람직하다. 감광성 아크릴 수지는 뛰어난 성형성을 갖기 때문에, 형성하는 패턴의 해상도가 높은 레지스터 마스크를 얻을 수 있다. 또, 이러한 감광성 아크릴 수지는 비교적 염가이고, 또 패턴 형성이 용이한 것으로부터, 레지스터 마스크의 제조 비용을 낮게 억제할 수 있다.
레지스터 마스크를 형성하는 포토레지스트 필름의 두께는, 특별히 한정되지 않지만, 15 ㎛ 이상 50 ㎛ 미만인 것이 바람직하고, 15 ㎛ 이상 40 ㎛ 이하인 것이 보다 바람직하며, 20 ㎛ 이상 30 ㎛ 이하인 것이 더욱 바람직하다. 포토레지스트 필름의 두께가 상기 범위 내이면, 노광, 현상 처리에 의해 보다 높은 해상도의 레지스터 마스크를 용이하게 형성할 수 있다. 특히, 이와 같은 비교적 박막의 레지스터 마스크는 감광성 아크릴 수지를 이용함으로써 용이하게 형성할 수 있다.
아울러, 샌드 블라스트 처리를 이용함으로써 얻어지는 효과에 대해서는 후술하지만, 후속 공정에 있어서 당해 도전 패턴(24) 위에 땜납 범프(30)나 본딩 와이어(50)를 접속시킬 때에, 도전 패턴(24)과 땜납 범프(30)나 본딩 와이어(50)의 접속 관계를 강고하게 할 수 있다. 이 경우, 배선 기판(20)이나 반도체 패키지(102)를 제조할 때에 충격이 가해진 경우에 있어서도 기판 위의 미세 회로(도전 패턴(24))가 기판(22)으로부터 박리하는 일이 없이 높은 밀착성을 실현할 수 있다.
여기서, 본 실시형태에 관한 샌드 블라스트 처리는, 예를 들면, 평균 입자 지름(D50)이 1 ㎛ 이상 70 ㎛ 이하인 입자를 불어넣어 해당 개소를 연마 가공하는 수법을 나타낸다. 일반적으로, 샌드 블라스트 처리에서는 불어넣는 입자의 입경을 크게 함으로써 해당 개소를 연마하는 힘(연마력)이 커진다. 따라서, 샌드 블라스트 처리에 의해 불어넣는 입자의 입경을 크게 함으로써 해당 개소를 소정의 깊이까지 단시간에 연마할 수 있다. 한편, 불어넣는 입자의 입경을 작게 함으로써, 연마되는 개구부(28)의 깊이나 개구부(28)를 규정하는 측벽 부분의 형상을 높은 정밀도로 제어할 수 있다. 즉, 높은 연마 정밀도(가공 정밀도)로 개구부(28)를 형성할 수 있다.
본 실시형태에 관한 제조 방법에 있어서는, 이 샌드 블라스트 처리 수법으로서, 예를 들면, 평균 입자 지름(D50)이 1 ㎛ 이상 25 ㎛ 이하인 미세 입자를 불어넣는 마이크로 블라스트 처리 공법을 이용하는 것이 바람직하다. 이렇게 함으로써, 솔더 레지스트층(10)의 개구부(28)를 규정하는 측벽 부분의 형상 및 도전 패턴(24)의 상면 부분의 형상을 한층 고도로 제어할 수 있다. 또, 수지 잔류물(스미어)의 기판(20)에 대한 부착의 정도를 보다 한층 고도로 제어할 수 있다. 그 때문에, 접속 신뢰성이 보다 한층 뛰어난 반도체 패키지(102)를 제작 가능한 배선 기판(20)을 얻을 수 있다.
또, 마이크로 블라스트 처리 공법을 이용하는 경우에, 불어넣는 미세 입자의 평균 입자 지름(D50)은 개구부(28)의 가공 정밀도를 높이는 관점으로부터 1 ㎛ 이상 20 ㎛ 이하인 것이 바람직하고, 7 ㎛ 이상 20 ㎛ 이하인 것이 보다 바람직하며, 10.5 ㎛ 이상 20 ㎛ 이하인 것이 더욱 바람직하다. 미세 입자의 D50이 상기 범위 내이면, 연마력과 가공 정밀도의 밸런스가 뛰어난 샌드 블라스트 처리가 가능해진다. 그 때문에, 솔더 레지스트층(10)에 형성하는 개구부(28)의 깊이 및 형상을 높은 정밀도로 제어할 수 있으면서, 원하는 깊이 및 원하는 형상의 개구부(28)를 보다 단시간에 형성할 수 있다.
상술한 것과 같이, 샌드 블라스트 처리를 이용해 솔더 레지스트층(10)에 개구부(28)를 형성할 때에, 솔더 레지스트층(10) 위에 레지스터 마스크를 설치하고, 이 레지스터 마스크를 통해 솔더 레지스트층(10)에 샌드 블라스트 처리를 행하는 것이 바람직하다. 특히, 불어넣는 미세 입자의 D50이 상기 범위 내가 되는 마이크로 블라스트 처리를 행하는 경우에는 비교적 얇고(15 ㎛ 이상 50 ㎛ 미만), 또한 높은 패턴 해상도를 갖는 레지스터 마스크를 이용할 수 있다.
여기서, 샌드 블라스트 처리는 높은 연마력(절삭력)을 갖는 가공 방법이기 때문에, 레지스터 마스크의 구성 재료로는 쿠션성이 높은 우레탄계의 재료(감광성 우레탄 수지)를 선택하는 것이 바람직하다고 생각된다. 또, 레지스터 마스크의 내구성을 향상시키기 위하여, 레지스터 마스크를 비교적 두껍게 설계하는 것이 바람직하다고 생각된다(예를 들면, 50 ㎛ 이상). 이것에 대해, 본 실시형태에서는 샌드 블라스트 처리로 솔더 레지스트층(10)에 불어넣는 입자의 입경을 전술한 범위 내로 함으로써, 레지스터 마스크의 구성 재료로서 감광성 우레탄 수지 보다도 내구성에 약간 떨어지지만, 염가이고 성형성이 양호한 감광성 아크릴 수지를 이용한 경우에서도 솔더 레지스트층(10)의 보호 영역을 확실히 보호할 수 있다.
추가로, 개구부(28)를 형성할 때에 마이크로 블라스트 처리 공법을 이용함으로써 개구부(28)의 깊이를 고도로 제어하는 것이 가능하다. 이와 같이 하여 개구부(28)의 깊이를 고도로 제어한 경우에는 솔더 레지스트층(10)의 도전 패턴(24)의 측방에 존재하는 부분을 제거하는 일 없이 남길 수 있다. 바꾸어 말하면, 개구부(28)의 깊이를 고도로 제어함으로써, 도전 패턴(24)의 측면에 접하도록 솔더 레지스트층(10)을 잔존시킬 수 있다. 이것에 의해, 미세 회로를 노출시키는 일 없이 개구부(28)를 형성할 수 있다. 그 때문에, 배선 기판(20)이나 반도체 패키지(102)를 제조할 때에 충격이 가해진 경우에 있어서도 미세 회로가 기판(22)으로부터 박리할 일이 없는 높은 밀착성을 실현할 수 있다.
아울러, 마이크로 블라스트 처리에 의해 솔더 레지스트층(10)에 불어넣는 미세 입자의 D50이 상기 범위 내인 경우에는 연마(절삭)하는 개구부(28)의 깊이는 10 ㎛ 이상 50 ㎛ 이하인 것이 바람직하고, 20 ㎛ 이상 40 ㎛ 이하인 것이 보다 바람직하다. 연마하는 개구부(28)의 깊이가 상기 범위 내이면, 비교적 얇은(15 ㎛ 이상 50 ㎛ 미만) 레지스터 마스크를 이용한 경우에서도 솔더 레지스트층(10)의 보호 영역을 확실히 보호할 수 있다. 또, 솔더 레지스트층(10)의 도전 패턴(24)의 측방에 존재하는 부분을 보다 확실히 잔존시킬 수 있다. 이것에 의해, 솔더 레지스트층(10)에 개구부(28)를 형성할 때에 도전 패턴(28)의 주위에 언더 에칭이 발생하는 것을 보다 확실히 방지할 수 있다.
도 4는 본 실시형태에 관한 배선 기판(20)의 솔더 레지스트층(10)에 형성한 개구부(28)의 확대 모식도이다. 보다 구체적으로는, 도 4의 (a)는 개구부 부근의 모식적인 평면도이고, 도 4의 (b)는 개구부 부근의 모식적인 단면도이다.
도 4의 (a)에 나타낸 것과 같이, 배선 기판(20)의 솔더 레지스트층(10)에 형성한 개구부(28)는 당해 개구부(28)의 개구 부분(도 4의 (b) 중의 개구부(28)의 상단 부분)의 개구 면적이 당해 개구부(28)의 저면 부분(도 4의 (b) 중의 개구부(28)의 하단 부분)의 개구 면적과 비교해서 크다. 즉, 배선 기판(20)의 솔더 레지스트층(10)에 형성한 개구부(28)는 당해 개구부(28)의 저면 부분으로부터 개구 부분을 향해 지름의 확대하고 있다. 바꾸어 말하면, 개구부(28)의 개구 면적이 솔더 레지스트층(10)의 도전 패턴(24)과 반대측의 면으로부터 도전 패턴(24)을 향해 감소하고 있다.
그리고, 도 4의 (b)에 나타낸 것과 같이, 배선 기판(20)의 솔더 레지스트층(10)에 형성한 개구부(28)의 단면 형상은 개구부(28)의 하면(下面) 부분으로부터 상면 부분을 향해 넓어진 테이퍼 형상이다. 솔더 레지스트층(10)의 개구부(28)를 규정하는 측벽 부분은 개구부(28)의 중심부로부터 바깥쪽을 향해 볼록한 곡선을 그리도록 형성되어 있다. 또, 솔더 레지스트층(10)의 개구부(28)를 규정하는 측벽 부분의 단부(하단)는 도전 패턴(24)의 측면(측면의 상단)과 접하고 있다. 이와 같이, 특정의 형상으로 이루어지는 개구부(28)를 형성함으로써, 패드(도전 패턴(24)의 개구부(28)에 노출하는 부분)와 범프 또는 와이어의 접속 신뢰성을 향상시킬 수 있다. 이 이유는 분명하지 않지만, 패드 접속 개소 근방에서의 땜납 범프나 와이어 단부의 형상이 규제됨으로써, 패드와 범프 또는 와이어의 사이의 계면 응력이 저감됨으로써, 계면 밀착성이 향상하는 것에 의한 것이라고 추측된다.
아울러, 개구부(28)의 단면 형상(도 4의 (b)에 나타낸 테이퍼 형상)은 솔더 레지스트층(10)의 구성 재료, 샌드 블라스트 처리에서 이용되는 입자의 구성 재료 및 그 평균 입자 지름(D50), 입자를 불어넣는 조건(노즐로부터의 토출 방향, 토출 압력), 레지스터 마스크에 형성된 개구 패턴의 형상 및 그 두께 등의 각종 조건을 설정하는 것에 의해 변경할 수 있다. 특히, 레지스터 마스크의 두께를 상술한 것과 같은 범위 내(15 ㎛ 이상 50 ㎛ 미만)가 되도록 충분히 얇게 함으로써, 노즐로부터 솔더 레지스트층(10)의 개구부(28)를 형성하도록 영역에 불어넣어진 입자는 솔더 레지스트층(10)에 충돌 후 레지스터 마스크의 개구의 외측으로 튕겨진다. 따라서, 개구부(28) 내에 연마입자가 퇴적하는 것이 방지되기 때문에, 솔더 레지스트층(10)을 두께 방향에 따라 우선적으로 연마할 수 있다. 그 결과, 형성되는 개구부(28)의 단면 형상은 구형상이 된다.
또, 샌드 블라스트 처리에 이용하는 연마재(블라스트재)로는, 특별히 한정되지 않지만, 예를 들면, SiC, SiO2, Al2O3, ZrO 등으로 구성된 입자를 이용할 수 있다. 이들 입자는 1종을 단독으로 사용해도 되고, 2종 이상을 조합시켜 이용해도 된다.
또, 샌드 블라스트 처리에서의 블라스트의 압력은 0.1∼1.0 MPa 정도인 것이 바람직하고, 0.15∼0.8 MPa 정도인 것이 보다 바람직하다. 블라스트 압력이 상기 범위 내이면, 솔더 레지스트층(10)의 보호 영역을 보다 확실히 보호하면서 개구부(28)를 보다 단시간에 형성할 수 있다.
이상과 같이 하여 솔더 레지스트층(10)에 개구부(28)를 형성할 수 있다.
아울러, 상술한 것과 같은 레지스터 마스크는, 예를 들면, 수산화나트륨, 수산화칼륨, 유기 아민 등을 포함하는 알칼리성의 용제를 이용하여 솔더 레지스트층(10)으로부터 박리할 수 있다.
그 다음에, 디스미어 처리하는 공정에서는 개구부(28)의 형성 등에서 생긴 스미어를 제거한다. 구체적으로는, 솔더 레지스트층(10)의 개구부(28)를 규정하는 측벽 부분과 도전 패턴(24)의 상면 부분(개구부(28)에 노출하는 부분)에 부착한 스미어를 제거한다.
디스미어 처리의 방법은 특별히 한정되지 않지만, 예를 들면, 이하와 같이 실시할 수 있다. 먼저, 도전 패턴(24)이나 솔더 레지스트층(10)을 적층한 기판(22)을 유기용제를 포함하는 팽윤액에 침지한다. 그 다음에, 알칼리성 과망간산염 수용액에 침지해 처리한다.
과망간산염으로는 예를 들면 과망간산칼륨, 과망간산나트륨 등을 이용할 수 있다.
과망간산염으로서 과망간산칼륨을 이용하는 경우, 침지시키는 과망간산칼륨 수용액의 온도는 45℃ 이상인 것이 바람직하고, 95℃ 이하인 것이 바람직하다. 과망간산칼륨 수용액에 대한 침지 시간은 2분 이상이 바람직하고, 20분 이하가 바람직하다. 온도 및 침지 시간이 각각 상기 상한값 이하이고, 또한 상기 하한값 이상이면 스미어를 효율적으로 제거할 수 있다.
아울러, 상기 디스미어 처리하는 공정에 대해서는 상술한 샌드 블라스트 처리 조건을 고도로 제어함으로써 생략하는 것도 가능하다. 구체적으로는, 샌드 블라스트 처리시에 불어넣는 입자의 평균 입경(D50)을 고도로 제어함으로써, 개구부(28)를 형성해 노출한 도전 패턴(24) 표면에 수지 잔류물(스미어)이 부착하는 것을 억제할 수 있다. 그 때문에, 샌드 블라스트 처리시에 불어넣는 입자의 평균 입경(D50)을 고도로 제어한 경우에는 상기 디스미어 처리하는 공정을 생략할 수 있어 배선 기판(20)의 제조 공정을 간략화하는 것도 가능하다.
디스미어 처리하는 공정에서는 상기의 습식의 디스미어 처리만을 행할 수 있지만, 상기의 습식의 처리 대신에, 혹은 추가하여, 디스미어 처리로서 플라즈마 조사를 행해도 된다.
이 때, 처리 가스로는 예를 들면 아르곤 가스, O2 가스, O3 가스, CO 가스, CO2 가스, NO 가스, NO2 가스, 또는 불소계 가스를 이용할 수 있다. 플라즈마 처리 시간은 30초 이상인 것이 바람직하고, 1분 이상인 것이 보다 바람직하다. 한편, 당해 시간은 10분 이하인 것이 바람직하고, 5분 이하인 것이 보다 바람직하다. 플라즈마 처리 시간이 상기 하한값 이상이고, 또한 상기 상한값 이하이면 스미어를 효율적으로 제거할 수 있다. 또, 상기 처리 조건을 채용함으로써 반도체 패키지의 봉지재와의 밀착성도 향상시킬 수 있다.
그 다음에, 도 3의 (b)에 나타낸 것과 같이 노출한 도전 패턴(24)의 표면에 도금막(246)을 형성한다. 구체적으로는, 개구부(28)에 노출한 도전 패턴(24)의 도전부를 덮도록 도금막(246)을 형성한다.
도금막(246)은, 예를 들면 땜납 도금막, 주석 도금막, 또는 니켈 도금막 위에 금도금막을 적층한 2층 구조의 도금막, 추가로는 무전해 도금에 의해 형성한 언더 범프 메탈(UBM) 막으로 할 수 있다.
또, 도금막(246)의 막 두께는, 특별히 한정되지 않지만, 예를 들면 2 ㎛ 이상 10 ㎛ 이하로 할 수 있다. 이것에 의해, 랜드(244) 부분을 배선 기판(20)을 이용한 실장 공정에 있어서 와이어 본딩이나 땜납에 적절한 접속부로 할 수 있다.
도금 처리의 방법은, 특별히 한정되지 않지만, 예를 들면, 전해 도금법 또는 무전해 도금법을 이용할 수 있다. 무전해 도금법을 이용하는 경우, 다음과 같이 도금막(246)을 형성할 수 있다. 아울러, 여기에서는 니켈 도금막과 금도금막의 2층으로부터 도금막(246)을 형성하는 예에 대해 설명하지만 이것에 한정되지 않는다.
먼저, 니켈 도금막을 형성한다. 무전해 니켈 도금을 행하는 경우, 도금액에 개구부(28)를 설치한 구조체(1000)를 침지한다. 이것으로 개구부(28)에 노출한 도전 패턴(24)의 도전부 위에 니켈 도금막을 형성할 수 있다.
이러한 도금액으로는 니켈납 및 환원제로서 예를 들면 차아인산염을 포함한 도금액을 이용할 수 있다. 이어서, 니켈 도금막 위에 무전해 금도금을 행한다. 무전해 금도금의 방법은 특별히 한정되지 않지만, 예를 들면 금 이온과 하지(下地) 금속의 이온과의 치환에 의해 행하는 치환 금도금으로 행할 수 있다.
그 다음에, 솔더 레지스트층(10) 및 도금막(246)의 표면을 플라즈마 처리한다.
플라즈마 처리에서는, 예를 들면 처리 가스로서 아르곤 가스, 산화성 가스, 또는 불소계 가스를 이용할 수 있다. 산화성 가스로는 O2 가스, O3 가스, CO 가스, CO2 가스, NO 가스, NO2 가스 등을 들 수 있다.
본 실시형태에서의 플라즈마 처리의 조건은 특별히 한정되지 않지만, 애싱(ashing) 처리 외, 불활성 가스 유래의 플라즈마에 접촉시키는 처리라도 된다. 아울러, 이 플라즈마 처리는 솔더 레지스트층(10)의 에칭을 수반하는 플라즈마 처리가 아닌 것이 바람직하다. 여기서, 에칭을 수반하는 플라즈마 처리란 처리 대상에 바이어스 전압을 인가하고, 또한 에칭 가스를 처리 가스로서 이용하는 플라즈마 처리를 말한다. 즉, 본 실시형태에 관한 플라즈마 처리는 처리 대상에 바이어스 전압을 인가하지 않고 실시하는 플라즈마 처리, 또는 비반응성 가스를 이용해 실시하는 플라즈마 처리인 것이 바람직하다.
아울러, 처리 대상에 바이어스 전압을 인가하지 않는 구성이란, 본 실시형태에 있어서, 기판(22)의 도전 패턴(24) 및 도금막(246)의 어느 것에도 바이어스 전압을 인가하지 않는 구성이다. 또, 플라즈마 처리 중에 기판(22)을 고정하는 플라즈마 처리 장치의 시료대 등에도 바이어스 전압을 인가하지 않는다. 아울러, 솔더 레지스트층(10)에 포함되는 필러(120)(도 5 참조)의 노출도를 올리지 않는 정도로 플라즈마 처리에 의해 조금 솔더 레지스트층(10)의 표면이 깎아져도 된다. 플라즈마 처리 시간은 30초 이상인 것이 바람직하고, 1분 이상인 것이 보다 바람직하다. 한편, 당해 시간은 10분 이하인 것이 바람직하고, 5분 이하인 것이 보다 바람직하다. 플라즈마 처리 시간이 상기 하한값 이상이고, 또한 상기 상한값 이하이면 패키지의 내구성을 보다 확실히 향상시킬 수 있다.
본 실시형태에 관한 제조 방법에 있어서는 이상과 같이 하여 배선 기판(20)을 제작한다.
또, 본 실시형태에 관한 배선 기판(20)의 솔더 레지스트층(10)의 표면에서는, 도 5에 나타낸 것과 같이, 적어도 하나의 필러(120)의 일부분이 솔더 레지스트층(10)에 매설되고, 타부분이 솔더 레지스트층(10)의 표면(도 5 중, 상면)으로부터 돌출하고 있는 것이 바람직하다.
또, 제조한 배선 기판(20)의 솔더 레지스트층(10)의 표면에는 필러(120)가 이탈해 형성된 크레이터상의 요부(110)가 형성되어 있는 것이 바람직하다.
또, 제조한 배선 기판(20)의 솔더 레지스트층(10)의 표면에는 상기의 필러(120)의 일부가 솔더 레지스트층(10)의 표면으로부터 돌출함으로써 형성된 돌출부와 요부(110)의 어느 한 쪽만이 존재해도 되지만, 상기의 돌출부와 요부(110)가 모두 존재하는 것이 보다 바람직하다. 이러한 솔더 레지스트층(10)의 표면 형태로 함으로써, 내구성이 뛰어난 패키지를 제조할 수 있는 배선 기판(20)을 보다 확실히 실현할 수 있다.
상술한 필러(120)의 함유 조건, 디스미어 처리의 조건, 도금 처리의 조건, 플라즈마 처리의 조건 등을 복합적으로 적절히 조정함으로써, 솔더 레지스트층(10)의 표면을 상기와 같은 형태로 할 수 있다. 아울러, 필러(120)의 상세에 대해서는 후술한다.
아울러, 특허문헌 1 및 2에 기재되는 종래의 제조 프로세스에서는 솔더 레지스트층에 복수의 개구부를 형성하는 과정에서 솔더 레지스트층을 형성하는 재료의 경화도 등의 물성이 변동한다. 그 때문에, 최초로 개구한 개구부와 마지막에 개구한 개구부에서, 각 개구부에 대해 그 개구 형상이나 개구의 깊이에 편차가 생겨 버리고 있었다. 본 실시형태에 관한 제조 방법에 의하면, 이와 같이 복수의 개구부(28)를 형성하는 경우에 있어서도 언더 에칭이 발생하는 일이 없이 솔더 레지스트층(10)을 단시간에 효율적으로 균일하게(편차없이) 제거할 수 있다. 이것에 의해, 도전 패턴(24)의 상면을 개구부(28)에 확실히 노출시킬 수 있다.
특허문헌 1 및 2에 기재되는 종래의 제조 프로세스에서의 개구부의 형성 방법에서는 제거하는 솔더 레지스트층(10)의 깊이를 조절할 수 없었다. 다른 한편으로, 본 실시형태에 관한 제조 방법에 의하면, 샌드 블라스트 처리라고 하는 특정한 공법을 이용함으로써, 개구부(28)를 형성할 때에 제거하는 솔더 레지스트층(10)의 깊이를 제어하는 것이 가능하다. 그 때문에, 본 실시형태에 관한 제조 방법에 있어서는 샌드 블라스트 처리의 조건에 따라 기판 위에 설치된 미세 회로(도전 패턴(24)) 중 땜납 범프나 본딩 와이어와 접속되는 부분(후술하는 랜드(244)) 이외의 영역을 노출시키는 일 없이 개구부(28)를 형성할 수 있다.
구체적으로는, 본 실시형태에 관한 제조 방법에 의하면, 샌드 블라스트 처리의 조건을 고도로 제어함으로써 개구부(28)의 깊이를 제어할 수 있다. 그 때문에, 도전 패턴(24)의 측면에 솔더 레지스트층(10)의 단부가 접한 상태가 되도록 개구부(28)의 형상을 제어할 수 있다. 이러한 개구 형상으로 한 경우에는 솔더 레지스트층(10)에 의해 도전 패턴(24)의 측면을 보호할 수 있다. 이것에 의해, 배선 기판(20)이나 반도체 패키지(102)를 제조할 때에 충격이 가해진 경우에 있어서도 미세 회로와 기판(22)의 밀착성이 높아지기 때문에 미세 회로가 기판(22)으로부터 박리하는 것을 방지할 수 있다.
또, 본 실시형태에 관한 제조 방법에 있어서, 샌드 블라스트 처리 조건을 고도로 제어한 경우에는 디스미어 처리를 행하는 일 없이 땜납 범프(땜납 볼)(30)(도 7 참조)나 본딩 와이어(50)(도 7 참조)와 도전 패턴(24)이 뛰어난 접속 신뢰성을 갖고 접속된다. 그 때문에, 본 실시형태에 관한 제조 방법에 의하면, 특허문헌 1 및 2에 기재되는 종래의 제조 프로세스와 비교하여 배선 기판(20)의 제조 공정을 간략화하는 것도 가능하다.
추가로, 본 실시형태에 관한 제조 방법에 의하면, 샌드 블라스트 처리라고 하는 특정한 공법을 이용해 솔더 레지스트층(10)에 개구부(28)를 형성하고 있기 때문에, 노출한 도전 패턴(24)의 표면에 적당한 거칠기(요철)를 생기게 할 수 있다. 도전 패턴(24)의 표면에 상술한 적당한 거칠기(요철)가 있는 경우에는 후속 공정에 있어서 당해 도전 패턴(24)과 땜납 범프(30)나 본딩 와이어(50)를 보다 한층 강고하게 접속시킬 수 있다. 그 때문에, 본 실시형태에 관한 제조 방법에 의하면, 얻어진 배선 기판(20)을 이용하는 반도체 패키지(102)나 전자기기의 제조시나 사용시에 열이력이 걸리거나 반도체 패키지(102)나 전자기기를 장기 사용하고 있는 경우에 있어서도 높은 신뢰성을 경시적으로 유지할 수 있다.
아울러, 특허문헌 1 및 2에 기재되는 종래의 제조 프로세스에 있어서 솔더 레지스트층에 개구부를 형성하기 위하여 케미컬 에칭법이나 플라즈마 처리법을 이용한 경우에 있어서도 노출한 도전 패턴(24)의 표면에 거칠기가 생기는 일은 있다. 그렇지만, 본 실시형태에 관한 제조 방법과 같이 샌드 블라스트 처리라고 하는 특정한 공법을 이용한 경우에 생기는 도전 패턴(24)의 표면 거칠기와 특허문헌 1 및 2에 기재되는 종래의 제조 프로세스에 있어서 생기는 도전 패턴의 표면 거칠기는 도전 패턴 표면의 형상이나 화학 상태가 다르다. 그리고, 본 실시형태에 관한 제조 방법과 같이 샌드 블라스트 처리라고 하는 특정한 공법을 이용한 경우에는, 이유는 분명하지 않지만, 도전 패턴(24)과 땜납 범프(30)나 본딩 와이어(50)의 접속을 강고하게 할 수 있다.
그리고, 본 실시형태에 관한 배선 기판(20)의 제조 방법에 있어서는 솔더 레지스트층(10)의 개구부(28)를 규정하는 측벽 부분과 노출한 도전 패턴(24)의 개구부(28)에 노출하는 부분(상면 부분)에 대해 디스미어 처리를 행해도 된다. 이렇게 함으로써, 만일 샌드 블라스트 처리의 조건을 제어하지 않았다 하더라도, 솔더 레지스트층(10)의 개구부(28)를 규정하는 내주면, 즉 솔더 레지스트층(10)의 개구부(28)를 규정하는 측벽 부분과 도전 패턴(24)의 개구부(28)에 노출하는 부분에 부착한 수지 잔류물(스미어)을 완전히 제거할 수 있다. 그 때문에, 샌드 블라스트 처리라고 하는 특정한 공법으로 개구부(28)를 형성한 후 디스미어 처리를 행한 경우에는 특허문헌 1 및 2에 기재되는 종래의 제조 프로세스와 비교하여 보다 한층 뛰어난 접속 신뢰성을 갖는 반도체 패키지(102)를 수율 좋게 제작 가능한 배선 기판(20)을 얻을 수 있다.
추가로, 상술한 것과 같이 샌드 블라스트 처리에 의해 개구부(28)를 형성한 후 디스미어 처리를 행하는 경우에는 봉지제(봉지 수지)와의 밀착성이 뛰어난 배선 기판(20)을 수율 좋게 제조할 수 있다. 이유는 확실하지 않지만, 배선 기판의 표면의 화학 상태나 형태가 적절하게 되기 때문이라고 생각할 수 있다.
<배선 기판(20)>
도 6은 본 실시형태에 관한 배선 기판(20)의 구조의 일례를 나타내는 모식도이다.
도 6에 나타낸 것과 같이, 본 실시형태에 관한 배선 기판(20)의 제조 방법에 의해 얻어지는 배선 기판(20)은 기판(22), 도전 패턴(24) 및 솔더 레지스트층(10)을 구비한다. 도전 패턴(24)은 기판(22)의 표리의 가장 외측의 면 중의 적어도 한 쪽의 면에 설치되어 있다. 솔더 레지스트층(10)은 배선 기판(20)의 가장 외측의 층이며, 도전 패턴(24)의 일부를 덮도록 도전 패턴(24) 위에 설치되어 있다. 솔더 레지스트층(10)의 소정의 영역에는, 예를 들면 복수의 개구부(28)가 설치되어 있고, 적어도 1개의 개구부(28) 내에는 도전 패턴(24)의 도전부의 일부가 위치하고 있다.
기판(22)이 코어 기판인 경우 적어도 1개의 절연층을 포함한다. 이 때, 기판(22)이 구비하는 절연층은, 예를 들면 섬유 기재에 수지 조성물을 함침하여 이루어지는 수지 기재이다. 상술한 것과 같이, 본 실시형태에 관한 배선 기판(20)에 대해 기판(22)이 코어 기판인 경우를 예로 들어 설명한다.
기판(22)의 절연층을 구성하는 수지 조성물로는 열경화성 수지를 이용할 수 있다. 기판(22)은 단단한 기판이어도 되고, 유연한 기판이어도 된다. 기판(22)의 두께는 특별히 한정되지 않지만, 예를 들면 10 ㎛ 이상 300 ㎛ 이하로 할 수 있다.
또, 기판(22)은 1개의 절연층만을 갖고 그 편면(片面)에만 도전 패턴(24)이 형성된 편면판이어도 되고, 1개의 절연층만을 갖고 그 표리면의 양쪽 모두에 도전 패턴(24)이 설치된 양면판이어도 되며, 2층 이상의 절연층을 갖는 다층판이어도 된다. 기판(22)이 다층판인 경우, 기판(22) 내에는 2개의 절연층에 끼워진 배선층이 한층 이상 형성된다.
또, 기판(22)이 양면판 혹은 다층판인 경우, 기판(22)의 한 표면(한 쪽의 가장 외측의 면)에 설치된 도전 패턴(24)은 반대측의 표면(다른 쪽의 가장 외측의 면)에 설치된 도전 패턴(24)이나 기판(22)의 내부에 설치된 배선층과 적어도 일부의 절연층을 관통하는 쓰루홀(도시하지 않음)을 통해 서로 전기적으로 접속되어 있다.
기판(22)의 표면과 이면의 적어도 한 쪽의 표면(가장 외측의 면)에는 도전 패턴(24)이 설치되어 있다. 도전 패턴(24)은 예를 들면 기판(22)에 적층된 동막(銅膜)을 선택 에칭하여 형성된 패턴이다.
도전 패턴(24)은 도전부로서 랜드(244)와 라인(242)을 포함한다. 랜드(244)는 주로 배선 기판(20)에 실장되는 소자나 부품과 도전 패턴(24)을 전기적으로 접속하는 접속부이며, 예를 들면 도전 패턴(24)의 다른 부분 혹은 기판(22) 내의 배선층에 접속된 원형이나 사각형의 부분이다.
아울러, 랜드(244)의 중심에는 전자 부품의 단자 등을 삽입하는 홀이 설치되어 있어도 된다. 그리고, 라인(242)은 주로 랜드(244) 끼리를 서로 전기적으로 접속하는 선상의 부분이다.
배선 기판(20)에 있어서, 도전 패턴(24) 위에는 솔더 레지스트층(10)이 적층되어 있다.
솔더 레지스트층(10)에는 주로 랜드(244)가 설치된 영역에 개구부(28)가 설치되어 있고, 랜드(244)의 상면은 솔더 레지스트층(10)에 피복되어 있지 않다. 즉, 랜드(244) 위에는 솔더 레지스트층(10)이 설치되지 않고 랜드(244)가 노출하고 있다.
아울러, 랜드(244) 위에는, 예를 들면 니켈 및 금의 도금막이나 땜납의 도금막 등의 도전막이 적층되어 있어도 된다. 다만, 솔더 레지스트층(10)에는 추가로 랜드(244) 이외의 부분에 개구부(28)가 설치되어 있어도 되고, 라인(242)의 일부를 노출시키는 개구부(28)가 있어도 된다. 또, 랜드(244) 모두가 개구부(28)에 위치할 필요는 없고, 솔더 레지스트층(10)에 덮인 랜드(244)가 있어도 된다.
배선 기판(20)의 솔더 레지스트층(10)은 그 표면의 산술 평균 조도(Ra)가 0.08 ㎛ 이상인 것이 바람직하고, 0.25 ㎛ 이상인 것이 보다 바람직하다. 또, Ra는 0.50 ㎛ 이하인 것이 바람직하고, 0.40 ㎛ 이하인 것이 보다 바람직하다. 산술 평균 조도(Ra)는 JIS-B0601에 준거해 측정할 수 있다.
Ra가 상기 하한값 이상이고, 또한 상기 상한값 이하인 것에 의해 온도 변화에 의한 솔더 레지스트층(10)과 봉지 수지(40)의 밀착성의 변동이 작기 때문에 안정된 내구성을 얻을 수 있다. 또, Ra가 상기 상한값 이하이면 솔더 레지스트층(10) 위에 액상 봉지 수지의 전사를 행하는 경우에 높은 패터닝 정밀도를 얻을 수 있다. 따라서, 트랜스퍼 성형 등에 한정하지 않고, 봉지 수지를 솔더 레지스트층(10) 위에 형성하는 프로세스의 선택 자유도가 뛰어난다.
예를 들면 패터닝 정밀도를 충분히 얻을 수 없는 경우, 수지 봉지할 때에 솔더 레지스트층(10) 위의 불필요한 부분에 봉지 수지가 형성되어 버려 패키지가 불량이 된다. 그 때문에, 도포법이나 전사법에서의 봉지 수지의 성형을 할 수 없다. 따라서, Ra가 상기 상한값 이하이고, 또한 하한값 이상인 것에 의해 패터닝 정밀도와의 내구성의 성능 밸런스가 좋은 배선 기판(20)을 실현할 수 있다. 또, Ra가 상기 상한값 이하이고, 또한 상기 하한값 이상인 것에 의해 고온 하에서의 솔더 레지스트층(10)과 봉지 수지(40)의 밀착성의 저하가 확실히 억제된다.
솔더 레지스트층(10)의 유리 전이 온도(Tg)는, 예를 들면 150℃ 이상인 것이 바람직하다. 이것에 의해, 솔더 레지스트층(10)의 내열성 및 내리플로우(reflow)성의 향상 등을 도모하는 것이 가능해진다. 한편으로, 상기 Tg의 상한값은 특별히 한정되지 않지만, 예를 들면 280℃로 할 수 있다.
솔더 레지스트층(10)의 25℃에서의 저장 탄성률은 1 GPa 이상인 것이 바람직하고, 5 GPa 이상인 것이 보다 바람직하다. 또, 20 GPa 이하인 것이 바람직하다. 솔더 레지스트층(10)의 25℃에서의 저장 탄성률이 상기 상한값 이하이고, 또한 상기 하한값 이상이면 내구성이 뛰어난 패키지를 제조 가능한 배선 기판(20)을 보다 확실히 얻을 수 있다. 또, 당해 저장 탄성률이 상기 하한값 이상이면 휨 등에 대해 뛰어난 내성을 구비하는 배선 기판(20)을 얻을 수 있다.
본 실시형태에 있어서, 상기 저장 탄성률 및 상기 Tg는, 예를 들면 동적 점탄성 측정 장치를 이용해 주파수 1 Hz, 승온 속도 5℃/분의 조건에서 동적 점탄성 시험을 행함으로써 얻어지는 측정 결과로부터 산출할 수 있다. 동적 점탄성 측정 장치로는 특별히 한정되지 않지만, 예를 들면 TA 인스트루먼트사제 DMA983을 이용할 수 있다.
솔더 레지스트층(10)의 선팽창률은 Tg 이하에 있어서 10 ppm/℃ 이상인 것이 바람직하다. 또, 50 ppm/℃ 이하인 것이 바람직하다. 선팽창률이 상기 상한값 이하이고, 또한 상기 하한값 이상이면 내구성이 뛰어난 패키지를 제조할 수 있는 배선 기판(20)을 보다 확실히 실현할 수 있다.
본 실시형태에 있어서는, 예를 들면 열기계 측정 장치를 이용해 승온 속도 10℃/분의 조건에서 측정함으로써 얻어지는 선팽창 계수의 25∼50℃에서의 평균을 산출하고, 이것을 Tg 이하에서의 상기 선팽창률로 할 수 있다.
아울러, 본 실시형태에서는, 예를 들면 후술하는 열경화성 수지 조성물(P) 중에 포함되는 각 성분의 종류나 배합량, 열경화성 수지 조성물(P)의 조제 방법 등을 적절히 선택함으로써, 상기 저장 탄성률, 상기 Tg 및 상기 선열팽창률을 제어하는 것이 가능하다.
배선 기판(20)은 예를 들면 인터포저 혹은 메인 보드로서 이용할 수 있다.
패키지나 전자 장치의 제조를 위해서는 배선 기판(20) 위에 봉지 수지(40)를 형성한다.
상술한 것과 같은 배선 기판(20)을 이용한 패키지 등의 완성품에 있어서는 솔더 레지스트층(10)과 봉지 수지(40) 사이의 높은 밀착성이 확보된다. 따라서, 내구성, 내습성이 뛰어나고, 신뢰성이 높은 패키지나 전자 장치를 안정하게 제조할 수 있다. 아울러, 패키지란 배선 기판(20) 위에 여러 가지 파트가 탑재되어 예를 들면 봉지 수지(40)와 이들 파트가 일괄 봉지된 전자 부품을 말한다. 반도체 패키지(102)는 패키지의 일례이며, 패키지에는 일괄 봉지된 ECU(Electric Control Unit) 등도 포함한다.
<반도체 패키지(102)>
도 7은 본 실시형태에 관한 반도체 패키지(102)의 구조의 일례를 나타내는 단면 모식도이다.
도 7에 나타낸 것과 같이, 본 실시형태에 관한 반도체 패키지(102)는 배선 기판(20), 반도체 소자(60) 및 봉지 수지(40)를 구비한다. 반도체 소자(60)는 배선 기판(20) 위에 배설되어 있다. 봉지 수지(40)는 배선 기판(20)의 적어도 반도체 소자(60)가 설치된 면 및 반도체 소자(60)를 덮고 있다. 배선 기판(20)은 기판(22), 도전 패턴(24) 및 솔더 레지스트층(10)을 구비한다. 도전 패턴(24)은 기판(22)의 표리(도 7 중, 상하면)의 가장 외측의 면 중의 적어도 한 쪽의 면에 설치되어 있다. 솔더 레지스트층(10)은 배선 기판(20)의 가장 외측의 층이며, 도전 패턴(24) 위에 설치되어 있다. 솔더 레지스트층(10)에는 복수의 개구부(28)가 설치되어 있고, 적어도 1개의 개구부(28) 내에는 도전 패턴(24)의 도전부의 일부가 위치하고 있다. 이하에 상세히 설명한다.
본 실시형태에 관한 반도체 패키지(102)에서는 상술한 배선 기판(20)의 한 쪽의 면(이하에서는 「상면」이라고 부름)의 솔더 레지스트층(10) 위에 적어도 1개의 반도체 소자(60)가 배설되어 있다.
반도체 패키지(102)에 있어서, 배선 기판(20)은 예를 들면 인터포저이며, 반도체 소자(60)는 예를 들면 반도체 웨이퍼로부터 잘라진 LSI 칩이다.
또, 배선 기판(20)의 상면에는 반도체 소자(60)에 더하여, 예를 들면 저항이나 용량으로서 기능하는 전자 부품 등이 추가로 배설되어 있어도 된다. 반도체 소자(60)는 다이 어태치(die attach)재(62)를 통해 솔더 레지스트층(10) 위에 고정되어 있다.
반도체 소자(60)에는 그 표면에 전기적으로 접속 가능한 접속 패드(도시하지 않음)가 설치되어 있고, 접속 패드는, 예를 들면 반도체 소자(60)의 내부에 만들어진 회로에 접속되어 있다. 배선 기판(20)에 설치된 도전 패턴(24)의 일부분인 랜드(244)는 솔더 레지스트층(10)의 개구부(28)에 설치되어 있다.
그리고, 랜드(244)와 반도체 소자(60)의 접속 패드는 본딩 와이어(50)에 의해 접속되어 있다. 아울러, 본 실시형태에 관한 반도체 패키지(102)에서는 랜드(244) 위에 도금막(246)이 추가로 설치되어 있고, 랜드(244)는 도금막(246)을 통해 본딩 와이어(50)에 접속되어 있다. 또, 본딩 와이어(50)에서 접속되는 대신에 리드 선이나 땜납에 의해 접속되어 있어도 된다.
봉지 수지(40)는 배선 기판(20)의 상면의 표면에 노출한 솔더 레지스트층(10)과, 기판(22)과, 도금막(246)과, 반도체 소자(60) 중 다이 어태치재(62)에서 배선 기판(20)과 접합된 면 이외의 면과 본딩 와이어(50)를 덮고 있다. 아울러, 봉지 수지(40)는 배선 기판(20)의 반도체 소자(60)가 설치된 면의 전면을 덮고 있어도 되고, 당해 면의 일부를 노출시켜 덮고 있어도 된다.
반도체 패키지(102)의 배선 기판(20)에는 상면과는 반대측의 면(이하에서는 「하면」이라고 부름)에 추가로 복수의 개구부(28)과 개구부(28)의 내부의 랜드(244)가 설치되어 있다. 그리고, 각각의 랜드(244)는 도금막(246)에 덮이고, 추가로 도금막(246)에 접속된 땜납 범프(30)가 설치되어 있다.
여기에서는, 본 실시형태에 관한 반도체 패키지(102)로서 플립 칩 접속의 패키지의 예에 대해 설명하였지만 이것에 한정되지 않는다. 반도체 패키지로는, 예를 들면, 와이어 본딩이나 TAB(Tape Automated Bonding) 접속되는 패키지라도 된다.
반도체 패키지(102)에 있어서, 솔더 레지스트층(10)과 봉지 수지(40) 사이의 25℃에서의 전단 강도를 S1로 할 때, S1은 15 N/㎟ 이상인 것이 바람직하고, 29 N/㎟ 이상인 것이 보다 바람직하다. 당해 전단 강도가 상기 하한값 이상이면 솔더 레지스트층(10)과 봉지 수지(40) 사이의 밀착성이 뛰어나고, 반도체 패키지(102)의 내구성이 보다 확실히 향상한다.
반도체 패키지(102)에 있어서, 솔더 레지스트층(10)과 봉지 수지(40) 사이의 260℃에서의 전단 강도를 S2로 할 때, S2는 8 N/㎟ 이상인 것이 바람직하다. 상기 하한값 이상이면 반도체 패키지(102)의 내구성이 보다 확실히 향상한다. 고온 환경 하에서의 사용이나, 회로 동작에서의 발열로 반도체 패키지(102)의 온도가 올라도 솔더 레지스트층(10)과 봉지 수지(40) 사이의 높은 밀착성이 유지되기 때문이다.
추가로, 반도체 패키지(102)에 있어서, S2/S1은 0.1 이상인 것이 바람직하고, 0.2 이상인 것이 보다 바람직하다. 또, S2/S1은 0.9 이하로 할 수 있다. S2/S1이 상기 하한값 이상이면 반도체 패키지(102)의 내구성이 보다 확실히 향상한다. 고온 하에서의 솔더 레지스트층(10)과 봉지 수지(40) 사이의 밀착성의 저하가 효과적으로 억제되기 때문이다.
각 온도에서의 전단 강도는 예를 들면 전단 강도 측정 장치(DAGE사제, PC2400)를 이용해 측정할 수 있다.
<전자 장치(70)>
도 8은 본 실시형태에 관한 전자 장치(70)의 구조의 일례를 나타내는 단면 모식도이다.
도 8에 나타낸 것과 같이, 본 실시형태에 관한 전자 장치(70)는 반도체 패키지(102)를 구비한다. 반도체 패키지(102)는 배선 기판(20), 반도체 소자(60) 및 봉지 수지(40)를 구비한다. 반도체 소자(60)는 배선 기판(20) 위에 배설되어 있다. 봉지 수지(40)는 배선 기판(20)의 적어도 하나의 면(도 8에서는 상면) 및 반도체 소자(60)를 덮고 있다. 배선 기판(20)은 기판(22), 도전 패턴(24) 및 솔더 레지스트층(10)을 구비한다. 도전 패턴(24)은 기판(22)의 표리의 가장 외측의 면 중의 적어도 한 쪽의 면에 설치되어 있다. 솔더 레지스트층(10)은 배선 기판(20)의 가장 외측의 층이며, 도전 패턴(24) 위에 설치되어 있다. 솔더 레지스트층(10)에는 복수의 개구부(28)가 설치되어 있다. 적어도 1개의 개구부(28) 내에는 도전 패턴(24)의 도전부의 일부가 위치하고 있다. 이하에 상세히 설명한다.
전자 장치(70)에서는 배선 기판인 메인 보드(710) 위에 적어도 1개의 반도체 패키지(102)가 배설되어 있다. 메인 보드(710)는 상술한 배선 기판(20)과 동일한 배선 기판이어도 되고, 다른 배선 기판이어도 된다. 반도체 패키지(102)는 상술한 배선 기판(20)을 포함하는 반도체 패키지(102)이다. 메인 보드(710) 위에는 반도체 패키지(102)에 더하여 커넥터, 저항, 용량 등의 필요한 전자 부품(720)이 1개 이상 배설되어 있어도 된다.
메인 보드(710) 위에 배설된 반도체 패키지(102)나, 그 외의 전자 부품(720) 등은 접속부(716)에 의해 메인 보드(710)의 도전 패턴(712) 중 노출한 도전부(714)에 접속되어 있다. 반도체 패키지(102)나 전자 부품(720)은 메인 보드(710)에 설치된 도전 패턴(712)에 접속되어 전자 회로를 구성한다.
<반도체 패키지(102)의 제조 방법>
본 실시형태의 반도체 패키지(102)의 제조 방법은 도 2의 (b)에 나타내는 구조체(1000)를 준비하는 공정과, 도 3의 (a)에 나타낸 것과 같이 솔더 레지스트층(10)에 도전 패턴(24)의 일부를 노출시키는 개구부(28)를 형성하는 공정과, 노출한 도전 패턴(24) 위에 땜납 범프(30) 또는 본딩 와이어(50)의 단부를 용융해 융착시키는 공정을 이 순서로 포함한다. 그리고, 솔더 레지스트층(10)에 개구부(28)를 형성하는 공정은 솔더 레지스트층(10) 중, 개구부(28)를 형성해야 하는 소정의 영역에 샌드 블라스트 처리를 행하는 프로세스를 포함한다. 이 프로세스에 의해 언더 에칭이 발생하는 일 없이 솔더 레지스트층(10)을 단시간에 효율적으로 균일하게 제거할 수 있다. 이것에 의해 도전 패턴(24)의 상면을 개구부(28)에 확실히 노출시킬 수 있다. 그 때문에, 본 실시형태에 관한 제조 방법에 의하면, 특허문헌 1 및 2에 기재되는 종래의 제조 프로세스와 비교하여 접속 신뢰성이 뛰어난 반도체 패키지를 수율 좋게 얻을 수 있다.
본 실시형태에 관한 제조 방법에 의하면 도전 패턴(24)과 땜납 범프(30)나 본딩 와이어(50)를 강고하게 접속시키는 것이 가능하다. 그 때문에, 특허문헌 1 및 2에 기재되는 종래의 제조 프로세스와 비교하여 접속 신뢰성을 향상시킬 수 있다.
그리고, 특허문헌 1 및 2에 기재되는 종래의 제조 프로세스에서의 개구부(28)의 형성 방법에서는 제거하는 솔더 레지스트층(10)의 깊이를 제어할 수 없었다. 다른 한편으로, 본 실시형태에 관한 제조 방법에 의하면, 샌드 블라스트 처리라고 하는 특정한 공법을 이용함으로써 개구부(28)를 형성할 때에 제거하는 솔더 레지스트층(10)의 깊이를 제어하는 것이 가능하다. 그 때문에, 본 실시형태에 관한 제조 방법에 있어서는 샌드 블라스트 처리의 조건에 따라 기판 위에 설치된 미세 회로 중 땜납 범프나 본딩 와이어와 접속되는 부분 이외의 영역을 노출시키는 일 없이 개구부(28)를 형성할 수 있다. 이것에 의해 배선 기판(20)이나 반도체 패키지(102)를 제조할 때에 가하는 충격에 의해 미세 회로가 파손해 버리는 것을 막을 수도 있어 내구성이 뛰어난 반도체 패키지(102)를 얻을 수 있다.
또, 본 실시형태에 관한 제조 방법에 의하면, 샌드 블라스트 처리라고 하는 특정한 공법을 이용해 솔더 레지스트층(10)에 개구부(28)를 형성한다. 그 때문에, 개구부(28)를 형성할 때에 수지 잔류물(스미어)이 솔더 레지스트층(10)의 개구부(28)를 규정하는 측벽 부분 및 도전 패턴(24)의 상면 부분에 부착하는 것을 억제할 수 있다. 그리고, 샌드 블라스트 처리 조건을 고도로 제어한 경우에는 디스미어 처리를 행하는 일 없이 땜납 범프(30)나 본딩 와이어(50)의 접속 신뢰성이 뛰어난 도전 패턴(24)을 형성할 수도 있다. 그 때문에, 본 실시형태에 관한 제조 방법에 의하면, 특허문헌 1 및 2에 기재되는 종래의 제조 프로세스와 비교하여 반도체 패키지(102)의 제조 공정을 간략화하는 것도 가능하다.
이하, 본 실시형태에 관한 반도체 패키지(102)의 제조 방법에 대해 상세히 설명한다. 본 실시형태에 관한 제조 방법에 있어서는, 먼저 상술한 배선 기판(20)의 제조 방법과 동일하게 하여 배선 기판(20)을 준비한다.
그 다음에, 반도체 소자(60)를 배설하는 공정에서는 준비한 배선 기판(20)의 솔더 레지스트층(10) 위에 반도체 소자(60)를 배설한다. 이 때, 예를 들면, 다이 어태치재(62)를 통해 반도체 소자(60)를 배선 기판(20) 위에 탑재한다. 반도체 소자(60)와 배선 기판(20)을 접속하는 본딩 와이어(50)는, 예를 들면 배선 기판(20)의 상면의 개구부(28)에 노출한 도전 패턴(24)에 본딩한다. 그 다음에, 봉지하는 공정에서는 배선 기판(20)의 상면, 반도체 소자(60) 및 본딩 와이어(50)를 봉지 수지(40)에 의해 봉지한다. 봉지 수지(40)로는 예를 들면 에폭시 수지 조성물을 이용할 수 있다. 봉지 수지(40)와 배선 기판(20) 등을 몰드(봉지)하는 방법으로는 트랜스퍼 성형법, 사출 성형법, 전사법, 도포법 등을 이용할 수 있다. 또, 봉지 수지(40)의 경화는, 예를 들면 150℃ 이상 200℃ 이하에서 가열함으로써 행해진다.
또, 배선 기판(20)에 외부 접속 단자인 땜납 범프(30)가 설치되는 예에 있어서는, 예를 들면, 배선 기판(20)의 하면측의 개구부(28)에 노출한 도전 패턴(24) 위에 땜납 범프(30)를 형성한다. 아울러, 본 실시형태에 관한 반도체 패키지(102)와 플립 칩 접속의 패키지의 예에 대해 설명하였지만, 반도체 패키지(102)는 이것에 한정되지 않는다. 반도체 패키지로는, 예를 들면, 와이어 본딩이나 TAB 접속되는 패키지라도 된다.
<전자 장치의 제조 방법>
도 8에 예시한 전자 장치(70)는 상술한 것과 같이 얻어진 반도체 패키지(102)를 메인 보드(710) 위에 그 외의 전자 부품(720)과 함께 실장함으로써 얻을 수 있다.
반도체 패키지(102) 및 전자 부품(720)은 접속부(716)나 땜납 범프(30) 등의 접속 단자를 각각 1개 이상 갖고, 접속 단자에 있어서, 메인 보드(710)의 도전 패턴(712) 중 노출한 도전부(714)에 전기적으로 접속된다. 접속 단자와 도전부(714)의 접속은, 예를 들면 다음과 같이 행할 수 있다.
먼저, 메인 보드(710)의 노출한 도전부(714)의 필요 개소에 땜납 페이스트를 인쇄한다. 여기서, 반도체 패키지(102)가 땜납 범프(30)를 갖는 경우에는 땜납 범프(30)를 접속하는 도전부(714)에는 땜납 페이스트의 인쇄는 불필요하다.
그 다음에, 메인 보드(710) 위의 소정의 위치에 전자 부품(720) 및 반도체 패키지(102)를 배치한다.
그 후, 반도체 패키지(102)나 전자 부품(720)을 실은 메인 보드(710)을 리플로우 로(爐)에 도입하여 리플로우 처리(가열 처리)한다. 리플로우 처리에 의해 인쇄된 땜납 페이스트나 땜납 범프(30)가 녹아지고, 그 후 냉각함으로써, 반도체 패키지(102) 및 전자 부품(720)이 각각 메인 보드(710)에 땜납된다.
본 실시형태에 관한 전자 장치(70)의 제조 방법은 가열 처리 공정을 포함한다. 가열 처리는 예를 들면 리플로우 처리이다. 예를 들면, 반도체 패키지(102)가 와이어 본딩으로 메인 보드(710)에 접속되는 패키지인 경우에도 전자 부품(720)을 표면 실장하기 위해 가열 처리를 행할 수 있다. 따라서, 가열 처리를 거친 후에 있어서도, 솔더 레지스트층(10)과 봉지 수지(40) 사이의 접합 강도가 충분히 높으면 보다 확실히 패키지의 내구성을 향상시킬 수 있다.
또, 전자 장치(70)는 고습도 하에서 사용되는 경우가 있다. 그 같은 경우에도 솔더 레지스트층(10)과 봉지 수지(40) 사이의 접합 강도가 충분히 높으면 보다 확실히 패키지의 내구성을 향상시킬 수 있다.
그리고, 전자 장치(70)에 포함되는 반도체 패키지(102)가 뛰어난 내구성 및 뛰어난 내습성을 갖는 것에 의해 신뢰성이 높은 전자 장치(70)을 얻을 수 있다. 아울러, 전자 장치(70)는 추가로 봉지 수지로 일괄 봉지해도 된다. 메인 보드(710)가 상술한 배선 기판(20)이고, 전자 장치(70)가 일괄 봉지되어 있는 경우, 전자 장치(70)을 패키지로서 제조할 수도 있다.
본 실시형태에 관한 제조 방법에 의하면, 언더 에칭이 발생하는 일 없이 솔더 레지스트층(10)을 단시간에 효율적으로 균일하게 제거할 수 있다. 이것에 의해, 도전 패턴(24)의 상면을 개구부(28)에 확실히 노출시킬 수 있다. 그 때문에, 본 실시형태에 관한 제조 방법에 의하면, 특허문헌 1 및 2에 기재되는 종래의 제조 프로세스와 비교하여 접속 신뢰성이 뛰어난 반도체 패키지(102)를 수율 좋게 얻을 수 있다.
그리고, 본 실시형태에 관한 제조 방법에 의하면, 샌드 블라스트 처리라고 하는 특정한 공법을 이용함으로써, 개구부(28)를 형성할 때에 제거하는 솔더 레지스트층(10)의 깊이를 제어하는 것이 가능하다. 이것에 의해, 도전 패턴(24)의 측면에 접하도록 솔더 레지스트층(10)을 잔존시킬 수 있다. 이것에 의해, 미세 회로를 노출시키는 일 없이 개구부(28)를 형성할 수 있다. 그 때문에, 이것에 의해, 배선 기판(20)이나 반도체 패키지(102)를 제조할 때에 충격이 가해진 경우에 있어서도 미세 회로가 기판(22)으로부터 박리할 일이 없는 높은 밀착성을 실현할 수 있다.
또, 본 실시형태에 관한 제조 방법에 의하면, 샌드 블라스트 처리라고 하는 특정한 공법을 이용해 솔더 레지스트층(10)에 개구부(28)를 형성하기 때문에, 개구부(28)를 형성할 때에 수지 잔류물(스미어)이 솔더 레지스트층(10)의 개구부(28)를 규정하는 측벽 부분과 도전 패턴(24)의 상면 부분에 부착하는 것을 억제할 수 있다.
그리고, 샌드 블라스트 처리 조건을 고도로 제어한 경우에는 디스미어 처리를 행하는 일 없이 땜납 범프(30)나 본딩 와이어(50)의 접속 신뢰성이 뛰어난 도전 패턴(24)을 형성할 수도 있다. 그 때문에, 본 실시형태에 관한 제조 방법에 의하면, 특허문헌 1 및 2에 기재되는 종래의 제조 프로세스와 비교하여 제조 공정을 간략화하는 것도 가능하다.
추가로, 본 실시형태에 관한 제조 방법에 의하면, 복수의 개구부(28)를 형성하는 경우에 있어서도, 모든 개구부(28)에 있어서 도전 패턴(24)의 상면을 개구부(28)에 노출시킬 수 있고, 또 각 개구부(28)의 개구 형상이나 개구의 깊이에 편차가 없는 복수의 개구부(28)를 형성할 수 있다. 즉, 본 실시형태에 관한 제조 방법에 의하면, 복수의 개구부(28)에 대해 그 개구 형상이나 개구의 깊이에 편차가 없는 정도로 정밀도가 높고, 언더 에칭이 발생하는 일이 없으며, 또한 도전 패턴(24)의 상면을 개구부(28)에 노출시키도록 솔더 레지스트층(10)을 단시간에 효율적으로 균일하게 제거하는 것이 가능하다.
≪제2의 실시형태≫
도 9(도 9의 (a)∼(c))는 본 실시형태에 관한 배선 기판의 제조 방법의 일례를 나타내는 모식도이다.
본 실시형태에 관한 제조 방법은, 먼저 도 9의 (a)에 나타낸 것과 같이, 양면에 도전 패턴(24)이 형성된 양면 기판(22)을 준비한다. 다음에, 도 9의 (b)에 나타낸 것과 같이, 박리 필름(12)과 솔더 레지스트 필름(10)이 적층한 적층 필름을 기판(22)의 도전 패턴(24)을 덮도록 도전 패턴(24) 위에 붙인다(라미네이트한다). 그 후, 이것을 진공 가열 가압 성형한다. 그 다음에, 도 9의 (c)에 나타낸 것과 같이 박리 필름(12)을 박리함으로써 구조체(1000)를 제작한다. 본 실시형태에 관한 배선 기판의 제조 방법은 이 점에서 제1의 실시형태와 상이하다.
상기 박리 필름(12)은 특별히 한정되지 않지만, 예를 들면 PET(Poly ethylene terephthalate)에 의해 구성된다. 또, 본 실시형태에 의해서도 제1 실시형태와 동일한 효과를 얻을 수 있다.
다음에, 본 실시형태에 관한 솔더 레지스트층(10)의 구성에 대해 설명한다. 솔더 레지스트층(10)은 예를 들면 이하와 같은 열경화성 수지 조성물(P)로부터 형성할 수 있지만 특별히 한정되지 않는다.
열경화성 수지 조성물(P)은 배선 기판(20)의 절연 재료로서 사용할 수 있는 수지 조성물이면 특별히 한정되지 않는다. 열경화성 수지 조성물(P)은, 예를 들면, 에폭시 수지, 시아네이트에스테르 수지, 페놀 수지, 비스말레이미드트리아진 수지, 폴리이미드 수지, 아크릴 수지, 비닐 벤질 수지 등의 열경화성 수지에 적어도 그 경화제를 배합한 조성물로 할 수 있다. 그 중에서도, 에폭시 수지(A)를 함유하는 조성물이 바람직하다.
(에폭시 수지(A))
열경화성 수지 조성물(P)은 주로 에폭시 수지(A)를 포함할 수 있다. 에폭시 수지(A)는, 예를 들면 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 E형 에폭시 수지, 비스페놀 S형 에폭시 수지, 수소 첨가 비스페놀 A형 에폭시 수지, 비스페놀 M형 에폭시 수지(4,4'-(1,3-페닐렌디이소프리디엔)비스페놀형 에폭시 수지), 비스페놀 P형 에폭시 수지(4,4'-(1,4-페닐렌디이소프리디엔)비스페놀형 에폭시 수지), 비스페놀 Z형 에폭시 수지(4,4'-시클로헥시디엔비스페놀형 에폭시 수지) 등의 비스페놀형 에폭시 수지; 페놀 노볼락형 에폭시 수지, 브롬화 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 테트라페놀기 에탄형 노볼락형 에폭시 수지, 축합환 방향족 탄화수소 구조를 갖는 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 비페닐형 에폭시 수지; 크실렌형 에폭시 수지, 비페닐아랄킬형 에폭시 수지 등의 아랄킬형 에폭시 수지; 나프틸렌 에테르형 에폭시 수지, 나프톨형 에폭시 수지, 나프탈렌형 에폭시 수지, 나프탈렌 디올형 에폭시 수지, 2 관능내지 4 관능 에폭시형 나프탈렌 수지, 비나프틸형 에폭시 수지, 나프탈렌 아랄킬형 에폭시 수지 등의 나프탈렌 골격을 갖는 에폭시 수지; 안트라센형 에폭시 수지; 페녹시형 에폭시 수지; 디시클로펜타디엔형 에폭시 수지; 노르보르넨형 에폭시 수지; 아다만탄형 에폭시 수지; 플루오렌형 에폭시 수지, 인 함유 에폭시 수지, 지환식 에폭시 수지, 지방족 쇄상 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 비크실레놀형 에폭시 수지, 트리히드록시페닐메탄형 에폭시 수지, 테트라페닐롤에탄형 에폭시 수지, 트리글리시딜이소시아누레이트 등의 복소환식 에폭시 수지; N,N,N',N'-테트라글리시딜메타크실렌디아민, N,N,N',N'-테트라글리시딜비스아미노메틸시클로헥산, N,N-디글리시딜아닐린 등의 그리시딜 아민류나, 그리시딜(메타)아크릴레이트와 에틸렌성 불포화 이중 결합을 갖는 화합물의 공중합물, 부타디엔 구조를 갖는 에폭시 수지, 비스페놀의 디글리시딜에테르화물, 나프탈렌 디올의 디글리시딜에테르화물, 페놀류의 글리시딜에테르화물로부터 선택되는 1종 또는 2종 이상을 포함할 수 있다.
이들 중에서도, 솔더 레지스트층(10)과 기판(22), 도전 패턴(24) 및 봉지 수지(40)의 밀착성이나 매립성을 향상시키는 관점에서는 나프탈렌 골격을 갖는 에폭시 수지를 포함하는 것이 보다 바람직하다. 이것에 의해, 솔더 레지스트층(10)의 선팽창률을 저화시킬 수 있으면서, 그 탄성률을 향상시킬 수도 있다. 또, 배선 기판(20)의 강성을 향상시켜 작업성의 향상에 기여하는 것이나, 반도체 패키지(102)에서의 내리플로우성의 향상 및 휨의 억제를 실현하는 것도 가능하다. 아울러, 솔더 레지스트층(10)과 기판(22), 도전 패턴(24) 및 봉지 수지(40)의 밀착성이나 도전 패턴(24)의 솔더 레지스트층(10)에 대한 매립성을 향상시키는 관점에서는 3 관능 이상의 나프탈렌 골격을 갖는 에폭시 수지를 포함하는 것이 특히 바람직하다.
본 실시형태에 있어서는 에폭시 수지(A)로서 이하의 식 (1)로 나타내는 에폭시 수지를 포함하는 것이 바람직한 양태의 일례로서 들 수 있다.
Figure pat00001
(식 (1) 중, n는 0∼10의 정수이고, R1 및 R2는 서로 독립적으로 수소 원자, 탄소수 1∼6의 알킬기 또는 탄소수 1∼6의 알콕시기이다)
에폭시 수지(A)의 함유량은, 예를 들면 열경화성 수지 조성물(P)의 전체 고형분에 대해 3 중량% 이상인 것이 바람직하고, 5 중량% 이상인 것이 보다 바람직하다. 에폭시 수지(A)의 함유량을 상기 하한값 이상으로 함으로써 열경화성 수지 조성물(P)을 이용해 형성되는 솔더 레지스트층(10)과 기판(22), 도전 패턴(24) 및 봉지 수지(40)의 밀착성이나, 도전 패턴(24)의 솔더 레지스트층(10)에 대한 매립성의 향상에 기여할 수 있다. 한 편으로, 에폭시 수지(A)의 함유량은, 예를 들면 열경화성 수지 조성물(P)의 전체 고형분에 대해 30 중량% 이하인 것이 바람직하고, 20 중량% 이하인 것이 보다 바람직하다. 에폭시 수지(A)의 함유량을 상기 상한값 이하로 함으로써 열경화성 수지 조성물(P)을 이용해 형성되는 솔더 레지스트층(10)의 내열성이나 내습성의 향상을 도모할 수 있다. 아울러, 열경화성 수지 조성물(P)의 전체 고형분이란 열경화성 수지 조성물(P) 중에 포함되는 용제를 제외한 성분 전체를 가리킨다. 이하, 본 명세서에 있어서 동일하다.
(필러(B))
열경화성 수지 조성물(P)은 필러(B)를 포함하는 것이 바람직하다. 필러(B)로는 예를 들면 구상 실리카 및 파쇄 실리카 등을 들 수 있다. 솔더 레지스트층(10)과 기판(22), 도전 패턴(24) 및 봉지 수지(40)의 밀착성이나 도전 패턴(24)의 솔더 레지스트층(10)에의 매립성을 향상시키는 관점에서는 구상 실리카를 포함하는 것이 보다 바람직하다. 또, 필러(B)는, 예를 들면 용융 실리카이다. 필러(B)는, 도 5에 나타낸 것과 같이, 필러(120)로서 솔더 레지스트층(10)에 포함된다.
필러(B)로서 평균 입경이 2 ㎚ 이상 100 ㎚ 이하인 미립자 실리카를 열경화성 수지 조성물(P) 중에 포함하는 것이 보다 바람직하다. 이것에 의해, 솔더 레지스트층(10)과 기판(22), 도전 패턴(24) 및 봉지 수지(40)의 밀착성이나 도전 패턴(24)의 솔더 레지스트층(10)에 대한 매립성을 향상시킬 수 있다. 평균 입경이 2 ㎚ 이상 100 ㎚ 이하인 미립자 실리카와 평균 입경이 100 ㎚ 초과인 실리카를 함께 열경화성 수지 조성물(P) 중에 포함하는 것이 솔더 레지스트층(10)과 기판(22), 도전 패턴(24) 및 봉지 수지(40)의 밀착성이나 도전 패턴(24)의 솔더 레지스트층(10)에 대한 매립성을 향상시킨다는 점에서 바람직한 태양의 일례로서 들 수 있다. 아울러, 필러(B)의 평균 입경은, 예를 들면 레이저 회절식 입도 분포 측정 장치(HORIBA사제, LA-500)를 이용해 측정하는 것이 가능하다.
필러(B)의 함유량은, 예를 들면 열경화성 수지 조성물(P)의 전체 고형분에 대해 30 중량% 이상인 것이 바람직하고, 50 중량% 이상인 것이 보다 바람직하다. 필러(B)의 함유량을 상기 하한값 이상으로 함으로써 열경화성 수지 조성물(P)을 이용해 얻어지는 솔더 레지스트층(10)의 내열성이나 내습성을 효과적으로 향상시킬 수 있다. 또, 필러의 함유량이 상기 하한값 이상이면 솔더 레지스트층(10)의 선팽창률을 저하시킬 수 있으면서, 그 탄성률을 향상시킬 수 있다. 이것에 의해, 얻어지는 반도체 패키지(102)의 휨 저감에 기여하는 것도 가능하다. 한 편으로, 필러(B)의 함유량은, 예를 들면 열경화성 수지 조성물(P)의 전체 고형분에 대해 95 중량% 이하인 것이 바람직하고, 85 중량% 이하인 것이 보다 바람직하다. 필러(B)의 함유량을 상기 상한값 이하로 함으로써 솔더 레지스트층(10)과 기판(22), 도전 패턴(24) 및 봉지 수지(40)의 밀착성이나 도전 패턴(24)의 솔더 레지스트층(10)에 대한 매립성을 향상시키는 것이 가능해진다.
(시아네이트 수지(C))
열경화성 수지 조성물(P)은, 예를 들면 시아네이트 수지(C)를 포함할 수 있다. 이것에 의해 솔더 레지스트층(10)의 선팽창률을 저하시킬 수 있으면서, 그 탄성률 및 강성의 향상을 도모할 수 있다. 또, 얻어지는 반도체 장치의 내열성이나 내습성의 향상에 기여하는 것도 가능하다.
시아네이트 수지(C)는, 예를 들면 노볼락형 시아네이트 수지; 비스페놀 A형 시아네이트 수지, 비스페놀 E형 시아네이트 수지, 테트라메틸 비스페놀 F형 시아네이트 수지 등의 비스페놀형 시아네이트 수지; 나프톨아랄킬형 페놀 수지와 할로겐화 시안의 반응으로 얻어지는 나프톨아랄킬형 시아네이트 수지; 디시클로펜타디엔형 시아네이트 수지; 비페닐알킬형 시아네이트 수지로부터 선택되는 1종 또는 2종 이상을 포함할 수 있다. 이들 중에서도, 솔더 레지스트층(10)의 저선팽창률화나 탄성률 및 강성을 향상시키는 관점에서는 노볼락형 시아네이트 수지 및 나프톨아랄킬형 시아네이트 수지 중의 적어도 한 쪽을 포함하는 것이 보다 바람직하고, 노볼락형 시아네이트 수지를 포함하는 것이 특히 바람직하다.
시아네이트 수지(C)의 함유량은, 예를 들면 열경화성 수지 조성물(P)의 전체 고형분에 대해 3 중량% 이상인 것이 바람직하고, 5 중량% 이상인 것이 보다 바람직하다. 시아네이트 수지(C)의 함유량을 상기 하한값 이상으로 함으로써, 열경화성 수지 조성물(P)을 이용해 형성되는 솔더 레지스트층(10)의 선팽창률을 보다 효과적으로 저하시킬 수 있으면서, 그 탄성률을 향상시킬 수 있다. 또, 솔더 레지스트층(10)과 기판(22), 도전 패턴(24) 및 봉지 수지(40)의 밀착성이나 도전 패턴(24)의 솔더 레지스트층(10)에 대한 매립성의 향상에 기여할 수 있다.
한편, 시아네이트 수지(C)의 함유량은, 예를 들면 열경화성 수지 조성물(P)의 전체 고형분에 대해 30 중량% 이하인 것이 바람직하고, 20 중량% 이하인 것이 보다 바람직하다. 시아네이트 수지(C)의 함유량을 상기 상한값 이하로 함으로써, 열경화성 수지 조성물(P)을 이용해 형성되는 솔더 레지스트층(10)의 내열성이나 내습성의 향상을 도모할 수 있다.
(경화촉진제(D))
열경화성 수지 조성물(P)은, 예를 들면 경화촉진제(D)를 포함할 수 있다. 이것에 의해 열경화성 수지 조성물(P)의 경화성을 향상시킬 수 있다.
경화촉진제(D)로는 에폭시 수지(A)의 경화 반응을 촉진시키는 경화촉진제를 이용할 수 있고, 그 종류는 특별히 한정되지 않는다. 본 실시형태에 있어서는 경화촉진제(D)로서 예를 들면, 나프텐산아연, 나프텐산코발트, 옥틸산주석, 옥틸산코발트, 옥틸산아연, 비스아세틸아세토나이트코발트(Ⅱ), 트리스아세틸아세토나이트코발트(Ⅲ) 등의 유기 금속염, 트리에틸아민, 트리부틸아민, 디아자비시클로[2,2,2]옥탄 등의 3급 아민류, 2-페닐-4-메틸이미다졸, 2-에틸-4-에틸이미다졸, 2-페닐-4-에틸이미다졸, 2-페닐-4-메틸-5-히드록시이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸, 2-페닐-4,5-디히드록시이미다졸 등의 이미다졸류, 페놀, 비스페놀 A, 노닐 페놀 등의 페놀 화합물, 아세트산, 안식향산, 살리틸산, 파라톨루엔술폰산 등의 유기산 및 오늄염 화합물로부터 선택되는 1종 또는 2종 이상을 포함할 수 있다. 이들 중에서도, 경화성을 보다 효과적으로 향상시키는 관점에서는 오늄염 화합물을 포함하는 것이 보다 바람직하다.
경화촉진제(D)로서 이용되는 오늄염 화합물은 특별히 한정되지 않지만, 예를 들면 하기 일반식 (2)로 표시되는 화합물을 이용할 수 있다.
Figure pat00002
(식 (2) 중, P는 인 원자, R3, R4, R5 및 R6은 각각 치환 혹은 무치환의 방향환 또는 복소환을 갖는 유기기, 혹은 치환 혹은 무치환의 지방족기를 나타내며, 서로 동일해도 상이해도 된다. A-는 분자 외로 방출할 수 있는 양성자를 적어도 1개 이상 분자 내에 갖는 n(n≥1) 가의 양성자 공여체의 음이온, 또는 그 착음이온을 나타낸다)
경화촉진제(D)의 함유량은, 예를 들면 열경화성 수지 조성물(P)의 전체 고형분에 대해 0.1 중량% 이상인 것이 바람직하고, 0.3 중량% 이상인 것이 보다 바람직하다. 경화촉진제(D)의 함유량을 상기 하한값 이상으로 함으로써 열경화성 수지 조성물(P)의 경화성을 보다 효과적으로 향상시킬 수 있다.
한편, 경화촉진제(D)의 함유량은, 예를 들면, 열경화성 수지 조성물(P)의 전체 고형분에 대해 10 중량% 이하인 것이 바람직하고, 5 중량% 이하인 것이 보다 바람직하다. 경화촉진제(D)의 함유량을 상기 상한값 이하로 함으로써 열경화성 수지 조성물(P)의 보존성을 향상시킬 수 있다.
(착색제(E))
열경화성 수지 조성물(P)은, 예를 들면 착색제(E)를 포함할 수 있다.
착색제(E)는, 예를 들면 녹, 적, 청, 황 및 흑 등의 염료, 안료 및 색소로부터 선택되는 1종 또는 2종 이상을 포함한다. 이들 중에서도, 개구부(28)의 시인성 등을 향상시키는 관점으로부터 녹색의 착색제를 포함하는 것이 보다 바람직하고, 녹색 염료를 포함하는 것이 특히 바람직하다. 녹색의 착색제로는, 예를 들면 안트라퀴논계, 프탈로시아닌계 및 페릴렌계 등의 공지의 착색제를 1종 또는 2종 이상 포함할 수 있다.
착색제(E)의 함유량은, 예를 들면, 열경화성 수지 조성물(P)의 전체 고형분에 대해 0.05 중량% 이상인 것이 바람직하고, 0.1 중량% 이상인 것이 보다 바람직하다. 착색제(E)의 함유량을 상기 하한값 이상으로 함으로써 열경화성 수지 조성물(P)을 이용해 얻어지는 솔더 레지스트층(10)의 개구부(28)의 시인성이나 은폐성을 보다 효과적으로 향상시킬 수 있다.
한편, 착색제(E)의 함유량은, 예를 들면, 열경화성 수지 조성물(P)의 전체 고형분에 대해 5 중량% 이하인 것이 바람직하고, 3 중량% 이하인 것이 보다 바람직하다. 착색제(E)의 함유량을 상기 상한값 이하로 함으로써 열경화성 수지 조성물(P)의 경화성 등을 보다 효과적으로 향상시키는 것이 가능해진다.
(그 외의 성분)
열경화성 수지 조성물(P)에는 상기 각 성분 이외에 필요에 따라 커플링제, 레벨링제, 경화제, 감광제, 소포제, 자외선 흡수제, 발포제, 산화 방지제, 난연제 및 이온 포착제 등으로부터 선택되는 1종 또는 2종 이상의 첨가물을 첨가해도 된다.
커플링제로는, 예를 들면, 에폭시 실란 커플링제, 양이온성 실란 커플링제, 아미노 실란 커플링제 등의 실란 커플링제, 티타네이트계 커플링제 및 실리콘 오일형 커플링제 등을 들 수 있다.
레벨링제로는 아크릴계 공중합물 등을 들 수 있다.
경화제로는, 예를 들면 페놀 수지 등의 페놀계 경화제, 나프톨형 노볼락 수지 등의 나프톨계 경화제, 아민계 경화제, 구아니딘계 경화제, 이미다졸계 경화제, 산무수물계 경화제 또는 이들의 에폭시 애덕트나 마이크로 캡슐화한 화합물, 시아네이트에스테르 수지 등을 들 수 있다. 그 중에서도 페놀계 경화제나 나프톨계 경화제가 바람직하다.
감광제로는, 예를 들면 감광성 디아조퀴논 화합물을 들 수 있다.
또, 열경화성 수지 조성물(P)은 그 외에 기판(22)과 솔더 레지스트층(10)의 밀착성 향상 및 봉지 수지(40)와 솔더 레지스트층(10)의 밀착성 향상의 관점으로부터 폴리비닐아세탈 수지를 포함해도 된다. 폴리비닐 아세탈 수지로는, 예를 들면, 폴리비닐부티랄 수지나 폴리비닐아세토아세탈 수지 등을 들 수 있다.
(용제)
열경화성 수지 조성물(P)은, 예를 들면, 용제를 포함할 수 있다.
용제로는, 예를 들면 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 톨루엔, 크실렌, 아세트산에틸, 아세트산부틸, 젖산부틸, 테트라메틸벤젠, 에틸렌글리콜 모노에틸에테르, 시클로헥산, 헵탄, 시클로헥산, 시클로헥사논, 테트라히드로푸란, 디메틸포름아미드, 디메틸아세트아미드, 디메틸술폭시드, 에틸렌글리콜, 셀로솔브계, 카르비톨계, 아니솔 및 N-메틸피롤리돈 등의 유기용제로부터 선택되는 1종 또는 2종 이상을 포함할 수 있다.
열경화성 수지 조성물(P)이 바니스상인 경우에 있어서, 바니스 중의 열경화성 수지 조성물(P)의 고형분 함유량은, 예를 들면 30 중량% 이상 80 중량% 이하인 것이 바람직하고, 40 중량% 이상 70 중량% 이하인 것이 보다 바람직하다. 이것에 의해 작업성이나 성막성이 매우 뛰어난 열경화성 수지 조성물(P)을 얻을 수 있다. 아울러, 바니스상의 열경화성 수지 조성물(P)은, 예를 들면, 상술한 각 성분을 초음파 분산 방식, 고압 충돌식 분산 방식, 고속 회전 분산 방식, 비즈 밀 방식, 고속 전단 분산 방식 및 자전 공전식 분산 방식 등의 각종 혼합기를 이용해 용제 중에 용해, 혼합, 교반함으로써 조제할 수 있다.
본 실시형태에 관한 열경화성 수지 조성물(P)은 그 외에, 예를 들면, 유리 섬유기재 등의 섬유기재나 종이 기재를 포함해도 된다. 이것에 의해 솔더 레지스트층(10)의 강성을 향상시킬 수 있어 배선 기판(20)의 휨이 억제된다.
열경화성 수지 조성물(P)이 필름상인 경우에는 열경화성 수지 조성물(P)을 이용해 얻어지는 수지막으로서 이 필름상 열경화성 수지 조성물(P)을 그대로 이용할 수 있다. 한편으로, 열경화성 수지 조성물(P)이 바니스상인 경우에는 이 바니스상 열경화성 수지 조성물(P)을 성막해 얻어진 열경화성 수지막에 대해 용제 제거 처리를 행한 수지막을 열경화성 수지 조성물(P)을 이용해 얻어지는 수지막으로서 사용할 수 있다. 이 용제 제거 처리는 열경화성 수지막의 용제 함유율이 열경화성 수지막 전체에 대해 5 중량% 이하가 되는 조건에서 행해진다. 또, 용제 제거 처리 후의 열경화성 수지막은 170℃, 2 분의 열처리 전후에서의 중량 변화율이 5 중량% 이하가 된다. 본 실시형태에 있어서는, 예를 들면 100∼160℃, 5분∼60 분의 조건에서 용제 제거 처리를 행할 수 있다.
아울러, 본 발명은 전술한 실시형태에 한정되지 않는다. 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함된다.
이상, 도면을 참조해 본 발명의 실시형태에 대해 기술했지만, 이들은 본 발명의 예시이며, 상기 이외의 여러가지 구성을 채용할 수도 있다.
이하, 본 발명의 구체적인 실시예에 대해 설명한다. 아울러, 본 발명은 이것에 한정되지 않는다.
1. 배선 기판의 제조
(실시예 1)
[1] 열경화성 수지 조성물(P)의 조정
에폭시 수지(A)로서 나프탈렌 골격을 갖는 에폭시 수지(DIC Corporation제, SBM-0150) 13.3 중량부, 필러(B)로서 평균 입경 D50이 2 ㎛인 구상 실리카(Admatechs CO., LTD.제, SC4050-KNR) 64.6 중량부 및 평균 입경 D50이 0.05 ㎛인 구상 실리카(Admatechs CO., LTD.제, Admanano) 7 중량부, 시아네이트 수지(C)로서 페놀 노볼락형 시아네이트 수지(Lonza Japan LTD.제, PT30) 13.4 중량부, 경화촉진제(D)로서 테트라페닐포스포늄의 비스(나프탈렌-2,3-디옥시)페닐실리케이트 부가물 0.6 중량부, 착색제(E)로서 녹색 염료(Nippon Kayaku CO., LTD.제, KayasetGreenA-B) 0.4 중량부, 커플링제(Momentiｖe Performance Materials Inc.제, A-187) 0.4 중량부 및 레벨링제(BYK-Chemie Japan K.K.제, BYK-361 N) 0.3 중량부를 메틸에틸케톤 중에서 용해시켜 혼합액을 얻었다. 이 혼합액을 고속 교반 장치를 이용해 1시간 교반함으로써 바니스상의 열경화성 수지 조성물(P)을 얻었다.
[2] 구조체의 준비
먼저, 두께가 240 ㎛인 코어 기재(SUMITOMO BAKELITE CO., LTD.제, LαZ-4785TH-G)의 양면에 두께가 12 ㎛인 동박(銅箔)을 적층하여 이루어지는 양면 동장(銅張) 적층판을 준비하였다. 다음에, 이 동장 적층판의 동박에 에칭 처리를 행하여 양면에 도체 패턴이 형성된 회로 기판을 얻었다. 다음에, 회로 기판의 한 쪽의 면에 도체 패턴을 덮도록 하여 바니스상의 열경화성 수지 조성물(P)을 부여한 후, 150℃에서 10분간 건조시킴으로써, 회로 기판의 한 쪽의 면에 두께가 40 ㎛인 솔더 레지스트층을 형성하였다. 또, 동일하게 하여 회로 기판의 다른 쪽의 면에 두께가 40 ㎛인 솔더 레지스트층을 형성하였다. 이것에 의해 도 2의 (b)에 나타낸 것과 같은 구조체를 얻었다.
[3] 레지스터 마스크의 형성
상기와 같이 하여 얻어진 구조체의 한 쪽의 솔더 레지스트층 위에 감광성 아크릴 수지를 함유하는 포토레지스트액을 부여한 후, 건조시켰다. 이것에 의해, 구조체의 한 쪽 측의 솔더 레지스트층 위에 두께가 25 ㎛인 포토레지스트 필름을 형성하였다. 또, 동일하게 하여 구조체의 다른 쪽의 솔더 레지스트층 위에 두께가 25 ㎛인 포토레지스트 필름을 형성하였다.
다음에, 각 포토레지스트 필름에 대해 노광, 현상 처리를 행하여 솔더 레지스트층에 형성해야 하는 개구부에 대응하는 개구 패턴을 형성하였다. 이와 같이 하여 각 솔더 레지스트층 위에 레지스터 마스크를 형성하였다.
[4] 개구부의 형성
다음에, 레지스터 마스크를 통해 구조체의 각 솔더 레지스트층에 대해 샌드 블라스트 처리를 행하여 도전 패턴의 일부(복수의 랜드)를 노출시키는 복수의 개구부를 형성하였다. 아울러, 샌드 블라스트 처리는 연마재로서 평균 입자 지름(D50)이 3 ㎛인 SiC 비즈를 이용하고, 블라스트압 0.15 MPa에서 행하였다. 또, 샌드 블라스트 처리에 의해 연마된 개구부의 평균 깊이는 30 ㎛정도였다.
그 후, 수산화나트륨을 함유하는 알칼리 수용액을 이용해 각 솔더 레지스트층으로부터 레지스터 마스크를 제거하여, 도 3의 (b)에 나타낸 것과 같이, 솔더 레지스트층에 6개 이상의 개구부가 형성된 배선 기판을 얻었다.
(실시예 2∼6)
샌드 블라스트 처리의 연마재로서 표 1에 나타내는 재질 및 D50(㎛)의 연마재를 이용한 것 이외에는 상기 실시예 1과 동일하게 하여 배선 기판을 얻었다.
2. 평가
2-1. 개구부의 형성 시간
실시예 1∼6에 있어서, 한 쪽의 솔더 레지스트층에 샌드 블라스트 처리를 행한 때에 도전 패턴의 랜드가 개구부로부터 노출할 때까지의 시간을 이하의 기준에 따라 평가하였다.
A: 모든 랜드가 개구부에 노출할 때까지의 시간이 10초 이하
B: 모든 랜드가 개구부에 노출할 때까지의 시간이 10초 초과 20초 이하
C: 모든 랜드가 개구부에 노출할 때까지의 시간이 20초 초과 30초 이하
D: 모든 랜드가 개구부에 노출할 때까지의 시간이 30초 초과
2-2. 개구부의 가공 정밀도
실시예 1∼6에 있어서, 샌드 블라스트 처리에 의해 형성된 각 개구부의 가공 정밀도를 이하의 기준에 따라 평가하였다.
A: 모든 개구부에 있어서, 솔더 레지스트층의 랜드 상면에 존재하는 부분이 완전히 제거되면서, 솔더 레지스트층의 랜드의 측방에 존재하는 부분이 잔존하고 있다.
B: 복수의 개구부 중, 1개 또는 2개의 개구부에 있어서, 랜드 상면에 솔더 레지스트층의 일부가 잔존하고 있거나, 또는 랜드의 주위에 코어 기재가 노출하고 있다.
C: 복수의 개구부 중, 3개 이상의 개구부에 있어서, 랜드 상면에 솔더 레지스트층의 일부가 잔존하고 있거나, 또는 랜드의 주위에 코어 기재가 노출하고 있다.
D: 복수의 개구부 중, 3개 이상의 개구부에 있어서, 랜드 상면에 솔더 레지스트층의 일부가 잔존하고 있으면서, 랜드의 주위에 코어 기재가 노출하고 있다.
상기 2-1 및 상기 2-2의 평가 결과를 표 1에 나타낸다.
Figure pat00003
표 1로부터 명확한 것과 같이, 실시예 1∼6에서는 솔더 레지스트층에 형성된 개구부의 깊이나 형상이 높은 정밀도로 제어되어 있고, 또 이러한 개구부를 단시간에 형성할 수 있었다.
3. 배선 기판의 제조
(실시예 7∼11)
각 솔더 레지스트층 위에 형성하는 레지스터 마스크(포토레지스트 필름)의 재질 및 두께, 샌드 블라스트 처리의 연마재의 종류를 표 2에 나타내는 것과 같이 한 것 이외에는 상기 실시예 1과 동일하게 하여 배선 기판을 얻었다.
4. 평가
4-1. 내블라스트성
실시예 7∼11에서 얻어진 각 배선 기판에 대해 솔더 레지스트층의 상면을 육안으로 관찰하고, 개구부가 형성된 영역 이외의 영역(보호 영역)의 상태를 이하의 기준에 따라 평가하였다.
A: 솔더 레지스트층의 보호 영역에 결함 또는 크랙이 전혀 없다.
B: 솔더 레지스트층의 보호 영역에 결함 또는 크랙이 1 또는 2개소 보여졌다.
C: 솔더 레지스트층의 보호 영역에 결함 또는 크랙이 3 또는 4개소 보여졌다.
D: 솔더 레지스트층의 보호 영역에 결함 또는 크랙이 5 개소 이상 보여졌다.
상기 4-1의 평가 결과를 표 2에 나타낸다. 아울러, 표 2 중, 「Ac」는 감광성 아크릴 수지이고, 「Ur」은 감광성 우레탄 수지이다.
Figure pat00004
표 2로부터 명확한 것과 같이, 실시예 7∼11에서는 솔더 레지스트층의 보호 영역에 결함이나 크랙이 거의 확인되지 않았다. 이 결과로부터, 샌드 블라스트 처리시에 솔더 레지스트층의 보호 영역은 레지스터 마스크에 의해 충분히 보호되고 있다고 말할 수 있다. 특히, 실시예 7∼11에서는 비교적 얇은 레지스터 마스크를 이용하고 있지만, 샌드 블라스트의 연마재의 입경(D50)을 조정함으로써 솔더 레지스트층의 보호 영역을 보호할 수 있다. 또, 감광성 우레탄 수지보다도 내구성이 약간 떨어지지만, 염가이고 성형성이 양호한 감광성 아크릴 수지를 이용한 경우에서도 솔더 레지스트층의 보호 영역을 보호할 수 있다.
10 솔더 레지스트층
102 반도체 패키지
110 요부
12 박리 필름
120 필러
20 배선 기판
22 기판
24 도전 패턴
242 라인
244 랜드
246 도금막
28 개구부
30 땜납 범프(땜납 볼)
40 봉지 수지
50 본딩 와이어
60 반도체 소자
62 다이 어태치재
70 전자 장치
710 메인 보드
712 도전 패턴
714 도전부
716 접속부
720 전자 부품
1000 구조체

Claims (11)

  1. 적어도 1개의 표면에 도전 패턴을 갖는 기판과, 상기 도전 패턴을 덮도록 상기 기판에 적층된 솔더 레지스트층을 갖는 구조체를 준비하는 공정과,
    상기 솔더 레지스트층에 상기 도전 패턴의 일부를 노출시키는 개구부를 형성하는 공정을 이 순서로 포함하고,
    상기 개구부를 형성하는 공정은 상기 솔더 레지스트층의 상기 개구부를 형성해야 하는 영역에 샌드 블라스트 처리를 행하는 프로세스를 포함하는 배선 기판의 제조 방법.
  2. 청구항 1에 있어서,
    상기 샌드 블라스트 처리가 마이크로 블라스트 처리인 배선 기판의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 샌드 블라스트 처리에 있어서 사용하는 입자의 평균 입자 지름(D50)이 1 ㎛ 이상 25 ㎛ 이하인 배선 기판의 제조 방법.
  4. 청구항 1에 있어서,
    상기 솔더 레지스트층의 상기 개구부를 규정하는 측벽 부분과 상기 도전 패턴의 상기 개구부에 노출하는 부분에 대해 디스미어 처리를 행하는 공정을 추가로 포함하는 배선 기판의 제조 방법.
  5. 청구항 4에 있어서,
    상기 디스미어 처리를 행하는 공정에서는 상기 구조체를 팽윤액에 침지시킨 후 45℃ 이상 95℃ 이하의 과망간산칼륨 수용액에 침지시키는 배선 기판의 제조 방법.
  6. 청구항 1에 있어서,
    상기 개구부를 형성하는 공정 후에 있어서, 상기 개구부의 개구 면적이 상기 솔더 레지스트층의 상기 도전 패턴과 반대측의 면으로부터 상기 도전 패턴을 향해 감소하고 있는 배선 기판의 제조 방법.
  7. 청구항 1에 있어서,
    상기 개구부를 형성하는 공정 후에 있어서,
    상기 노출한 도전 패턴의 표면에 도금막을 형성하는 공정과,
    상기 솔더 레지스트층의 표면 및 상기 도금막의 표면을 플라즈마 처리하는 공정을 이 순서로 포함하는 배선 기판의 제조 방법.
  8. 청구항 7에 있어서,
    상기 도금막 위에 땜납 범프 또는 본딩 와이어의 단부를 용융해 접속시키는 공정을 추가로 포함하는 배선 기판의 제조 방법.
  9. 적어도 1개의 표면에 도전 패턴을 갖는 기판과, 상기 도전 패턴을 덮도록 상기 기판에 적층된 솔더 레지스트층을 갖는 구조체를 준비하는 공정과,
    상기 솔더 레지스트층에 상기 도전 패턴의 일부를 노출시키는 개구부를 형성하는 공정과,
    상기 노출한 도전 패턴 위에 땜납 범프 또는 본딩 와이어의 단부를 용융해 융착시키는 공정을 이 순서로 포함하고,
    상기 개구부를 형성하는 공정은 상기 솔더 레지스트층의 상기 개구부를 형성해야 하는 영역에 샌드 블라스트 처리를 행하는 프로세스를 포함하는 반도체 패키지의 제조 방법.
  10. 청구항 9에 있어서,
    상기 솔더 레지스트층의 상기 개구부를 규정하는 측벽 부분과 상기 도전 패턴의 상기 개구부에 노출하는 부분에 대해 디스미어 처리를 행하는 공정을 추가로 포함하는 반도체 패키지의 제조 방법.
  11. 청구항 9 또는 청구항 10에 있어서,
    상기 노출한 도전 패턴의 표면에 도금막을 형성하는 공정을 추가로 포함하는 반도체 패키지의 제조 방법.
KR1020150131625A 2014-09-19 2015-09-17 배선 기판의 제조 방법 및 반도체 패키지의 제조 방법 KR20160034214A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014190828 2014-09-19
JPJP-P-2014-190828 2014-09-19

Publications (1)

Publication Number Publication Date
KR20160034214A true KR20160034214A (ko) 2016-03-29

Family

ID=55661999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150131625A KR20160034214A (ko) 2014-09-19 2015-09-17 배선 기판의 제조 방법 및 반도체 패키지의 제조 방법

Country Status (3)

Country Link
JP (1) JP2016066789A (ko)
KR (1) KR20160034214A (ko)
TW (1) TW201631673A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018088345A1 (ja) * 2016-11-11 2018-11-08 住友ベークライト株式会社 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法
JP7058467B2 (ja) * 2017-01-20 2022-04-22 住友ベークライト株式会社 樹脂シートおよび回路基板
KR102039711B1 (ko) * 2018-03-13 2019-11-01 삼성전자주식회사 팬-아웃 부품 패키지
CN108770226B (zh) * 2018-05-15 2020-07-03 惠州市金百泽电路科技有限公司 一种线路板阻焊侧蚀位置渗金短路预防加工方法
TWI745162B (zh) 2020-11-12 2021-11-01 力成科技股份有限公司 半導體封裝結構

Also Published As

Publication number Publication date
TW201631673A (zh) 2016-09-01
JP2016066789A (ja) 2016-04-28

Similar Documents

Publication Publication Date Title
JP4968257B2 (ja) ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ
TWI416673B (zh) 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板
CN101356643B (zh) 半导体器件
JP7258453B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
KR20160034214A (ko) 배선 기판의 제조 방법 및 반도체 패키지의 제조 방법
JP5200405B2 (ja) 多層配線板及び半導体パッケージ
US7981963B2 (en) Insulation material of reactive elastomer, epoxy resin, curing agent and crosslinked rubber
JP5533657B2 (ja) 積層板、回路板および半導体装置
WO2017038713A1 (ja) プリント配線板の製造方法、半導体装置の製造方法
JP2007197706A (ja) ソルダーレジスト用樹脂組成物およびソルダーレジスト用樹脂シート、回路基板並びに回路基板の製造方法、回路基板を用いた半導体パッケージ。
JP2016065226A (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、および半導体装置
JP2016184647A (ja) 有機樹脂基板の製造方法、有機樹脂基板および半導体装置
JP7225553B2 (ja) ソルダーレジスト形成用の樹脂シート
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP2020132646A (ja) 樹脂組成物、それを用いたキャリア付樹脂膜、プリプレグ、積層板、プリント配線基板および半導体装置
JP6409390B2 (ja) 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法
JP6217870B2 (ja) 構造体、配線基板および配線基板の製造方法
JP6107992B1 (ja) 樹脂シート
JP5392373B2 (ja) 配線板および該配線板に用いられるソルダーレジスト用絶縁樹脂組成物
JP7240085B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
KR20170028262A (ko) 수지 시트, 및 전자 장치
JP6413437B2 (ja) 配線基板の製造方法、および半導体パッケージの製造方法
JP2021073328A (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
JP2017212429A (ja) 樹脂シートおよび回路基板
JP2019204974A (ja) 有機樹脂基板の製造方法、有機樹脂基板および半導体装置