KR20180091736A - 질화물 반도체 발광소자의 제조 방법 - Google Patents

질화물 반도체 발광소자의 제조 방법 Download PDF

Info

Publication number
KR20180091736A
KR20180091736A KR1020180013485A KR20180013485A KR20180091736A KR 20180091736 A KR20180091736 A KR 20180091736A KR 1020180013485 A KR1020180013485 A KR 1020180013485A KR 20180013485 A KR20180013485 A KR 20180013485A KR 20180091736 A KR20180091736 A KR 20180091736A
Authority
KR
South Korea
Prior art keywords
layer
gas
cycle
gan
light emitting
Prior art date
Application number
KR1020180013485A
Other languages
English (en)
Other versions
KR102374048B1 (ko
Inventor
토모야 야마시타
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20180091736A publication Critical patent/KR20180091736A/ko
Application granted granted Critical
Publication of KR102374048B1 publication Critical patent/KR102374048B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)

Abstract

[과제] 순방향 전압 Vf의 상승을 억제하면서 밝기를 향상시킬 수 있는 질화물 반도체 발광소자의 제조 방법을 제공한다.
[해결 수단] 발광층을 성장시키기 전에, InGaN층과 GaN층을 갖는 n측 초격자층을 성장시키는 n측 초격자층 성장 공정을 포함하는 질화물 반도체 발광소자의 제조 방법으로서, n측 초격자층 성장 공정은, 하나의 InGaN층을 성장시키는 InGaN층 성장 공정과 하나의 GaN층을 성장시키는 GaN층 성장 공정을 포함하는 공정을 n 사이클 반복하는 것을 포함하고, n측 초격자층 성장 공정에 있어서, 제1 사이클~제m 사이클에 있어서의 GaN층 성장 공정을, N2 가스를 포함하고 H2 가스를 포함하지 않는 캐리어 가스를 이용하여 실시하고, 제(m＋1) 사이클~제n 사이클에 있어서의 GaN층 성장 공정을 캐리어 가스로서 H2 가스를 포함하는 가스를 이용하여 실시한다.

Description

질화물 반도체 발광소자의 제조 방법{METHOD FOR MANUFACTURING NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은, 질화물 반도체 발광소자의 제조 방법에 관한 것이다.
최근, 발광 다이오드 등의 반도체 발광소자가 각종 조명 등의 여러 가지의 용도에 사용되고 있다. 이에 따라 발광소자에게는 낮은 구동 전압으로 고휘도로 발광시키는 것이 요구되고 있다. 이러한 요구에 응하기 위해, 예를 들어, 특허문헌 1에는, 밝게(고휘도로) 발광시킬 수 있는 발광소자의 제조 방법이 개시되어 있다. 특허문헌 1의 제조 방법은, n측의 층에 n측 초격자층을 포함하는 질화물 반도체 발광소자의 제조 방법으로서, n측 초격자층 형성 공정으로서, InGaN층(151)과, InGaN층(151) 위의 GaN층(152)와, GaN층(152) 위의 n형 GaN층(153)을 반복하여 형성하는 것이 개시되어 있다. 그리고, InGaN층(151)을 형성하는 때는, 캐리어 가스로서 질소 가스를 이용하고, n형 GaN층(153)을 형성하는 때는, 캐리어 가스로서 질소 가스와 수소 가스를 혼합한 혼합 가스를 이용하는 것이 개시되어 있다.
일본특허공개 제2016-92253호 공보
그러나, 특허문헌 1의 제조 방법에 의해 제작된 발광소자는, 밝기를 향상시키는 점에 있어서는 일정한 효과를 얻을 수 있지만, 그 한편으로 순방향 전압 Vf가 상승하기 쉽다.
이에, 본 발명에서는, 순방향 전압 Vf의 상승을 억제하면서 밝기를 향상시킬 수 있는 질화물 반도체 발광소자의 제조 방법을 제공하는 것을 목적으로 한다.
이상의 목적을 달성하기 위해, 본 발명의 실시형태와 관련되는 질화물 반도체 발광소자의 제조 방법은, 발광층을 성장시키기 전에, InGaN층과 GaN층을 가지는 n측 초격자층을 성장시키는 n측 초격자층 성장 공정을 포함하는 질화물 반도체 발광소자의 제조 방법으로서,
상기 n측 초격자층 성장 공정은, 하나의 InGaN층을 성장시키는 InGaN층 성장 공정과 하나의 GaN층을 성장시키는 GaN층 성장 공정을 포함하는 공정을 n 사이클 반복하는 것을 포함하고,
상기 n측 초격자층 성장 공정에 있어서, 제1 사이클~제m 사이클에 있어서의 GaN층 성장 공정을, N2 가스를 포함하고 H2 가스를 포함하지 않는 캐리어 가스를 이용하여 실시하고, 제(m＋1) 사이클~제n 사이클에 있어서의 GaN층 성장 공정을 캐리어 가스로서 H2 가스를 포함하는 가스를 이용하여 실시하는 것을 특징으로 한다.
이상과 같이 구성된 본 발명의 실시형태와 관련되는 질화물 반도체 발광소자의 제조 방법에 의하면, 순방향 전압 Vf의 상승을 억제하면서 밝기를 향상시킬 수 있는 질화물 반도체 발광소자의 제조 방법을 제공할 수 있다.
도 1은, 본 발명에 관한 실시형태의 발광소자의 구성을 나타내는 단면도이다.
이하, 도면을 참조하면서 본 발명에 관한 실시형태의 질화물 반도체 발광소자에 대해 설명한다.
본 실시형태와 관련되는 질화물 반도체 발광소자(100)는, 기판(1)과, 기판(1) 위에 설치된 하지층(2), n측 컨택트층(3), n측 초격자층(4), 활성층(5), p측 클래드층(6) 및 p측 컨택트층(7)을 포함한다. n측 초격자층(4)은, 하나의 InGaN층과 하나의 GaN층을 포함하는 단일 페어를 n페어 포함한다. 그리고, n측 초격자층(4)에 있어서, 하지층(2) 측으로부터 m페어까지의 GaN층(4a)은 캐리어 가스로서 수소를 포함하지 않는 N2 가스를 이용하여 성장되어 있고, 활성층(5) 측의 (m＋1)~n페어의 GaN층(4x)은 캐리어 가스로서 H2 가스를 포함하는 가스를 이용하여 성장되어 있다. 또한, n측 초격자층(4)에 있어서, 바람직하게는, 하지층(2) 측으로부터 k페어까지의 InGaN층(4b)은 n형 불순물이 도프되어 있지 않은 언드프층이며, (k＋1)~n페어의 InGaN층(4s)은, n형 불순물을 포함하는 층이다. n측 초격자층(4)에 있어서, 도 1에 나타내는 바와 같이, 예를 들어, 가장 하지층(2) 측의 층은, GaN층(4a)이며, 가장 활성층(5) 측의 층은, InGaN층(4s)이다. n측 초격자층(4) 위에 형성되는 활성층(5)은, 교대로 설치된 우물층과 장벽층을 포함하고, 예를 들어, n측 초격자층(4)에 있어서의 가장 활성층(5) 측의 InGaN층(4s)에, 장벽층이 접하도록 n측 초격자층(4) 위에 설치된다. 그리고, 활성층(5) 위에는, p측 클래드층(6) 및 p측 컨택트층(7)이 순서대로 형성된다. 여기서, n은 3 이상의 정수이며, m은 n보다도 작은 1 이상의 정수이며, k는 n보다도 작은 1 이상의 정수이다. 또한, 본 명세서에 있어서, (m＋1)~n페어라고 할 때는, m=n－1인 경우, 즉, 가장 활성층(5) 측의 n페어만의 경우도 포함한다. 또한, 본 명세서에 있어서, (k＋1)~n페어라고 할 때는, k=n-1인 경우, 즉, 가장 활성층(5) 측의 n페어만의 경우도 포함한다.
또한, p측 컨택트층(7)의 표면의 일부에는 p전극(8)이 설치되고, 일부의 영역의 p측 컨택트층(7), p측 클래드층(6) 및 활성층(5)을 제거하여 노출시킨 n측 컨택트층(3)의 표면(전극 형성면)에는 n전극(8)이 설치되어 있다.
본 실시형태의 질화물 반도체 발광소자에 있어서, 질화물 반도체로서는, Ⅲ-Ⅴ족 질화물 반도체(InXAlYGa1 -X- YN(0≤X, 0≤Y, X＋Y≤1))를 들 수 있고, Ⅲ족 원소의 일부에 B를 이용하거나, Ⅴ족 원소의 N의 일부를 P, As, Sb로 치환한 혼정이어도 좋다. 이들 질화물 반도체층은, 예를 들어, 유기금속 기상 성장법(MOCVD), 하이드라이드 기상 성장법(HVPE), 분자선 에피택셜 성장법(MBE) 등에 의해 형성할 수 있다.
이상과 같이 구성된 질화물 반도체 발광소자는, 활성층을 결정성 좋게 형성할 수 있으므로 발광 출력을 높일 수 있고, 또한 순방향 전압 Vf의 상승을 억제할 수 있다. 특히, 활성층(5)이 In를 비교적 많이 포함하는 우물층을 구비한 발광 피크 파장이 500㎚ 이상의 질화물 반도체 발광소자(예를 들어, InGaN으로 구성된 우물층 중, In의 비율이 20.0~25.0% 정도인 녹색으로 발광하는 발광소자)에 있어서 현저한 효과가 얻어진다. 여기서, 본 명세서에 있어서, 숫자를 이용하여 A~B라고 기재할 때는, 수가 A인 경우와 수가 B인 경우를 포함하는 것으로 한다.
이하, 본 실시형태의 제조 방법에 의해 얻어지는 질화물 반도체 발광소자에 있어서의 각 구성요소에 대해 설명한다.
(기판 1)
반도체층을 형성하기 위한 기판(1)은, 예를 들어, C면, R면, 및 A면 중 어느 것을 주면으로 하는 사파이어나 스피넬(MgA12O4)과 같은 절연성 기판을 이용할 수 있다. 그 중에서도, 사파이어 기판이 바람직하다. 또한, 기판(1)으로서, SiC(6H, 4H, 3C를 포함한다), ZnS, ZnO, GaAs, Si 등을 이용해도 좋다. 기판(1)은, 최종적으로 제거해도 좋고, 제거하지 않아도 좋다.
(n측 컨택트층(3))
n측 컨택트층(3)은, 적어도 그 일부분에 n형 불순물을 함유하고, 전극 형성면 내 및 발광층으로의 캐리어의 공급, 확산을 실현하기 위한 것이다. 특히, n전극(8)으로부터 활성층(5)을 향해 캐리어를 면내 확산하여 공급하기 위해, 비교적 고농도로 n형 불순물이 도프되어 있는 것이 바람직하다. n측 컨택트층(3)은, GaN에 의해 구성되는 것이 바람직하다.
(n측 초격자층(4))
n측 초격자층(4)은, 그 위에 형성되는 활성층(5) 등의 결정성을 양호하게 하기 위해 설치하는 층으로, 상술한 바와 같이, 하나의 InGaN층과 하나의 GaN층을 포함하는 단일 페어를 n페어 포함한다. 여기서, 페어수 n은, 예를 들어, 10~40의 범위, 바람직하게는, 15~35의 범위, 보다 더 바람직하게는, 25~35의 범위로 설정된다. 예를 들어, 활성층(5)에 있어서의 우물층의 In의 함유량이 비교적 작은 청색의 광을 발광하는 질화물 반도체 발광소자에서는, 20페어, 활성층(5)에 있어서의 우물층의 In의 함유량이 비교적 큰 녹색의 광을 발광하는 질화물 반도체 발광소자에서는, 30페어로 설정된다. 또한, GaN층(4a, 4x)는, 바람직하게는, 1.5㎚~5㎚의 두께, 보다 바람직하게는, 2㎚~4㎚의 두께로 설치된다. InGaN층(4b, 4s)는, 바람직하게는, 0.5㎚~3㎚의 두께, 보다 바람직하게는, 0.7㎚~2㎚의 두께로 설치된다. GaN층(4a, 4x) 및 InGaN층(4b, 4s)의 두께는, 단위 페어마다 달리 되어 있어도 좋고, 예를 들어, n측 컨택트층(3) 측의 GaN층(4a)과 활성층(5) 측의 GaN층(4x)과의 사이에서 달리 되어 있어도 좋고, n측 컨택트층(3) 측의 InGaN층(4b)과 활성층 측(5)의 InGaN층(4s) 사이에서 달리 되어 있어도 좋다.
또한, 상술한 바와 같이, n측 초격자층(4)에 있어서, 하지층(2) 측으로부터 m페어까지의 GaN층(4a)은 캐리어 가스로서 수소를 포함하지 않는 N2 가스를 이용하여 성장되어 있고, 활성층(5) 측의 (m＋1)~n페어의 GaN층(4x)은 캐리어 가스로서 H2 가스를 포함하는 가스를 이용하여 성장되어 있다. 캐리어 가스로서 H2 가스를 포함하는 가스를 이용하여 성장시키는 활성층(5) 측의 페어수 (n-m)은, 바람직하게는 1~5, 보다 바람직하게는 2~4, 보다 더 바람직하게는 2 또는 3으로 한다. 캐리어 가스로서 H2 가스를 포함하는 가스를 이용하여 성장시키는 활성층(5) 측의 페어수 (n-m)을 1 이상으로 함으로써, GaN층(4a)의 표면이 큰 함몰부(V 피트)를 갖는 표면으로 되기 어려워, 보다 평탄한 표면으로 할 수 있고, 또한 GaN층(4a)의 결정성을 양호하게 할 수 있기 때문에, GaN층(4a)의 표면에 형성되는 활성층(5)을 양호하게 형성할 수 있다. 여기서, GaN층(4a)의 표면에 큰 함몰부가 형성되기 어려워진 이유로서는, GaN층(4a)을 캐리어 가스로서 H2 가스를 포함하는 가스를 공급하면서 성장시킴으로써, GaN층(4a)의 횡방향에 있어서의 성장이 촉진되어 GaN층(4a)의 표면에 형성되는 함몰부가 커지는 것이 억제되었기 때문이라고 생각된다. 캐리어 가스로서 H2 가스를 포함하는 가스를 이용하여 성장시키는 활성층(5) 측의 페어수 (n-m)을 5 이하로 함으로써, 순방향 전압 Vf를 과히 상승시키는 일 없이 밝기를 향상시킬 수 있다.
여기서, n측 초격자층(4)에 있어서, 활성층(5) 측이 아니라 하지층(2) 측으로부터 수 페어까지의 GaN층(4a)을 캐리어 가스로서 H2 가스를 포함하는 가스로 성장시킨 경우, 밝기는 거의 향상되지 않고, 순방향 전압 Vf가 상승하는 경향에 있다. 이것은, n측 초격자층(4a)에 있어서, 하지층(2) 측의 GaN층(4a)의 표면 상태를 개선하여도, 활성층(5)이 형성되는 GaN층(4a)의 표면 상태는 평탄한 표면으로 되어 있지 않아, 활성층(5)을 효율적으로 형성할 수 없기 때문이라고 생각된다.
또한, 상술한 바와 같이, n측 초격자층(4)에 있어서, 바람직하게는, 하지층(2) 측으로부터 k페어까지의 InGaN층(4b)은 n형 불순물이 도프되어 있지 않은 언도프층이며, (k＋1)~n페어의 InGaN층(4s)은, n형 불순물을 포함하는 층이다. n형 불순물을 포함하는 InGaN층(4s)을 구비한 활성층(5) 측의 페어수(n-k)는, 바람직하게는 2~5, 보다 바람직하게는 3 또는 4로 한다. n형 불순물을 포함하는 InGaN층(4s)을 구비한 활성층(5) 측의 페어수(n-k)를, 2 이상으로 함으로써, 초격자층이 n형 불순물을 포함함에 의한 순방향 전압 Vf를 저감시키는 효과를 효율적으로 얻을 수 있어서, 순방향 전압 Vf의 상승을 억제할 수 있다. n형 불순물을 포함하는 InGaN층(4s)을 구비한 활성층(5) 측의 페어수(n-k)를, 5 이하로 함으로써, 순방향 전압 Vf의 상승을 억제하면서, n형 불순물을 포함함에 의한 초격자층의 결정성의 악화를 억제하고, 정전 내압 특성을 유지할 수 있다.
여기서, n측 초격자층(4)에 있어서, 활성층(5) 측이 아니라 하지층(2) 측으로부터 수 페어까지의 InGaN층(4b)을 n형 불순물을 포함하는 층으로 한 경우, 정전 내압 특성은 향상되지만, 순방향 전압 Vf, 밝기가 악화되는 경향에 있다. 이것은, n측 초격자층(4)의 활성층(5) 측에 n형 불순물이 포함되는 층이 형성되어 있지 않음으로써, 활성층(5)에 캐리어가 주입되기 어려워졌기 때문이라고 생각된다.
또한, (k＋1)~n페어의 InGaN층(4s)의 n형 불순물 농도는, 바람직하게는 1×1018/㎤∼5×1018/㎤, 보다 바람직하게는 2×1018/㎤∼4×1018/㎤로 한다.
또한, n측 초격자층(4)에 있어서, n형 불순물을 포함하는 InGaN층(4s)을 구비한 활성층(5) 측의 페어수 (n-k)는, 캐리어 가스로서 H2 가스를 포함하는 가스를 이용하여 GaN층을 성장시키는 활성층(5) 측의 페어수 (n-m)보다 많은 것이 바람직하다.
이상과 같이 구성된 n측 초격자층을 포함하는 질화물 반도체 발광소자는, 활성층(5)의 결정성을 양호하게 할 수 있는 것에 더하여, 구동 시에 있어서의 전류의 면내 확산이 촉진되어, 내압도 향상시킬 수 있다. 따라서, 본 실시형태의 질화물 반도체 발광소자에 의하면, 순방향 전압 Vf를 상승시키는 일 없이 밝기를 향상시킬 수 있고, 또한 정전 내압 특성을 유지시킬 수 있다.
(활성층(5))
활성층(5)으로서는, In를 포함하는 질화물 반도체를 이용하는 것이 바람직하고, In 비율을 적절히 설정함으로써, 자외역으로부터 가시광(적색광)의 영역에 있어서 발광이 가능하고 또한 높은 발광 효율을 얻을 수 있다. 예를 들어, 우물층을 InXGa1-XN에 의해 구성하는 경우에는, 소망하는 발광색이 얻어 있도록 In 조성 x를 설정한다. 질화물 반도체 발광소자의 발광 파장은, 발광 피크 파장이 430㎚~570㎚의 범위, 바람직하게는 500㎚~570㎚의 범위로 한다. 또한, 장벽층은, 예를 들어, GaN, InGaN, AlGaN 등에 의해 구성할 수 있다. 우물층, 장벽층은, Si 등의 n형 불순물 및/또는 Mg 등의 p형 불순물을 포함하고 있어도 좋고, 언도프이여도 좋다.
(p측 클래드층(6))
p측 클래드층(6)은, 캐리어를 가두기 위해서 설치되는 층으로서, 예를 들어, Mg 등의 p형 불순물을 포함하는 GaN, AlGaN 등에 의해 구성할 수 있다. p측 클래드층(6)은, 예를 들어, 10㎚~30㎚의 두께로 설치된다.
(p측 컨택트층(7))
p측 컨택트층(7)은, 상면에 전극이 형성되는 층으로서, 예를 들어, Mg 등의 p형 불순물을 포함하는 GaN, AlGaN 등에 의해 구성할 수 있다. p측 컨택트층(7)은, 예를 들어, 100㎚~150㎚의 두께로 설치된다.
이하, 본 실시형태와 관련되는 질화물 반도체 발광소자의 제조 방법에 대해 설명한다.
(하지층 형성 공정)
우선, 예를 들어, 사파이어로 이루어지는 기판(1)의 C면 위에, 유기금속 기상 성장법(MOCVD)에 의해 버퍼층을 거쳐 하지층(2)을 형성한다.
여기서, 버퍼층은, 예를 들어, 600℃ 이하의 저온에서, 원료 가스에 TMA, TMG, 암모니아 등을 이용하여, 기판 상에 AlGaN를 성장시킴으로써 형성한다.
또한, 하지층(2)은, 예를 들어, 원료 가스에 TMG, 암모니아를 이용하여, 버퍼층 위에 GaN를 성장시킴으로써 형성한다. 이 하지층(2)은, 예를 들어, 1050℃의 온도에서 성장시킨 제1층과 1150℃의 온도에서 성장시킨 제2층을 포함하는 복수의 층에 의해 형성하여도 좋다.
(n측 컨택트층 형성 공정)
다음으로, 예를 들어, 원료 가스로서 TMG, 암모니아를 이용하고, n형 불순물 가스로서 모노실란을 이용하여, 예를 들어, 1150℃의 온도에서, 예를 들어, Si로 이루어지는 n형 불순물을 포함하는 n형 GaN를 성장시킴으로써, n측 컨택트층(3)을 형성한다.
(n측 초격자층 형성 공정)
다음으로, 온도를 n측 컨택트층(3)을 성장시킬 때의 온도보다 낮은, 예를 들어, 온도를 860℃로 하고, GaN층과 InGaN층을 교대로 성장시켜 n측 초격자층(4)을 형성한다.
각 페어에 있어서, GaN층을 성장시킬 때, n측 컨택트층(3) 측으로부터 m페어를 형성하는 제1 사이클~제m 사이클에서는, 원료 가스에 TEG, 암모니아, 캐리어 가스로서 N2 가스를 이용하여 GaN층을 성장시키고, 활성층(5) 측의 (n-m) 페어를 형성하는 제(m＋1) 사이클~제n 사이클(최종 사이클)에서는, 원료 가스에 TEG, 암모니아, 캐리어 가스로서 H2 가스를 포함하는 가스를 이용하여 GaN층을 성장시킨다. 제(m＋1) 사이클~제n 사이클의 GaN층을 성장에 이용하는 캐리어 가스는, H2 가스만인 것이 바람직하다. 이에 의해, GaN층(4a)에 있어서, V 피트가 커지는 것을 억제하는 등의 상기 효과를 얻기 쉽다. 또한, 본 명세서에 있어서, 제(m＋1) 사이클~제n 사이클이라고 할 때는, m=n-1인 경우, 즉, 최종 사이클만의 경우도 포함한다.
각 페어에 있어서, InGaN층을 성장시킬 때, n측 컨택트층(3) 측으로부터 k페어를 형성하는 제1 사이클~제k 사이클에서는, 원료 가스에 TEG, TMI, 암모니아, 캐리어 가스로서 N2 가스를 이용하고, n형 불순물 가스를 공급하지 않고 InGaN층(4b)을 성장시키고, 활성층(5) 측의 (n-k)페어를 형성하는 제(k＋1) 사이클~제n 사이클(최종 사이클)에서는, 원료 가스인 TEG, TMI, 암모니아에 n형 불순물 가스를 더 공급하고, 캐리어 가스로서 N2 가스를 이용하여 InGaN층(4s)을 성장시킨다. 여기서, InGaN층(4b, 4s)을 성장시킬 때, n형 불순물 가스의 농도는, InGaN층(4b, 4s) 중, In의 비율이, 바람직하게는, 1%~10%, 보다 바람직하게는, 1%~3%가 되도록 설정한다. 또한, 본 명세서에 있어서, 제(k＋1) 사이클~제n 사이클이라고 할 때는, k=n-1인 경우, 즉, 최종 사이클만의 경우도 포함한다.
(활성층(5))
다음으로, 예를 들어, 원료 가스에 TEG, TMI, 암모니아를 이용하고, 예를 들어, 온도를 950℃로 하여 GaN으로 되는 장벽층을 성장시키고, 온도를 800℃로 하여 InGaN으로 되는 우물층을 성장시킨다. 이들 장벽층과 우물층을 교대로 성장시키고, 최후에 GaN으로 되는 장벽층을 성장시킴으로써 활성층(5)을 형성한다.
(p측 클래드층(6))
다음으로, 예를 들어, 원료 가스로서 TEG, 암모니아를 이용하고, p형 불순물 가스로서 Cp2Mg(cyclopentadienyl magnesium)를 이용하여, Mg로 이루어지는 p형 불순물을 포함하는 p형 AlGaN를 성장시킴으로써, p측 클래드층(6)을 형성한다.
(p측 컨택트층(7))
계속하여, 예를 들어, 원료 가스로서 TMG, TMA, 암모니아를 이용하고, 언도프의 GaN으로 이루어지는 층을 성장시킨다. 그 후, 이 언도프의 GaN으로 이루어지는 층 위에 원료 가스로서 TMG, TMA, 암모니아를 이용하고, p형 불순물 가스로서 Cp2Mg를 이용하여, Mg로 이루어지는 p형 불순물을 포함하는 p형 GaN를 성장시킴으로써, p측 컨택트층(7)을 형성한다. p측 컨택트층(7)의 불순물 농도는, p측 클래드층(6)보다도 높게 하는 것이 바람직하다.
성장 종료 후, 질소 분위기 중, 웨이퍼를 반응 용기 내에서, 예를 들어, 700℃ 정도의 상기 각 층을 성장시키는 온도보다 낮은 온도에서 어닐링을 행하여, p측 클래드층(6) 및 p측 컨택트층(7)을 저저항화한다.
어닐링 후, 일부의 영역의 p측 컨택트층(7), p측 클래드층(6) 및 활성층(5)을 제거하여, n전극(8)을 형성하기 위한 표면(전극 형성면)을 노출시킨다.
최후로, p측 컨택트층(7) 표면의 일부 및 전극 형성면에 각각 p전극(9) 및 n전극(8)을 형성한다.
이상과 같은 공정을 거쳐, 질화물 반도체 발광소자는 제작된다.
이하, 본 발명의 실시예에 대해 설명한다.
[실시예]
실시예 1
이하에 설명하는 제조 방법에 의해 질화물 반도체 발광소자를 제작하였다.
(기판(1))
기판(1)으로서, 사파이어로 되는 기판을 이용하여, 가장 먼저, MOCVD 반응 용기 내에서, 질화물 반도체를 성장시키는 사파이어(C면)를 수소 분위기 중, 1050℃의 온도에서 클리닝하였다.
(버퍼층)
온도를 550℃로 하고, 원료 가스에 TMA, TMG, 암모니아를 이용하여, 기판 위에 AlGaN으로 되는 버퍼층을 약 12㎚의 막 두께로 성장시켰다.
(하지층(2))
온도를 1050℃로 하고, 원료 가스에 TMG, 암모니아를 이용하여, 버퍼층 위에 GaN를 약 1㎛의 막 두께로 성장시켰다. 계속하여, 온도를 1150℃로 하고, 원료 가스에 TMG, 암모니아를 이용하여, GaN를 약 1㎛의 막 두께로 성장시켰다. 이와 같이 성장시킨 2층의 GaN를 합쳐서 하지층(2)으로 한다.
(n측 컨택트층(3))
다음으로, 1150℃의 온도에서 TMG, 암모니아, 모노실란을 이용하여, Si를 1×1019/㎤ 도프한 n형 GaN으로 되는 n측 컨택트층(3)을 6㎛의 막 두께로 성장시켜 형성하였다.
(n측 초격자층(4))
다음으로, 온도를 860℃로 하고, 이하와 같이 하여 GaN층과 InGaN층을 한층씩 성장시키는 공정을 30 사이클 반복하여 n측 초격자층(4)을 형성하였다.
우선, 원료 가스에 TEG, 암모니아를 이용하고, 캐리어 가스로서 N2 가스를 이용하여 GaN층(4a)을 3㎚의 두께로 성장시켰다(A1 공정). 또한, 본 실시예에 있어서, 캐리어 가스로서 1종의 가스만 기재하고 있는 경우는, 캐리어 가스는 실질적으로 그 1종의 가스만으로 이루어지고, 다른 종류의 가스를 실질적으로 포함하지 않는 것을 의미한다. 즉, A1 공정에서는, 캐리어 가스는 실질적으로 N2 가스만으로 이루어진다.
다음으로, 원료 가스에 TEG, TMI, 암모니아를 이용하고, 캐리어 가스로서 N2 가스를 이용하여 InGaN층(4b)을 1㎚의 두께로 성장시켰다(B1 공정).
이 A1 공정과 B1 공정을 1 사이클로 하여, 제1~제27 사이클까지 27 사이클 반복하였다.
제28 사이클에서는, 원료 가스에 TEG, 암모니아를 이용하고, 캐리어 가스로서 H2 가스를 이용하여 GaN층(4x)을 3㎚의 두께로 성장시켰다(A2 공정). 여기서, H2 가스의 유량을 80slm으로 하였다. 또한, 본 실시예에서는, 각 층을 성장시킬 때에, 기판의 성장면에 있어서의 원료 가스와 캐리어 가스의 혼합 가스의 흐름을 제어하기 위해, 기판의 성장면의 경사 상방으로부터 N2 가스로 이루어지는 제어 가스를 흘리고 있다. 이 때문에, MOCVD 반응 용기 내에는 원료 가스, 캐리어 가스, 제어 가스가 혼재하게 되지만, 기판의 성장면에 주로 뿜어지는 것은 원료 가스를 포함하는 캐리어 가스이며, 제어 가스는 아니다. 따라서, N2로 이루어지는 제어 가스를 이용하였다고 해도, 캐리어 가스로서 H2를 이용하고 있으면, GaN층(4x)의 성장을 제어할 수 있다. 본 실시예에 있어서의 A2 공정에서는, 캐리어 가스인 H2 가스의 유량을 80slm, 제어 가스인 N2 가스의 유량을 150slm으로 하였다. 즉, H2 가스의 유량과 N2 가스의 유량을 합친 가스의 유량에 대해서, H2 가스의 유량의 비율을 약 35%로 하였다.
다음으로, 원료 가스에 TEG, TMI, 암모니아를 이용하고, n형 불순물 가스에 모노실란을 이용하고, 캐리어 가스로서 N2 가스를 이용하여 Si가 3×1018/㎤ 도프된 InGaN층(4s)을 성장시켰다(B2 공정).
이 A2 공정과 B2 공정을 각각 제28 사이클~제30 사이클까지 3 사이클 반복하였다.
이상과 같이 하여, 각각 GaN층을 30층, InGaN층을 30층을 포함하는 초격자층을 형성하였다. 즉, n을 30, m 및 k를 27로 하여 n측 초격자층(4)을 형성하였다.
(활성층(5))
다음으로, 온도를 930℃로 하고, 원료 가스에 TEG, TMI, 암모니아를 이용하고, n형 불순물 가스에 모노실란을 이용하여, Si가 4×1018/㎤ 도프된 막 두께가 6㎚의 GaN층을 성장시키고, 그 위에 막 두께가 3㎚인 언도프의 GaN층을 성장시켰다. 나아가 그 위에, 온도를 800℃로 하고, 원료 가스에 TEG, TMI, 암모니아를 이용하여 성장시킨 In0 . 25Ga0 .75N으로 되는 막 두께가 3㎚의 우물층과, 온도 960℃로 하고, 원료 가스에 TEG, 암모니아를 이용하여 성장시킨 GaN으로 되는 막 두께가 19㎚의 장벽층을 교대로 9페어 성장시켰다. 나아가 그 위에, 온도를 800℃로 하고, 원료 가스에 TEG, TMI, 암모니아를 이용하여 성장시킨 In0 . 25Ga0 .75N으로 되는 막 두께가 3㎚의 우물층과, 온도를 960℃로 하고, 원료 가스에 TEG, 암모니아를 이용하여 성장시킨 GaN으로 되는 막 두께가 16㎚의 장벽층을 교대로 3페어 성장시켜 활성층(5)을 형성하였다.
(p측 클래드층(6))
다음으로, 930℃의 온도로 하고, 원료 가스에 TEG, TMA, 암모니아를 이용하고, p형 불순물 가스에 Cp2Mg를 이용하고, Mg를 2×1020/㎤ 도프한 Al0 . 13Ga0 .87N으로 되는 p측 클래드층(6)을 11㎚의 막 두께로 형성하였다.
(p측 컨택트층(7))
계속하여, 온도 850℃~1000℃ 정도에서, TMG, 암모니아를 이용하고, 언도프의 GaN으로 이루어지는 층을 약 80㎚의 막 두께로 성장시키고, 그 위에, TMG, 암모니아, Cp2Mg를 이용하고, Mg를 5×1020/㎤ 도프한 p형 GaN으로 되는 층을 약 40㎚의 막 두께로 성장시켜, p측 컨택트층(7)을 형성하였다.
성장 종료 후, 질소 분위기 중, 질화물 반도체가 형성된 기판(1)을 반응 용기 내에서, 700℃의 온도로 어닐링을 행하여, p측 클래드층(6) 및 p측 컨택트층(7)을 저저항화하였다.
어닐링 후, 일부의 영역의 p측 컨택트층(7), p측 클래드층(6), 활성층(5)을 제거하여, n전극(8)을 형성하기 위한 표면(전극 형성면)을 노출시켰다.
최후로, p측 컨택트층(7) 표면의 일부 및 전극 형성면에 각각 p전극(9) 및 n전극(8)을 형성하였다.
이상과 같이 제작한 실시예 1의 질화물 반도체 발광소자는, 순방향 전류 65㎃를 흘리기 위해 필요한 순방향 전압 Vf는 3.30V이며, VL은 107.31이었다. 또한, 평균 발광 피크 파장은 532.9㎚였다. 여기서 VL이란, 질화물 반도체 발광소자의 밝기를 나타내는 지표로서, 그 값이 크면 밝은 것을, 작으면 어두운 것을 의미한다. VL은, 본 실시형태에 있어서, 프로버(prober)를 이용하여, 기판(1) 위에 형성된 질화물 반도체 발광소자의 p전극과 n전극과의 사이에 전류를 흘림으로써 발광시키고, 방사된 광을 포토다이오드로 수광함으로써, 측정하고 있다. 또한, 본 명세서에 있어서, VL의 값은, 기판(1) 상에 형성된 복수의 질화물 반도체 발광소자에 있어서의 VL의 값을 평균한 평균값이다.
실시예 2
실시예 2의 질화물 반도체 발광소자는, n측 초격자층(4)을 이하와 같이 형성한 것 이외는, 실시예 1과 마찬가지로 하여 제작하였다.
(n측 초격자층(4))
실시예 2에서는, 제1~제26 사이클까지 A1 공정을 실시하고, 제1~제27 사이클까지 B1 공정을 실시하였다. 또한, 제27~제30 사이클까지 A2 공정을 실시하고, 제28~제30 사이클까지 B2 공정을 실시하였다. 즉, n을 30, m을 26, k를 27로 하여 n측 초격자층(4)을 형성하였다.
이상과 같이 하여 제작한 실시예 2의 질화물 반도체 발광소자에 있어서, 순방향 전류 65㎃를 흘리기 위해 필요한 순방향 전압 Vf는 3.38V이며, VL은 106.97이였다. 또한, 평균 발광 피크 파장은 531.6㎚였다.
실시예 3
실시예 3의 질화물 반도체 발광소자는, n측 초격자층(4)을 이하와 같이 형성한 것 이외는, 실시예 1과 마찬가지로 하여 제작하였다.
(n측 초격자층(4))
실시예 3에서는, 제1~제25 사이클까지 A1 공정을 실시하고, 제1~제27 사이클까지 B1 공정을 실시하였다. 또한, 제26~제30 사이클까지 A2 공정을 실시하고, 제28~제30 사이클까지 B2 공정을 실시하였다. 즉, n을 30, m을 25, k를 27로 하여 n측 초격자층(4)을 형성하였다.
이상과 같이 하여 제작한 실시예 3의 질화물 반도체 발광소자에 있어서, 순방향 전류 65㎃를 흘리기 위해 필요한 순방향 전압 Vf는 3.49V이며, VL은 109.52였다. 또한, 평균 발광 피크 파장은 532.2㎚였다.
실시예 4
실시예 4의 질화물 반도체 발광소자는, n측 초격자층(4)을 이하와 같이 형성한 것 이외는, 실시예 1과 마찬가지로 하여 제작하였다.
(n측 초격자층(4))
실시예 4에서는, 제1~제28 사이클까지 A1 공정을 실시하고, 제1~제27 사이클까지 B1 공정을 실시하였다. 또한, 제29~제30 사이클까지 A2 공정을 실시하고, B2 공정을 제28~제30 사이클까지 B2 공정을 실시하였다. 즉, n을 30, m을 28, k를 27로 하여 n측 초격자층(4)을 형성하였다.
이상과 같이 하여 제작한 실시예 4의 질화물 반도체 발광소자에 있어서, 순방향 전류 65㎃를 흘리기 위해 필요한 순방향 전압 Vf는 3.28V이며, VL은 105.53이였다. 또한, 평균 발광 피크 파장은 530.3㎚였다.
실시예 5
실시예 5의 질화물 반도체 발광소자는, n측 초격자층(4)을 이하와 같이 형성한 것 이외는, 실시예 1과 마찬가지로 하여 제작하였다.
(n측 초격자층(4))
실시예 5에서는, 제1~제29 사이클까지 A1 공정을 실시하고, 제1~제27 사이클까지 B1 공정을 실시하였다. 또한, 제30 사이클에서 A2 공정을 실시하고, 제28~제30 사이클까지 B2 공정을 실시하였다. 즉, n을 30, m을 29, k를 27로 하여 n측 초격자층(4)을 형성하였다.
이상과 같이 하여 제작한 실시예 5의 질화물 반도체 발광소자에 있어서, 순방향 전류 65㎃를 흘리기 위해 필요한 순방향 전압 Vf는 3.26V이며, VL은 102.95였다. 또한, 평균 발광 피크 파장은 529.5㎚였다.
실시예 6
실시예 6의 질화물 반도체 발광소자는, n측 초격자층(4)을 이하와 같이 형성한 것 이외는, 실시예 1과 마찬가지로 하여 제작하였다.
(n측 초격자층(4))
실시예 6에서는, 제1~제27 사이클까지 B2 공정을 실시하고, 제1~제28 사이클까지 B1 공정을 실시하였다. 또한, 제28~제30 사이클까지 A2 공정을 실시하고, 제29~제30 사이클까지 B2 공정을 실시하였다. 즉, n을 30, m을 27, k를 28로 하여 n측 초격자층(4)을 형성하였다
이상과 같이 하여 제작한 실시예 6의 질화물 반도체 발광소자에 있어서, 순방향 전류 65㎃를 흘리기 위해 필요한 순방향 전압 Vf는 3.37V이며, VL은 106.92였다. 또한, 평균 발광 피크 파장은 528.1㎚였다.
실시예 7
실시예 7의 질화물 반도체 발광소자는, n측 초격자층(4)을 이하와 같이 형성한 것 이외는, 실시예 1과 마찬가지로 하여 제작하였다.
(n측 초격자층(4))
실시예 7에서는, 제1~제27 사이클까지 A1 공정을 실시하고, 제1~제26 사이클까지 B1 공정을 실시하였다. 또한, 제28~제30 사이클까지 A2 공정을 실시하고, 제27~제30 사이클까지 B2 공정을 실시하였다. 즉, n을 30, m을 27, k를 26으로 하여 n측 초격자층(4)을 형성하였다.
이상과 같이 하여 제작한 실시예 7의 질화물 반도체 발광소자에 있어서, 순방향 전류 65㎃를 흘리기 위해 필요한 순방향 전압 Vf는 3.30V이며, VL은 108.46이였다. 또한, 평균 발광 피크 파장은 528.8㎚였다.
실시예 8
실시예 8의 질화물 반도체 발광소자는, n측 초격자층(4)을 이하와 같이 형성한 것 이외는, 실시예 1과 마찬가지로 하여 제작하였다.
(n측 초격자층(4))
실시예 8에서는, 제1~제27 사이클까지 A1 공정을 실시하고, 제1~제25 사이클까지 B1 공정을 실시하였다. 또한, 제28~제30 사이클까지 A2 공정을 실시하고, 제26~제30 사이클까지 B2 공정을 실시하였다. 즉, n을 30, m을 27, k를 25로 하여 n측 초격자층(4)을 형성하였다.
이상과 같이 하여 제작한 실시예 2의 질화물 반도체 발광소자에 있어서, 순방향 전류 65㎃를 흘리기 위해 필요한 순방향 전압 Vf는 3.29V이며, VL은 109.75였다. 또한, 평균 발광 피크 파장은 527.1㎚였다.
실시예 9
실시예 9의 질화물 반도체 발광소자는, n측 초격자층(4)을 이하와 같이 형성한 것 이외는, 실시예 1과 마찬가지로 하여 제작하였다.
(n측 초격자층(4))
실시예 9에서는, 제1~제27 사이클까지 A1 공정을 실시하고, 제1~제30 사이클까지 B1 공정을 실시하였다. 또한, 제28~제30 사이클까지 A2 공정을 실시하였다. 즉, n을 30, m을 27, k를 30으로 하여 n측 초격자층(4)을 형성하였다.
이상과 같이 하여 제작한 실시예 9의 질화물 반도체 발광소자에 있어서, 순방향 전류 65㎃를 흘리기 위해 필요한 순방향 전압 Vf는 3.68V이며, VL은 107.30이였다. 또한, 평균 발광 피크 파장은 530.3㎚였다.
[비교예 1]
비교예와 관련되는 질화물 반도체 발광소자는, n측 초격자층을 이하와 같이 형성한 것 이외는, 실시예 1과 마찬가지로 하여 제작하였다.
(n측 초격자층(4))
비교예 1에서는, 제1~제30 사이클까지 A1 공정을 실시하고, 제1~제27 사이클까지 B1 공정을 실시하였다. 또한 제28~제30 사이클까지 B2 공정을 실시하였다. 즉, n을 30, m을 30, k를 27로 하여 n측 초격자층(4)을 형성하였다.
이상과 같이 하여 제작한 비교예 1의 질화물 반도체 발광소자에 있어서, 순방향 전류 65㎃를 흘리기 위해 필요한 순방향 전압 Vf는 3.23V이며, VL은 97.60이였다.
이상의 실시예와 비교예의 n측 초격자층의 구성과 평가 결과를 표 1에 나타낸다.
Figure pat00001
표 1에 나타내는 결과로부터 이하를 이해할 수 있다.
(1) n측 초격자층(4)에 있어서의 활성층(5) 측의 GaN층을 캐리어 가스로서 H2 가스를 포함하는 가스를 이용하여 성장시킴으로써, 밝기를 향상시킬 수 있다(실시예 1~9과 비교예 1과의 비교).
(2) n측 초격자층(4)에 있어서의 활성층(5) 측의 InGaN층에 n형 불순물을 도프함으로써, 순방향 전압 Vf를 낮출 수 있다(실시예 1~8과 실시예 9와의 비교).
이상의 실시예에 나타내는 바와 같이, 본 실시예의 질화물 반도체 발광소자에 의하면, n측 초격자층(4)에 있어서의 활성층(5) 측의 GaN층을 캐리어 가스로서 H2 가스를 포함하는 가스를 이용하여 성장시킴으로써 밝기를 향상시킬 수 있다. 또한, n측 초격자층(4)에 있어서의 활성층(5) 측의 InGaN층에 n형 불순물을 도프함으로써, 순방향 전압 Vf를 낮게 억제하면서 밝기를 향상시킬 수 있다.
1: 기판
2: 하지층
3: n측 컨택트층
4: n측 초격자층
4a: GaN층
4x: GaN층
4b; InGaN층
4s: InGaN층
5: 활성층
6: p측 클래드층
7: p측 컨택트층
100: 질화물 반도체 발광소자

Claims (7)

  1. 발광층을 성장시키기 전에, InGaN층과 GaN층을 갖는 n측 초격자층을 성장시키는 n측 초격자층 성장 공정을 포함하는 질화물 반도체 발광소자의 제조 방법으로서,
    상기 n측 초격자층 성장 공정은, 하나의 InGaN층을 성장시키는 InGaN층 성장 공정과 하나의 GaN층을 성장시키는 GaN층 성장 공정을 포함하는 공정을 n 사이클 반복하는 것을 포함하고,
    상기 n측 초격자층 성장 공정에 있어서, 제1 사이클~제m 사이클에 있어서의 상기 GaN층 성장 공정을, N2 가스를 포함하고 H2 가스를 포함하지 않는 캐리어 가스를 이용하여 실시하고, 제(m＋1) 사이클~제n 사이클에 있어서의 상기 GaN층 성장 공정을 캐리어 가스로서 H2 가스를 포함하는 가스를 이용하여 실시하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조 방법.
  2. 제1항에 있어서,
    상기 n측 초격자층 성장 공정에 있어서, 제1 사이클~제k 사이클에 있어서의 InGaN층 성장 공정을 n형 불순물 가스를 공급하지 않고 실시하고, 제(k＋1) 사이클~제n 사이클에 있어서의 InGaN층 성장 공정을 n형 불순물 가스를 공급하여 실시하는 질화물 반도체 발광소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 질화물 반도체 발광소자는, 발광 피크 파장이 500~570㎚의 범위에 있는 질화물 반도체 발광소자의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    n이 20 이상 40 이하인 질화물 반도체 발광소자의 제조 방법.
  5. 제4항에 있어서,
    (n－m)이 1 이상 4 이하인 질화물 반도체 발광소자의 제조 방법.
  6. 제4항 또는 제5항에 있어서,
    (n-k)가 2 이상 5 이하인 질화물 반도체 발광소자의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    m의 값이 k의 값보다도 큰 질화물 반도체 발광소자의 제조 방법.
KR1020180013485A 2017-02-06 2018-02-02 질화물 반도체 발광소자의 제조 방법 KR102374048B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017019717A JP6669095B2 (ja) 2017-02-06 2017-02-06 窒化物半導体発光素子の製造方法
JPJP-P-2017-019717 2017-02-06

Publications (2)

Publication Number Publication Date
KR20180091736A true KR20180091736A (ko) 2018-08-16
KR102374048B1 KR102374048B1 (ko) 2022-03-11

Family

ID=63037401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180013485A KR102374048B1 (ko) 2017-02-06 2018-02-02 질화물 반도체 발광소자의 제조 방법

Country Status (5)

Country Link
US (2) US11075320B2 (ko)
JP (1) JP6669095B2 (ko)
KR (1) KR102374048B1 (ko)
CN (1) CN108400205B (ko)
TW (1) TWI748053B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110957403B (zh) * 2019-12-24 2022-09-30 湘能华磊光电股份有限公司 一种led外延结构生长方法
WO2024035969A1 (en) * 2022-08-12 2024-02-15 The Regents Of The University Of Michigan Light emitting devices and methods of manufacture
CN116012258B (zh) * 2023-02-14 2023-10-13 山东大学 一种基于循环生成对抗网络的图像和谐化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140083A1 (en) * 2009-12-16 2011-06-16 Daniel Carleton Driscoll Semiconductor Device Structures with Modulated Doping and Related Methods
US20130001509A1 (en) * 2011-06-30 2013-01-03 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method for producing the same
JP2015109383A (ja) * 2013-12-05 2015-06-11 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP2016092253A (ja) 2014-11-06 2016-05-23 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100485985C (zh) * 1997-01-09 2009-05-06 日亚化学工业株式会社 氮化物半导体元器件
JP3424507B2 (ja) * 1997-07-02 2003-07-07 松下電器産業株式会社 窒化ガリウム系化合物半導体薄膜の製造方法
JP4277283B2 (ja) * 1997-07-22 2009-06-10 日亜化学工業株式会社 窒化物半導体発光素子
EP2273572B1 (en) * 1998-03-12 2015-04-29 Nichia Corporation A nitride semiconductor device
KR100670531B1 (ko) * 2004-08-26 2007-01-16 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US7446345B2 (en) * 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
US7547925B2 (en) * 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
JP2007214384A (ja) * 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物半導体素子
JP5087540B2 (ja) * 2006-05-26 2012-12-05 ローム株式会社 窒化物半導体発光素子
JP4948134B2 (ja) * 2006-11-22 2012-06-06 シャープ株式会社 窒化物半導体発光素子
KR101017396B1 (ko) * 2008-08-20 2011-02-28 서울옵토디바이스주식회사 변조도핑층을 갖는 발광 다이오드
WO2010059132A1 (en) * 2008-11-21 2010-05-27 Agency For Science, Technology And Research A light emitting diode structure and a method of forming a light emitting diode structure
US8575592B2 (en) * 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
US8742440B2 (en) * 2010-02-19 2014-06-03 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element and method for producing same
JP5533744B2 (ja) * 2010-03-31 2014-06-25 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
US20120126201A1 (en) * 2010-11-23 2012-05-24 Heng Liu Gallium nitride led devices with pitted layers and methods for making thereof
JP5372045B2 (ja) * 2011-02-25 2013-12-18 株式会社東芝 半導体発光素子
CN102412351B (zh) * 2011-10-27 2016-06-22 华灿光电股份有限公司 提高ESD的复合n-GaN层结构的制备方法
JP2013183126A (ja) * 2012-03-05 2013-09-12 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR20130106925A (ko) * 2012-03-21 2013-10-01 서울바이오시스 주식회사 비극성 반도체 소자 및 그것을 제조하는 방법
CN104205297B (zh) * 2012-03-21 2018-06-15 首尔伟傲世有限公司 制造非极性氮化镓基半导体层的方法、非极性半导体器件及其制造方法
KR101936305B1 (ko) * 2012-09-24 2019-01-08 엘지이노텍 주식회사 발광소자
CN104701432A (zh) * 2015-03-20 2015-06-10 映瑞光电科技(上海)有限公司 GaN 基LED 外延结构及其制备方法
KR101713426B1 (ko) * 2015-07-24 2017-03-08 전남대학교산학협력단 발광 다이오드 및 이의 제조방법
JP2017069299A (ja) * 2015-09-29 2017-04-06 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140083A1 (en) * 2009-12-16 2011-06-16 Daniel Carleton Driscoll Semiconductor Device Structures with Modulated Doping and Related Methods
US20130001509A1 (en) * 2011-06-30 2013-01-03 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method for producing the same
JP2013012683A (ja) * 2011-06-30 2013-01-17 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2015109383A (ja) * 2013-12-05 2015-06-11 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP2016092253A (ja) 2014-11-06 2016-05-23 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
CN108400205A (zh) 2018-08-14
TW201841388A (zh) 2018-11-16
US20180226536A1 (en) 2018-08-09
CN108400205B (zh) 2023-02-28
JP2018129340A (ja) 2018-08-16
US20210328099A1 (en) 2021-10-21
TWI748053B (zh) 2021-12-01
JP6669095B2 (ja) 2020-03-18
KR102374048B1 (ko) 2022-03-11
US11075320B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
CN108028300B (zh) 氮化物半导体发光元件
EP2843714B1 (en) Semiconductor light emitting device including hole injection layer and method of fabricating the same.
JP5322523B2 (ja) 発光素子及びその製造方法
JP3890930B2 (ja) 窒化物半導体発光素子
US20210328099A1 (en) Method of manufacturing nitride semiconductor light-emitting element
WO2006035852A2 (en) A group iii-v compound semiconductor and a method for producing the same
CN107026223A (zh) Iii族氮化物半导体发光器件
CN108550676B (zh) 一种发光二极管外延片及其制造方法
JP2713095B2 (ja) 半導体発光素子およびその製造方法
KR101125408B1 (ko) 화합물 반도체 및 그 제조 방법
KR20130102210A (ko) 질화물 반도체 발광소자 및 그 제조방법
US9601654B2 (en) Method of producing group III nitride semiconductor light-emitting device
JP2713094B2 (ja) 半導体発光素子およびその製造方法
JP2011187862A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP6928277B2 (ja) 窒化物半導体発光素子の製造方法
KR100881053B1 (ko) 질화물계 발광소자
JP7319559B2 (ja) 窒化物半導体発光素子
US20230411553A1 (en) Nitride semiconductor light-emitting element
US10038118B2 (en) Light emitting element
KR20120131147A (ko) 발광 소자 및 그 제조 방법
JP2007201145A (ja) ｎ型ＩＩＩ族窒化物系化合物半導体層の成長方法
JP2005183780A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP2713095C (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant