KR20130106925A - 비극성 반도체 소자 및 그것을 제조하는 방법 - Google Patents

비극성 반도체 소자 및 그것을 제조하는 방법 Download PDF

Info

Publication number
KR20130106925A
KR20130106925A KR1020120028589A KR20120028589A KR20130106925A KR 20130106925 A KR20130106925 A KR 20130106925A KR 1020120028589 A KR1020120028589 A KR 1020120028589A KR 20120028589 A KR20120028589 A KR 20120028589A KR 20130106925 A KR20130106925 A KR 20130106925A
Authority
KR
South Korea
Prior art keywords
layer
gallium nitride
temperature
buffer layer
semiconductor layer
Prior art date
Application number
KR1020120028589A
Other languages
English (en)
Inventor
최승규
김재헌
정정환
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120028589A priority Critical patent/KR20130106925A/ko
Priority to PCT/KR2013/002326 priority patent/WO2013141617A1/en
Priority to CN201380015737.4A priority patent/CN104205297B/zh
Priority to US13/848,352 priority patent/US9076896B2/en
Publication of KR20130106925A publication Critical patent/KR20130106925A/ko
Priority to US14/708,044 priority patent/US9966497B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

비극성 반도체 소자 및 그것을 제조하는 방법이 개시된다. 이 반도체 소자는, 질화갈륨 기판; 질화갈륨 기판 상에 위치하는 질화갈륨계 제1 반도체층; 및 질화갈륨 기판과 제1 반도체층 사이에 위치하는 중온 버퍼층을 포함한다. 중온 버퍼층을 채택함에 따라 표면 모폴로지가 개선된 질화갈륨계 반도체층을 제공할 수 있다.

Description

비극성 반도체 소자 및 그것을 제조하는 방법{NON-POLAR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 질화갈륨계 반도체 소자에 관한 것으로, 특히 비극성 반도체 소자 및 그것을 제조하는 방법에 관한 것이다..
질화갈륨계 화합물은 고출력 및 고성능의 광소자나 전자 소자에 중요한 재료로 인식되고 있다. 특히, 질화갈륨(GaN)과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 발광소자용 물질로 많은 각광을 받고 있다. 예컨대, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 소자는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
이러한 III족 원소의 질화물 반도체층은 그것을 성장시킬 수 있는 동종의 기판을 제작하는 것이 어려워, 유사한 결정 구조를 갖는 이종 기판에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장되어 왔다. 이종기판으로는 육방 정계의 구조를 갖는 사파이어(Sapphire) 기판이 주로 사용되며, 특히, c-면 성장면을 갖는 사파이어 기판이 주로 사용되고 있다.
그러나, 이종 기판 상에 성장된 에피층은 성장 기판과의 격자 부정합 및 열팽창 계수 차이에 기인하여 전위 밀도가 상대적으로 높다. 사파이어 기판 상에 성장된 에피층은 일반적으로 1E8/㎠ 이상의 전위밀도를 갖는 것으로 알려져 있다. 이러한 높은 전위밀도를 갖는 에피층으로는 발광 다이오드의 발광 효율을 개선하는데 한계가 있다.
나아가, c-면 성장면 상에 성장된 질화갈륨계 화합물 반도체층은 자발분극 및 압전 분극에 의해 내부 전기장이 발생되고, 이에 따라 발광 재결합율이 감소된다. 이에 따라, 비극성 또는 반극성 GaN에 대한 연구가 진행되고 있다. 그러나 비극성 또는 반극성 GaN의 결정품질에 대한 개선이 계속해서 요구되고 있다.
본 발명이 해결하고자 하는 과제는, 결정품질이 개선된 비극성 또는 반극성 반도체층을 갖는 반도체 소자 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 질화갈륨 기판 상에서 성장되는 비극성 또는 반극성 질화갈륨계 반도체층의 표면 모폴로지를 개선할 수 있는 질화갈륨계 반도체층 성장 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 비극성 또는 반극성 발광 다이오드 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명의 일 태양에 따른 반도체 소자는, 질화갈륨 기판; 상기 질화갈륨 기판 상에 위치하는 질화갈륨계 제1 반도체층; 및 상기 질화갈륨 기판과 상기 제1 반도체층 사이에 위치하는 중온 버퍼층을 포함한다. 상기 중온 버퍼층은 상기 질화갈륨 기판 상에서 700~800℃ 범위 내의 성장 온도에서 성장된 것이다.
상기 질화갈륨 기판은 비극성 또는 반극성 성장면을 가지며, 상기 중온 버퍼층은 상기 질화갈륨 기판의 성장면 상에서 직접 형성된다. 특히, 상기 질화갈륨 기판은 m면 성장면을 가질 수 있으며, 상기 중온 버퍼층은 상기 m면 성장면 상에 위치할 수 있다. 한편, 상기 중온 버퍼층은 GaN층일 수 있다.
상기 반도체 소자는, 상기 제1 반도체층 상부에 위치하는 제2 반도체층; 및
상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 활성층을 더 포함할 수 있으며, 상기 반도체 소자는 비극성 또는 반극성 발광 다이오드일 수 있다.
본 발명의 또 다른 태양에 따른 반도체 소자 제조 방법은, 질화갈륨 기판 상에 700~800℃ 범위 내의 온도에서 중온 버퍼층을 형성하고, 상기 중온 버퍼층 상에 상기 중온 버퍼층 형성 온도보다 높은 성장 온도에서 질화갈륨계 제1 반도체층을 성장시키는 것을 포함한다.
상기 질화갈륨 기판은 비극성 또는 반극성 성장면을 가질 수 있다. 특히, 상기 질화갈륨 기판은 m면 성장면을 갖고, 상기 중온 버퍼층은 상기 m면 성장면 상에 형성될 수 있다. 나아가, 상기 중온 버퍼층은 GaN로 형성될 수 있다.
또한, 상기 제1 반도체층을 성장시키는 것은, 상기 중온 버퍼층이 형성된 후, 갈륨 소스의 공급을 중단하고, 상기 질화갈륨 기판의 온도를 제1 반도체층 성장 온도로 올리고, 상기 질화갈륨 기판을 상기 제1 반도체층 성장 온도에서 3 내지 10분 사이의 시간 동안 유지하고, 갈륨 소스의 공급을 재개하여 상기 중온 버퍼층 상에 질화갈륨계 층을 성장시키는 것을 포함할 수 있다.
또한, 상기 반도체 소자 제조 방법은, 상기 제1 반도체층 상에 활성층을 성장시키고, 상기 활성층 상에 질화갈륨계 제2 반도체층을 성장시키는 것을 더 포함할 수 있다.
본 발명에 따르면, 중온 버퍼층을 채택함으로써 비극성 또는 반극성 질화갈륨 기판 상에 결정품질이 양호한 비극성 또는 반극성 질화갈륨계 반도체층을 성장시킬 수 있다. 또한, 상기 중온 버퍼층 상에 성장된 비극성 또는 반극성 질화갈륨계 반도체층들을 이용하여 반도체 소자를 제공할 수 있으며, 특히 발광 효율이 개선된 비극성 또는 반극성 발광 다이오드를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 중온 버퍼층 및 반도체층 성장 방법을 설명하기 위한 그래프이다.
도 3은 본 발명의 일 실시예에 따른 발광 다이오드의 초격자층을 설명하기 위한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 활성층을 설명하기 위한 단면도이다.
도 5는 도 4의 활성층을 설명하기 위한 에너지 밴드를 나타낸다.
도 6은 본 발명의 실시예들에 따른 질화갈륨층의 표면 모폴로지를 설명하기 위한 광학 사진들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 1을 참조하면, 상기 발광 다이오드는, 질화갈륨 기판(11), 중온 버퍼층(13), 제1 콘택층(19), 초격자층(20), 활성층(30) 및 제2 콘택층(43)을 포함한다. 나아가, 상기 발광 다이오드는, 클래드층(41), 투명 전극층(45), 제1 전극(47) 및 제2 전극(49)을 포함할 수 있다.
상기 질화갈륨 기판(11)은 m면 또는 a면의 비극성 성장면 또는 반극성 성장면을 가질 수 있다. 또한, 상기 질화갈륨 기판(11)의 성장면은 에피층의 성장을 돕기 위한 경사각을 가질 수 있다. 이러한 질화갈륨 기판(11)은 예컨대 HVPE 기술을 사용하여 제조될 수 있다.
상기 질화갈륨 기판(11) 상에 중온 버퍼층(13)이 형성될 수 있다. 중온 버퍼층(13)은 약 700~800℃ 온도 범위에서 약 2 내지 10nm의 두께로 형성될 수 있다.
종래 사파이어 기판 상에 질화갈륨 계열의 에피층을 성장시키기 위해 600℃ 이하의 온도에서 저온 버퍼층을 형성하는 기술이 사용되어 왔다. 상기 저온 버퍼층에 의해 격자부정합과 열팽창 계수 차이가 큰 사파이어 기판 위에 질화갈륨 계열의 에피층을 성장시킬 수 있다. 그러나 질화갈륨 기판(11)은 질화갈륨 에피층과 동종 기판으로 저온 버퍼층을 필요로 하지 않는다. 더욱이, 비극성 또는 반극성 질화갈륨 기판(11) 상에 저온 버퍼층을 형성할 경우, 상기 저온 버퍼층은 우선 비정질층으로 형성되고, 이어서 기판 온도가 증가함에 따라 결정화된다. 이때, 상기 저온 버퍼층은 c-면 성장면을 갖도록 결정화되기 쉽다. 따라서, 저온 버퍼층을 형성하는 방법으로는 비극성 또는 반극성 질화갈륨 기판 상에 양호한 결정 품질을 갖는 비극성 또는 반극성 질화갈륨계 반도체층을 성장시키기 어렵다.
한편, 상기 질화갈륨 기판(11) 상에 직접 900℃ 이상의 고온에서 질화갈륨 에피층을 성장시키는 것을 고려할 수 있다. 그러나, 900℃ 이상의 고온에서 질화갈륨층을 성장시킬 경우, 질화갈륨층은 c-면으로 성장하려는 경향성을 갖기 때문에, 매우 거친 표면을 갖게 된다. 특히, 비극성 질화갈륨 기판의 이방성에 기인하여 스트라이프 형상의 패턴이 형성되기 쉽다. 표면 모폴로지가 좋지 않은 반도체층 상에 후속 에피층들을 성장시켜 반도체 소자를 제조할 경우, 누설전류가 발생하기 쉽고 비발광 재결합이 발생되기 쉬워, 반도체 소자의 전기적 특성이 광학적 특성이 나빠진다.
이에 반해, 700~800℃의 온도에서 버퍼층(13)을 성장시키고 그 위에 에피층을 성장시킴으로써, 버퍼층(13) 상에 성장된 에피층이 매끄러운 표면을 갖게 할 수 있다.
상기 중온 버퍼층(13)은 도 2에 도시한 바와 같이, 상온(Ta)에서 챔버 내에 기판(11)을 로딩하고, 700~800℃의 온도(Tb)까지 t1에서 t2 시간 동안 대략 (100℃/분)의 속도로 기판 온도를 올린 후, t2에서 t3 시간 동안 성장된다. 이때, N2 및 NH3 가스는 온도를 올릴 때부터 계속해서 공급되고, t2에서 갈륨 소스인 TMG가 공급되어 t2에서 t3 시간 동안 GaN 중온 버퍼층(19)이 형성된다.
상기 n형 콘택층(19)은 Si이 도핑된 GaN으로 형성될 수 있다. 상기 n형 콘택층(19)은 중온 버퍼층(13) 상에서 성장되며, 상기 n형 콘택층(19) 상에 제1 전극(47)이 오믹 콘택한다.
도 2에 도시한 바와 같아, 상기 n형 콘택층(19)은 온도(Tc)에서 성장되는데, 상기 온도(Tc)는 900℃ 이상, 예컨대 약 950℃~1050℃의 온도, 특히 약 1000℃일 수 있다. 예를 들어, 온도(Tb)에서 중온 버퍼층(13)이 형성된 후, 갈륨 소스의 공급을 중단하고 t3에서 t4 시간 동안 대략 (100℃/분)의 속도로 기판 온도를 올린 후, 기판 온도가 Tc에 도달했을 때, t4에서 바로 갈륨 소스를 다시 공급하여 n형 콘택층(19)을 성장할 수 있다.
바람직하게는, 기판 온도가 Tc에 도달한 후, 일정 시간, 예컨대, t4에서 t5까지의 시간 동안 중온 버퍼층을 온도(Tc)에서 유지할 수 있다. 예를 들어, 상기 중온 버퍼층(13)은 3 내지 10분 동안, 바람직하게는 5 내지 10분 동안 온도(Tc)에서 유지될 수 있다. 그 후, t5에서 갈륨 소스를 다시 공급하여 n형 콘택층(19)을 성장시킬 수 있다. 상기 중온 버퍼층(13)을 온도(Tc)에서 유지함에 따라, 중온 버퍼층(13)을 열처리하여 재결정화할 수 있으며, 이에 따라, 그 위에 성장되는 n형 콘택층(19)의 표면 모폴로지를 더욱 개선할 수 있다.
여기서, 상기 n형 콘택층(19)이 단일층인 것으로 도시하였으나, 상기 n형 콘택층(19)은 단일의 GaN층인 것에 한정되지 않으며, n형 콘택층(19) 중간에 다른 질화갈륨계 층이 개재될 수도 있다.
한편, 상기 n형 콘택층(19) 상에 다층 구조의 초격자층(20)이 위치한다. 상기 초격자층(20)은 n형 콘택층(19)과 활성층(30) 사이에 위치하며, 따라서 전류 경로 상에 위치한다. 상기 초격자층(20)은 InGaN/GaN의 쌍을 복수 주기(예컨대, 15 내지 20 주기) 반복 적층하여 형성할 수 있으나, 이에 한정되지 않는다. 예컨대, 도 3에 도시한 바와 같이, 상기 초격자층(20)은 InGaN층(21)/AlGaN층(22)/GaN층(23)의 3층 구조가 복수 주기(예컨대, 약 10 내지 20 주기) 반복 적층된 구조를 가질 수 있다. AlGaN층(22)과 InGaN층(21)의 순서는 서로 바뀔 수도 있다. 여기서, 상기 InGaN층(21)은 활성층(30) 내의 우물층에 비해 넓은 밴드갭을 갖는다. 또한, 상기 AlGaN층(22)은 활성층(30) 내의 장벽층에 비해 넓은 밴드갭을 갖는 것이 바람직하다. 나아가, 상기 InGaN층(21) 및 AlGaN층(22)은 불순물을 의도적으로 도핑하지 않은 언도프트층으로 형성되고, 상기 GaN층(23)은 Si 도핑층으로 형성될 수 있다. 상기 초격자층(20)의 최상층은 불순물이 도핑된 GaN층(23)인 것이 바람직하다.
초격자층(20) 내에 AlGaN층(22)을 포함함으로써 활성층(30) 내의 정공이 n형 콘택층(19) 쪽으로 이동하는 것을 차단할 수 있어, 활성층(30)의 내의 발광 재결합율을 향상시킬 수 있다. 상기 AlGaN층(22)은 1nm 미만의 두께로 형성될 수 있다.
한편, 상기 초격자층(20)은 InGaN층(21) 상에 AlGaN층(22)을 형성하기 때문에, 이들 사이의 격자부정합이 커서 계면에 결정 결함이 형성되기 쉽다. 따라서, 상기 InGaN층(21)과 AlGaN층(22) 사이에 도 4에 도시한 바와 같이 GaN층(24)을 삽입할 수 있다. 상기 GaN층(24)은 언도프트층 또는 Si 도핑된 층으로 형성될 수 있다.
상기 초격자층(20) 상에 다중양자우물 구조의 활성층(30)이 위치한다. 상기 활성층(30)은, 도 5에 잘 도시된 바와 같이, 장벽층(31a, 31b) 및 우물층(33n, 33, 33p)이 교대로 적층된 구조를 갖는다. 여기서, 33n은, 초격자층(20) 또는 n형 콘택층(19)에 가장 가까운 우물층(제1 우물층)을 나타내고, 33p는 p형 클래드층(41) 또는 p형 콘택층(23)에 가장 가까운 우물층(제n 우물층)은 나타낸다. 한편, 도 6은 상기 활성층(30)의 에너지 밴드를 나타낸다.
도 5 및 도 6을 참조하면, 상기 우물층(33n)과 우물층(33p) 사이에 (n-1)개의 복수의 장벽층들(31a, 31b) 및 (n-2)개의 복수의 우물층들(33)이 서로 교대로 적층되어 있다. 장벽층들(31a)은 이들 (n-1)개의 복수의 장벽층들(31a 31b)의 평균 두께보다 더 두꺼운 두께를 가지며, 장벽층들(31b)은 상기 평균 두께보다 더 얇은 두께를 갖는다. 또한, 도시한 바와 같이, 장벽층들(31a)이 제1 우물층(33n)에 가깝게 배치되고, 장벽층들(31b)이 제n 우물층(33p)에 가깝게 배치된다.
나아가, 장벽층(31a)이 초격자층(20)의 최상부층에 접하여 위치할 수 있다. 즉, 초격자층(20)과 제1 우물층(33n) 사이에 장벽층(31a)이 위치할 수 있다. 또한, 제n 우물층(33p) 상에 장벽층(35)이 위치할 수 있다. 장벽층(35)은 장벽층(31a)에 비해 상대적으로 더 두꺼운 두께를 가질 수 있다.
제n 우물층(33p)에 가까운 장벽층들(31b)의 두께를 상대적으로 얇게 함으로써 활성층(30)의 저항 성분을 감소시키고 또한 p형 콘택층(43)에서 주입된 정공을 활성층(30) 내의 우물층들(33)에 분산시킬 수 있으며, 이에 따라 발광 다이오드의 순방향 전압을 낮출 수 있다. 또한, 장벽층(35)의 두께를 상대적으로 두껍게 함으로써, 활성층(30), 특히 우물층들(33n, 33, 33p)을 성장시키는 동안 생성된 결정 결함을 치유하여 그 위에 형성되는 에피층들의 결정질을 개선할 수 있다. 다만, 상기 장벽층들(31a)의 개수보다 장벽층들(31b)의 개수를 더 많이 형성할 경우, 활성층(30) 내에 결함 밀도가 증가하여 발광 효율이 감소될 수 있다. 따라서, 상기 장벽층들(31a)의 개수를 장벽층들(31b)의 개수보다 더 많이 형성하는 것이 바람직하다.
한편, 상기 우물층들(33n, 33, 33p)은 서로 거의 동일한 두께를 가질 수 있으며, 이에 따라 반치폭이 매우 작은 광을 방출할 수 있다. 이와 달리, 우물층들(33n, 33, 33p)의 두께를 서로 다르게 조절하여 상대적으로 넓은 반치폭을 갖는 광을 방출할 수도 있다. 나아가, 상기 장벽층들(31a) 사이에 위치하는 우물층(33)에 비해 장벽층들(31b) 사이에 위치하는 우물층(33)의 두께를 상대적으로 얇게 함으로써 결정 결함이 생성되는 것을 방지할 수 있다. 예컨대, 상기 우물층들(33n, 33, 33p)의 두께는 예컨대, 10 내지 30Å 범위 내이고, 상기 장벽층들(31a)의 두께는 50 내지 70Å 범위 내이고, 상기 장벽층들(31b)의 두께는 30 내지 50Å 범위 내일 수 있다.
또한, 상기 우물층들(33n, 33, 33p)은 근자외선, 청색 또는 녹색영역의 광을 방출하는 질화갈륨계 층으로 형성될 수 있다. 예컨대, 상기 우물층들(33n, 33, 33p)은 InGaN으로 형성될 수 있으며, In 조성비는 요구되는 파장에 따라 조절된다.
한편, 상기 장벽층들(31a, 31b)은 전자와 정공을 우물층들(33n, 33, 33p) 내에 가두기 위해 상기 우물층들(33n, 33, 33p)보다 넓은 밴드갭을 갖는 질화갈륨계 층으로 형성된다. 예컨대, 상기 장벽층들(31a, 31b)은 GaN, AlGaN 또는 AlInGaN으로 형성될 수 있다. 특히, 상기 장벽층들(31a, 31b)은 Al을 함유하는 질화갈륨계 층으로 형성되어 밴드갭을 더욱 증대시킬 수 있다. 이 경우, 상기 장벽층들(31a, 31b) 내의 Al의 조성비는 0보다 크고 0.1보다 작은 것이 바람직하며, 특히, 0.02 내지 0.05일 수 있다. Al 조성비를 상기 범위 내로 제한함으로써 광 출력을 증가시킬 수 있다.
덧붙여, 상기 각 우물층(33n, 33, 33p)과 그 위에 위치하는 장벽층들(31a, 31b) 사이에는 도시하지는 않았지만, 캡층이 형성될 수 있다. 캡층은, 장벽층(31a, 31b)을 성장시키기 위해 챔버 온도를 올리는 동안 우물층이 손상되는 것을 방지하기 위해 형성된다. 예컨대, 상기 우물층들(33n, 33, 33p)은 약 780℃의 온도에서 성장될 수 있으며, 상기 장벽층들(31a, 31b)은 약 800℃의 온도에서 성장될 수 있다.
상기 p형 클래드층(41)은 활성층(30) 상에 위치하며, AlGaN으로 형성될 수 있다. 또는, 상기 p형 클래드층(41)은 InGaN/AlGaN을 반복 적층한 초격자 구조로 형성될 수도 있다. 상기 p형 클래드층(41)은 전자 블록층으로서, 전자가 p형 콘택층(43)으로 이동하는 것을 차단하여 발광 효율을 개선한다.
다시 도 1을 참조하면, 상기 p형 콘택층(43)은 Mg을 도핑한 GaN로 형성될 수 있다. p형 콘택층(43)은 p형 클래드층(41) 상에 위치한다. 한편, p형 콘택층(43) 상에 ITO나 ZnO와 같은 투명 도전층(45)이 형성되어 p형 콘택층(43)에 오믹 콘택할 수 있다. 제2 전극(49)이 p형 콘택층(43)에 전기적으로 접속된다. 제2 전극(49)은 투명 도전층(45)을 통해 p형 콘택층(43)에 접속될 수 있다.
한편, p형 콘택층(43), p형 클래드층(41), 활성층(30) 및 초격자층(20)의 일부를 식각 공정으로 제거하여 n형 콘택층(19)이 노출될 수 있다. 제1 전극(47)은 상기 노출된 n형 콘택층(19) 상에 형성된다.
본 실시예에 있어서, 상기 질화갈륨 기판(11) 상에 성장되는 중온 버퍼층(13) 및 에피층들(19 ~ 43)은 MOCVD 기술을 이용하여 형성될 수 있다. 이때, Al, Ga 및 In의 소스로는 TMAl, TMGa 및 TMIn이 각각 사용될 수 있으며, N의 소스로는 NH3가 사용될 수 있다. 또한, n형 불순물인 Si의 소스로는 SiH4가 사용될 수 있고, p형 불순물인 Mg의 소스로는 Cp2Mg가 사용될 수 있다.
(실험예)
도 7은 중온 버퍼층(13) 사용에 따른 에피층의 표면 모폴로지를 설명하기 위한 광학 사진이다. 여기서 (a)는 중온 버퍼층(13) 없이 질화갈륨 기판(11) 상에 성장된 n형 GaN층의 표면 사진이고, (b)는 질화갈륨 기판(11) 상에 중온 버퍼층(13)을 형성하고, 기판 온도를 n형 GaN층 성장 온도로 올린 후, n형 GaN층 성장 온도에 도달했을 때 바로 성장된 n형 GaN층의 표면 사진이고, (c)는 질화갈륨 기판(11) 상에 중온 버퍼층(13)을 형성하고, 기판 온도를 n형 GaN층 성장 온도로 올리고, n형 GaN층 성장 온도에서 중온 버퍼층을 5분 동안 유지한 후 성장된 n형 GaN층의 표면 사진이다.
여기서, 질화갈륨 기판(11)은 m면 성장면을 갖는 기판을 사용하였으며, 중온 버퍼층(13)은 약 750℃에서 TMG에 대한 NH3의 비, 즉 Ⅴ/Ⅲ 비(ratio)를 약 357.1로 하여 약 5nm의 두께로 형성하였으며, n형 GaN층은 모두 1000℃에서 Ⅴ/Ⅲ 비를 약 76.9로 하여 성장하였다.
도 7(a)를 참조하면, 중온 버퍼층(13)을 형성하지 않고 직접 n형 GaN층을 성장시킨 경우, 상기 n형 GaN층은 표면이 상당히 거친 것을 확인할 수 있다. 질화갈륨 기판(11) 상에 성장된 GaN층의 결정 방위가 국부적으로 변하기 때문에 에피층이 거친 표면을 갖는 것으로 보인다. 또한, 스트라이프 형상의 표면 모폴로지가 관찰되는데, 이는 질화갈륨 기판(11)이 이방성을 갖기 때문에 나타나는 현상으로 판단된다.
이에 반해, 도 7(b)를 참조하면, 중온 버퍼층(13)을 사용함으로써 표면이 매끄러운 n형 GaN층이 성장된 것을 확인할 수 있다. 즉, 중온 버퍼층(13)이 성장 기판(11)의 표면 결함을 완화함으로써 그 위에 형성된 에피층의 결정질을 개선한 것으로 보인다.
따라서, 700 내지 800℃에서 중온 버퍼층(13)을 성장시킴으로써 그 위에 900℃ 이상의 고온에서 성장되는 에피층의 결정질을 개선할 수 있음을 알 수 있다.
나아가, 도 7(c)를 참조하면, 중온 버퍼층(13)을 n형 GaN층 성장 온도에서 소정시간 유지함으로써 n형 GaN층의 표면 모폴로지가 더욱 개선되는 것을 확인할 수 있다.
본 실시예에 있어서, 발광 다이오드를 예로 설명하였지만, 본 발명은 발광 다이오드에 한정되는 것은 아니며, 비극성 또는 반극성 질화갈륨계 반도체층을 채택하는 모든 종류의 반도체 소자에 적용될 수 있다.
이상에서, 본 발명의 다양한 실시예들 및 특징들에 대해 설명하였지만, 본 발명은 위에서 설명한 실시예들 및 특징들에 한정되는 것은 아니며, 본 발명의 사상을 벗어나지 않는 범위 내에서 다양하게 변형될 수 있다.

Claims (10)

  1. 질화갈륨 기판;
    상기 질화갈륨 기판 상에 위치하는 질화갈륨계 제1 반도체층; 및
    상기 질화갈륨 기판과 상기 제1 반도체층 사이에 위치하는 중온 버퍼층을 포함하고, 상기 중온 버퍼층은 상기 질화갈륨 기판 상에서 700~800℃ 범위 내의 성장 온도에서 성장된 반도체 소자.
  2. 청구항 1에 있어서,
    상기 질화갈륨 기판은 m면 성장면을 갖고,
    상기 중온 버퍼층은 상기 m면 성장면 상에 위치하는 반도체 소자.
  3. 청구항 2에 있어서,
    상기 중온 버퍼층은 GaN층인 반도체 소자.
  4. 청구항 1에 있어서,
    상기 제1 반도체층 상부에 위치하는 제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 활성층을 더 포함하고,
    상기 반도체 소자는 비극성 또는 반극성 발광 다이오드인 것을 특징으로 하는 반도체 소자.
  5. 청구항 4에 있어서,
    상기 제1 반도체층과 상기 활성층 사이에 위치하는 다층 구조의 초격자층을 더 포함하는 반도체 소자.
  6. 질화갈륨 기판 상에 중온 버퍼층을 형성하되, 상기 중온 버퍼층은 700~800℃ 범위 내의 온도에서 형성되고,
    상기 중온 버퍼층 상에 상기 중온 버퍼층 형성 온도보다 높은 성장 온도에서 질화갈륨계 제1 반도체층을 성장시키는 것을 포함하는 반도체 소자 제조 방법.
  7. 청구항 6에 있어서,
    상기 질화갈륨 기판은 m면 성장면을 갖고,
    상기 중온 버퍼층은 상기 m면 성장면 상에 형성되는 반도체 소자 제조 방법.
  8. 청구항 6에 있어서,
    상기 중온 버퍼층은 GaN로 형성되는 반도체 소자 제조 방법.
  9. 청구항 8에 있어서,
    상기 제1 반도체층을 성장시키는 것은,
    상기 중온 버퍼층이 형성된 후, 갈륨 소스의 공급을 중단하고,
    상기 질화갈륨 기판의 온도를 제1 반도체층 성장 온도로 올리고,
    상기 질화갈륨 기판을 상기 제1 반도체층 성장 온도에서 3 내지 10분 사이의 시간 동안 유지하고,
    갈륨 소스의 공급을 재개하여 상기 중온 버퍼층 상에 질화갈륨계 층을 성장시키는 것을 포함하는 반도체 소자 제조 방법.
  10. 청구항 6에 있어서,
    상기 제1 반도체층 상에 활성층을 성장시키고,
    상기 활성층 상에 질화갈륨계 제2 반도체층을 성장시키는 것을 더 포함하는 반도체 소자 제조 방법.
KR1020120028589A 2012-03-21 2012-03-21 비극성 반도체 소자 및 그것을 제조하는 방법 KR20130106925A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120028589A KR20130106925A (ko) 2012-03-21 2012-03-21 비극성 반도체 소자 및 그것을 제조하는 방법
PCT/KR2013/002326 WO2013141617A1 (en) 2012-03-21 2013-03-21 Method of fabricating non-polar gallium nitride-based semiconductor layer, nonpolar semiconductor device, and method of fabricating the same
CN201380015737.4A CN104205297B (zh) 2012-03-21 2013-03-21 制造非极性氮化镓基半导体层的方法、非极性半导体器件及其制造方法
US13/848,352 US9076896B2 (en) 2012-03-21 2013-03-21 Method of fabricating nonpolar gallium nitride-based semiconductor layer, nonpolar semiconductor device, and method of fabricating the same
US14/708,044 US9966497B2 (en) 2012-03-21 2015-05-08 Method of fabricating nonpolar gallium nitride-based semiconductor layer, nonpolar semiconductor device, and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120028589A KR20130106925A (ko) 2012-03-21 2012-03-21 비극성 반도체 소자 및 그것을 제조하는 방법

Publications (1)

Publication Number Publication Date
KR20130106925A true KR20130106925A (ko) 2013-10-01

Family

ID=49630475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120028589A KR20130106925A (ko) 2012-03-21 2012-03-21 비극성 반도체 소자 및 그것을 제조하는 방법

Country Status (1)

Country Link
KR (1) KR20130106925A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400205A (zh) * 2017-02-06 2018-08-14 日亚化学工业株式会社 氮化物半导体发光元件的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400205A (zh) * 2017-02-06 2018-08-14 日亚化学工业株式会社 氮化物半导体发光元件的制造方法
CN108400205B (zh) * 2017-02-06 2023-02-28 日亚化学工业株式会社 氮化物半导体发光元件的制造方法

Similar Documents

Publication Publication Date Title
US9966497B2 (en) Method of fabricating nonpolar gallium nitride-based semiconductor layer, nonpolar semiconductor device, and method of fabricating the same
KR100525545B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
TWI310963B (en) Epitaxial substrate for compound semiconductor light-emitting device, method for producing the same and light-emitting device
US7943494B2 (en) Method for blocking dislocation propagation of semiconductor
KR101843513B1 (ko) 질화갈륨계 발광 다이오드
US20090261376A1 (en) Nitride semiconductor light emitting diode and method of fabricating the same
JP2008118049A (ja) ＧａＮ系半導体発光素子
KR100998234B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
KR100773555B1 (ko) 저결함 반도체 기판 및 그 제조방법
KR101644156B1 (ko) 양자우물 구조의 활성 영역을 갖는 발광 소자
KR20130106925A (ko) 비극성 반도체 소자 및 그것을 제조하는 방법
JP2002094113A (ja) Ｉｉｉ−ｖ族窒化物系半導体発光素子の製造方法
JP3543628B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体発光素子の製造方法
KR20130108935A (ko) 질화갈륨계 발광 다이오드
JPH10173220A (ja) 半導体発光素子の製法
JPWO2019097963A1 (ja) Ｉｉｉ族窒化物半導体
KR20150017103A (ko) 전자 차단층 성장 방법 및 그것을 갖는 질화물 반도체 소자 제조 방법
KR20140074516A (ko) 질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법
KR101910563B1 (ko) 전자 블록층을 갖는 질화물 반도체 소자 및 전자 블록층 성장 방법
JP2012174802A (ja) 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置
KR20130107815A (ko) 비극성 질화갈륨계 반도체층을 형성하는 방법
KR20060066872A (ko) 반도체 발광 소자용 기판과 질화물 반도체 발광 소자 및이의 제조 방법
JP3767534B2 (ja) 発光デバイス
KR100722819B1 (ko) 질화물 반도체 발광 다이오드 및 이의 제조 방법
KR20130104611A (ko) 질화갈륨계 발광 다이오드 및 그것을 갖는 발광 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application