KR20150093860A

KR20150093860A - 발광 장치에 사용하기 위한 발광 영역

Info

Publication number: KR20150093860A
Application number: KR1020157020656A
Authority: KR
Inventors: 제프 레이머; 스티브 팅
Original assignee: 가부시끼가이샤 도시바
Priority date: 2011-09-29
Filing date: 2012-09-27
Publication date: 2015-08-18
Also published as: TW201330319A; CN103430333B; US20130082236A1; JP5895048B2; US20150056731A1; JP2014513444A; WO2013049416A2; WO2013049416A3; CN103430333A; US8853668B2; KR20130132600A

Abstract

발광 장치는 n-형 III-V족 반도체를 갖는 제1 층, 및 제1 층에 인접하며, 전자와 정공의 재결합에 따라 광을 생성하는 활성 물질을 포함하는 제2 층을 포함한다. 활성층은 일부 경우에는, 약 1 V-피트/㎛²와 30 V-피트/㎛² 사이의 밀도로 하나 이상의 V-피트를 포함한다. 발광 장치는 제2 층에 인접하며, p-형 III-V족 반도체를 포함하는 제3 층을 포함한다.

Description

발광 장치에 사용하기 위한 발광 영역{LIGHT EMITTING REGIONS FOR USE WITH LIGHT EMITTING DEVICES}

[상호 참조]

이 출원은 2011년 9월 29일자로 출원된 미국 특허 출원 제13/249,146호의 우선권을 주장하고, 그 전체 내용이 참고로 여기에 인용된다.

조명 애플리케이션은 일반적으로 백열 전구 또는 가스-충전 전구를 사용한다. 이러한 전구는 일반적으로 작동 수명이 길지 않으며, 따라서 잦은 교체가 필요하다. 이러한 형광 또는 네온 튜브와 같은 가스-충전 튜브는 긴 수명을 갖고 있지만, 높은 전압을 사용하여 작동하고 상대적으로 비용이 비쌀 수 있다. 또한, 전구 및 가스-충전 튜브 모두 상당량의 에너지를 소모한다.

발광 다이오드(LED)는 LED의 활성층 양단에 전위(electrical potential)를 인가함에 따라 광을 방출하는 장치이다. LED는 일반적으로 p-n 접합을 만들기 위해 불순물로 도핑된 반도체 물질의 칩을 포함한다. 전류는 p-측, 또는 애노드로부터 n-측, 또는 캐소드로 흐른다. 전하 캐리어-전자와 정공-은 다른 전압의 전극으로부터 p-n 접합으로 흐른다. 전자가 정공을 만나면, 하나 이상의 광자(hv)의 형태로 에너지의 복사 방출을 일으킬 수 있는 프로세스에서 전자는 정공과 재결합한다. 광자, 또는 광은 LED로부터 전달되고, 예를 들어, 조명 애플리케이션 및 전자 애플리케이션 등의 다양한 애플리케이션에서의 사용에 이용된다.

LED는 백열 전구 또는 가스-충전 전구에 비해, 상대적으로 저렴하고 낮은 전압에서 동작하며, 긴 작동 수명을 갖는다. 또한, LED는 상대적으로 적은 전력을 소비하고 컴팩트하다. 이러한 속성은 LED가 특히 바람직하고 다양한 애플리케이션에 매우 적합하도록 만든다.

LED의 장점에도 불구하고, 이러한 장치와 관련된 제한 사항이 있다. 이러한 제한은 LED의 효율성을 제한할 수 있는 물질의 제한; 장치로부터 LED에 의해 생성된 광의 전달을 제한할 수 있는 구조적 제한; 및 높은 처리 비용이 발생할 수 있는 제조 제한을 포함한다. 따라서, 향상된 LED 및 LED를 제조하기 위한 방법이 필요하다.

본 발명의 한 특징에 있어서, 발광 다이오드(LED)와 같은 발광 장치가 제공된다. 한 실시 형태에서, 발광 다이오드는 n-형 III-V족 반도체를 포함하는 제1 층과, 상기 제1 층에 인접하며, 전자와 정공의 재결합에 따라 광을 생성하는 활성 물질을 포함하는 제2 층을 포함한다. 제3 층은 상기 제2 층에 인접하며, p-형 III-V족 반도체를 포함한다. 실리콘 기판은 제1 층 또는 제3 층 중 어느 하나에 인접한다. 활성층은 활성층과 제3 층 사이의 인터페이스에서 하나 이상의 개구를 갖는 하나 이상의 V-피트를 포함한다. V-피트는 약 1 V-피트/㎛²와 30 V-피트/㎛² 사이의 밀도를 갖는다. 일부 경우에는, 밀도가 표면 밀도이다.

다른 실시 형태에서, 발광 다이오드는 n-형 III-V족 반도체를 갖는 제1 층과, 제1 층에 인접하며, 전자와 정공의 재결합에 따라 광을 생성하는 활성 물질을 포함하는 제2 층을 포함한다. 제2 층은 약 5 %와 30 % 사이의 범위로 하나 이상의 V-피트를 포함한다. 제3 층은 제2 층에 인접하여 배치된다. 제3 층은 p-형 III-V족 반도체를 포함한다.

다른 실시 형태에서, 발광 다이오드는 n-형 질화 갈륨(GaN) 층, p-형 GaN 층, 및 n-형 GaN 층과 p-형 GaN 층 사이에 있는 활성층을 포함한다. 활성층은 활성층과 n-형 GaN 층 또는 p-형 GaN 층 사이의 인터페이스에 하나 이상의 개구를 갖는 하나 이상의 V-피트를 포함한다. 하나 이상의 개구는 상기 인터페이스에서의 영역 중 약 5 %와 30 % 사이의 영역을 소모한다. 인터페이스는 n-형 GaN 층 또는 p-형 GaN 층에 인접한 활성층의 표면일 수 있다.

본 발명의 다른 특징에 있어서, LED와 같은 발광 다이오드에 사용하기 위한 활성층이 제공된다. 한 실시 형태에서, 발광 다이오드에 사용하기 위한 활성층은 약 500 나노미터 미만의 두께를 갖는 발광 물질과, 약 5 %와 30 % 사이의 범위의 하나 이상의 V-피트를 포함한다.

다른 실시 형태에서, 발광 다이오드에 사용하기 위한 활성층은 약 500 나노미터 미만의 두께를 갖는 발광 물질과, 활성층의 표면에 하나 이상의 개구를 갖는 하나 이상의 V-피트를 포함한다. 하나 이상의 V-피트는 약 1 V-피트/㎛²와 30 V-피트/㎛² 사이의 밀도를 갖는다.

본 발명의 다른 특징에서, LED와 같은 발광 다이오드를 형성하기 위한 방법이 제공된다. 한 실시 형태에서, 발광 다이오드를 형성하기 위한 방법은 활성층에 인접한 n-형 또는 p-형 III-V족 반도체 층을 형성하는 단계를 포함한다. 활성층은 하나 이상의 V-피트를 활성층 내에 생성하도록 선택된 하나 이상의 성장 조건에서 III족 전구체와 V족 전구체에 기판을 노출시킴으로써 형성된다. 하나 이상의 V-피트는 약 1 V-피트/㎛²와 30 V-피트/㎛² 사이의 밀도로 활성층의 표면에 하나 이상의 개구를 갖도록 형성된다.

다른 실시 형태에서, 발광 다이오드를 형성하기 위한 방법은 약 1 V-피트/㎛²와 30 V-피트/㎛² 사이의 밀도로 하나 이상의 V-피트를 갖는 활성층을 형성하기 위해 III족 전구체와 V족 전구체에 반응 챔버 내의 기판(또는 반응 챔버가 복수의 반응 공간을 포함하는 경우에는 반응 공간)을 노출시킴으로써 활성층을 형성하는 단계를 포함하고, 활성층의 형성시에, i) 상기 기판의 온도는 약 750℃와 850℃ 사이에 있고; 및/또는 ii) 상기 반응 챔버 내로의 수소(H₂)의 유량은 약 20 리터/분 이하이다.

다른 실시 형태에서, 발광 다이오드를 형성하기 위한 방법은 반응 챔버 내에 기판을 제공하는 단계, 및 반응 챔버 내에 III족 전구체와 V족 전구체를 도입함으로써 기판에 인접한 양자 우물 층을 형성하는 단계를 포함한다. 우물 층은 약 750℃와 790℃ 사이의 성장 온도에서 형성된다. 그 다음, 장벽 층은 반응 챔버 내에 III족 전구체 및 상기 V족 전구체를 도입함으로써 우물 층에 인접하여 형성된다. 장벽 층은 약 790℃와 850℃ 사이의 성장 온도에서 형성된다. 양자 우물 층은 수용성 물질로 형성되고, 또는 대안적으로 장벽 층은 도너 물질로 형성된다.

다른 실시 형태에서, 발광 다이오드를 형성하기 위한 방법은 반응 챔버 내에 기판을 제공하는 단계를 포함한다. 기판은 약 750℃와 790℃ 사이의 제1 온도에서 가열된다. 다음, 우물 층은 반응 챔버 내에 III족 전구체와 V족 전구체를 도입함으로써 형성된다. 우물 층은 제1 캐리어 가스 유량에서 형성된다. 기판은 그 다음 약 790℃와 850℃ 사이의 온도에서 가열된다. 다음, 장벽 층은 반응 챔버 내에 III족 전구체와 V족 전구체를 도입함으로써 우물 층에 인접하여 형성된다. 장벽 층은 제2 캐리어 가스 유량에서 형성된다. 일부 상황에서는, 제1 캐리어 가스 유량은 제2 캐리어 가스 유량 미만이다.

본 발명의 또 다른 특징에서, LED 같은 발광 장치를 형성하기 위한 시스템이 제공된다. 한 실시 형태에서, 발광 장치를 형성하기 위한 시스템은 기판을 유지하기 위한 반응 챔버와, 반응 챔버와 유체 소통하는 펌핑 시스템을 포함한다. 펌핑 시스템은 반응 챔버를 퍼지 또는 진공시키도록 구성된다. 시스템은 활성층을 형성하기 위한 방법을 구현하는 기계 판독가능 코드를 실행하기 위한 프로세서를 갖는 컴퓨터 시스템을 포함한다. 이 방법은 약 5 %와 30 % 사이의 범위로 하나 이상의 V-피트를 갖는 활성층을 형성하기 위해 반응 챔버 내의 기판을 III족 전구체와 V족 전구체에 노출시킴으로써 활성층을 형성하는 단계를 포함한다. 활성층을 형성하는 동안, i) 기판의 온도는 약 750℃와 850℃ 사이에 있고, 및/또는 ii) 반응 챔버 내로의 수소(H₂)의 유량은 약 20 리터/분 이하이다.

본 발명의 추가적인 특징과 장점은, 본 발명의 실시 형태가 예시적으로만 도시되고 설명된 다음의 상세한 설명으로부터 당업자에게는 명백하게 될 것이다. 본 발명은 실현될 때, 다른 실시 형태가 가능할 수 있고, 본 발명의 범위를 벗어나지 않는 한, 몇 가지 세부 사항은 여러 가지 명백한 특징에서 수정할 수 있다. 따라서, 도면 및 설명은 본질적으로 예시로서 간주되며, 제한하지 않는 것으로 간주된다.

본 명세서에서 언급한 모든 간행물, 특허 및 특허 출원은 개별 간행물, 특허 또는 특허 출원이 구체적이고 개별적으로 참고로 원용된 것처럼, 동일한 정도로 본 명세서에 참고로 원용된다.

본 발명의 특징 및 장점의 더 나은 이해는 발명의 원리가 이용되는 예시적인 실시 형태 및 첨부된 도면을 설명하는 다음의 상세한 설명을 참조하여 얻어지게 된다:
도 1은 발광 다이오드를 개략적으로 도시한다;
도 2는 한 실시 형태에 따라, 실리콘 기판 위의 n-형 III-V족 반도체 층을 개략적으로 도시한다;
도 3은 한 실시 형태에 따라, III-V족 반도체 층 위에 형성된 활성층을 개략적으로 도시한다;
도 4는 한 실시 형태에 따라, 복수의 V-피트를 갖는 활성층(또는 활성 영역)의 상부면을 개략적으로 도시한다;
도 5는 한 실시 형태에 따라, 발광 장치를 위한 양자 우물 활성층을 형성하기 위한 방법을 도시한다;
도 6은 한 실시 형태에 따라, 발광 장치를 형성하기 위한 시스템을 개략적으로 설명한다;
도 7a 및 도 7b는 활성층의 상단 표면의 원자 힘 현미경(AFM)의 현미경을 도시한다.

본 발명의 다양한 실시 형태가 도시되고 여기에 설명되어 있지만, 이러한 실시 형태를 단지 예로서 제공한다는 것은 당업자에게 자명한 사항이라 할 것이다. 수많은 변형, 변경 및 대체가 본 발명을 벗어나지 않는 한도에서 당업자에게는 발생할 수 있다. 여기에서 설명된 본 발명의 실시 형태에 대한 다양한 대안이 발명을 실시할 시에 채택될 수 있음을 이해하여야 한다.

여기에서 사용되는 용어 "발광 장치"는 장치의 발광 영역(또는 "활성층") 내의 전자와 정공의 재결합에 따라 광을 생성하도록 구성된 장치를 말한다. 일부 경우에는, 발광 장치는 전기 에너지를 광으로 변환하는 고체 상태 장치이다. 발광 다이오드("LED")는 발광 장치이다. 다른 물질로 만들어지고 서로 다른 구조를 갖고 다양한 방법으로 수행되는 많은 다른 LED 장치 구조가 있다. 일부 LED가 레이저 광을 방출하고, 다른 LED는 비-단색광을 생성한다. 일부 LED는 특정 애플리케이션에서의 성능에 최적화되어 있다. LED는 질화 인듐 갈륨을 갖는 다중 양자 우물(MQW) 활성층을 포함하는 소위, 청색 LED일 수 있다. 청색 LED는 평방 센티미터당 38 암페아 이상의 평균 전류 밀도를 가지면서, 약 440 나노미터로부터 500 나노미터까지의 범위의 파장을 갖는 비-단색광을 방출할 수 있다. 방출된 청색 광의 일부를 흡수하는 형광체 코팅이 제공될 수 있다. 형광체는 다른 파장의 광을 방출하도록 차례로 형광을 내기 때문에, 전체 LED 장치가 방출하는 광은 더 넓은 범위의 파장을 갖는다.

여기에서 사용되는 용어 "층"은 기판 위의 원자 또는 분자의 층을 의미한다. 일부 경우에, 층은 에피택셜 층 또는 복수의 에피택셜 층(또는 하위 층)을 포함한다. 층은 막이나 박막을 포함할 수 있다. 일부 상황에서는, 층은, 예를 들면, 광을 생성(방출)하는 활성층과 같은 소정의 장치 기능을 제공하는 장치(예를 들어, 발광 다이오드)의 구조적 구성 요소이다. 층은 일반적으로 대략 단원자 단층(ML)으로부터 수십의 단층, 수백의 단층, 수천의 단층, 수백만의 단층, 수십억의 단층, 수조의 단층, 또는 그 이상까지의 두께를 갖는다. 한 예에서, 층은 하나의 단원자 단층보다 큰 두께를 갖는 다층 구조이다. 또한, 층은 여러 물질 층을 포함할 수 있다. 한 예에서, 다중 양자 우물 활성층은 다중 우물 및 장벽 층을 포함한다.

여기에서 사용되는 용어 "범위(coverage)"는 표면의 전체 면적과 관련된 종에 의해 커버 또는 점유된 표면 또는 인터페이스의 비율을 말한다. 예를 들어, 종의 10 %의 범위는 표면의 10 %가 종에 의해 커버되는 것을 나타낸다. 일부 상황에서, 범위는 단층(ML)으로 표시되는데, 1 ML은 특정 종으로 표면의 채도를 완료하는 것이다. 예를 들어, 0.1 ML의 피트 범위는 표면의 10 %가 피트의 개구(또는 정공)에 의해 점유되는 것을 나타낸다. 범위는 그러한 개구(또는 정공)의 표면 범위를 말한다. 한 예에서, 표면 또는 인터페이스는 약 5 %와 30 % 사이의 개구를 갖고, 약 5 %와 30 % 사이의 표면 또는 인터페이스는 개구에 의해 소모된다. 이러한 경우, 개구는 반도체 물질을 포함하는 물질로 채워질 수 있지만, 반도체 물질에 국한되지는 않는다.

여기에서 사용되는 용어 "활성 영역"(또는 "활성층")은 광을 생성하는 발광 다이오드(LED)의 발광 영역을 말한다. 활성층은 예를 들어, 활성층 양단에 인가된 전위(electrical potential)의 도움으로, 전자와 정공의 재결합에 따라 광을 생성하는 활성 물질을 포함한다. 활성층은 하나 또는 복수의 층(하위 층)을 포함할 수 있다. 일부 경우에는, 활성층은 하나 이상의 장벽 층(또는 예를 들어, GaN과 같은 클래딩 층)과 하나 이상의 양자 우물("우물") 층(예를 들어, InGaN과 같은)을 포함한다. 한 예에서, 활성층은 활성층이 다중 양자 우물("MQW") 활성층이라고 할 수 있는 경우에는 다중 양자 우물을 포함한다.

여기에서 사용되는 용어 "도핑"은 화학적으로 도핑되는 구조나 층을 말한다. 층은 n-형 화학적 도펀트(또한, 여기에서는 "n-도핑") 또는 p-형 화학적 도펀트(또한 여기에서는 "p-도핑")로 도핑될 수 있다. 일부 경우에는, 층은 도핑되지 않거나 의도하지 않게 도핑된다(또한 여기에서는 "u-도핑" 또는 "u-형"). 한 예에서, u-GaN(또는 u-형 GaN) 층은 도핑되지 않거나 의도하지 않게 도핑된 GaN을 포함한다.

여기에서 사용되는 용어 "도펀트"는 n-형 도펀트 또는 p-형 도펀트와 같은 화학적 도펀트를 말한다. p-형 도펀트는 제한없이, 붕소, 알루미늄, 마그네슘, 베릴륨, 아연 및 탄소를 포함한다. n-형 도펀트는 제한없이, 질소, 인, 실리콘, 게르마늄, 주석, 텔루륨 및 셀레늄을 포함한다. p-형 반도체는 p-형 도펀트로 도핑된 반도체이다. n-형 반도체는 n-형 도펀트로 도핑된 반도체이다. n-형 질화 갈륨("n-GaN")과 같은, n-형 III-V족 물질은 n-형 도펀트로 도핑되는 III-V족 물질을 포함한다. p-형 GaN("p-GaN")과 같은, p-형 III-V족 물질은 p-형 도펀트로 도핑되는 III-V족 물질을 포함한다. III-V족 물질은 붕소, 알루미늄, 갈륨, 인듐 및 탈륨으로부터 선택된 적어도 하나의 III족 원소, 및 질소, 인, 비소, 안티몬 및 비스무스로부터 선택된 적어도 하나의 V족 원소를 포함한다.

여기에서 사용되는 용어 "인접한" 또는 "에 인접한"은 '옆에', '서로 접한', '접촉한' 및 '에 근접한'을 포함한다. 일부 경우에는, 인접한 구성 요소는 하나 이상의 중간층에 의해 서로 분리된다. 예를 들어, 하나 이상의 중간층은 약 10 마이크로미터("마이크론"), 1 마이크론, 500 나노미터("nm"), 100 nm, 50 nm, 10 nm 및 1 nm의 미만, 또는 그 이하의 두께를 가질 수 있다. 한 예에서, 제1 층이 제2 층과 직접 접촉할 때, 제1 층은 제2 층에 인접해 있다. 다른 예에서, 제1 층이 제3 층에 의해 제2 층으로부터 분리될 때, 제1 층은 제2 층에 인접해 있다.

여기에서 사용되는 용어 "기판"은 막 또는 박막 형성이 요구되는 모든 워크피스(workpiece)를 의미한다. 기판은 제한 없이, 실리콘, 실리카, 사파이어, 산화 아연, 탄소(예를 들면, 그래핀), SiC, AlN, GaN, 스피넬, 실리콘 코팅, 실리콘 온 옥사이드, 실리콘 카바이드 온 옥사이드, 유리, 질화 갈륨, 질화 인듐, 이산화 티탄, 질화 알루미늄, 금속 물질(예를 들면, 몰리브덴, 텅스텐, 구리, 알루미늄), 및 이들의 조합(또는 합금)을 포함한다.

여기에서 사용되는 용어 "표면"은 고체상 간의 경계 또는 고체상과 기체상 간의 경계와 같이, 제1 상과 제2 상 간의 경계를 말한다. 한 예에서, 표면은 제1 층과 제2 층 사이의 인터페이스이다. 표면은 물질 층에 의해 커버될 수 있다. 일부 실시 형태에서, 표면(또는 인터페이스)는 V-피트의 개구와 같은 개구를 포함한다. 일부 상황에서는, 개구는 하나 이상의 물질로 채워진다.

여기에서 사용되는 용어 "주입 효율"은 발광 장치의 활성 영역 내에 주입되는 발광 장치를 통과하는 전자의 비율을 말한다.

여기에서 사용되는 용어 "내부 양자 효율"은 복사되는(즉, 광자를 생성하는) 발광 장치의 활성 영역에 있는 모든 전자-정공 재결합 사건의 비율을 말한다.

여기에서 사용되는 용어 "추출 효율"은 장치로부터 탈출하는 발광 장치의 활성 영역에서 생성된 광자의 비율을 말한다.

여기에서 사용되는 용어 "외부 양자 효율"(EQE)은 LED를 통과하는 전자의 수에 대한 LED에서 방출되는 광자의 수의 비율을 의미한다. 즉, EQE = 주입 효율 × 내부 양자 효율 × 추출 효율이다.

LED는 다양한 반도체 장치 층으로 형성될 수 있다. 일부 상황에서는, III-V족 반도체 LED는 다른 반도체 물질에 바람직할 수 있는 장치 파라미터(예를 들면, 광의 파장, 외부 양자 효율)를 제공한다. 질화 갈륨(GaN)은 광전자 애플리케이션 및 고출력 고주파 장치에 사용될 수 있는 바이너리 III-V족 직접 밴드 갭 반도체이다.

III-V족 반도체 기반 LED는 실리콘 및 사파이어 등 다양한 기판 위에 형성될 수 있다. 실리콘은 특정 시간 주기 내에 형성된 LED의 수를 최대화하는데 도움이 되는 큰 크기의 웨이퍼를 사용하는 것 외에도, 현재의 제조 및 가공 기술을 사용하는 능력과 같이, 다양한 이점을 다른 기판에 제공한다. 도 1은 기판(105)을 갖는 LED(100), 기판(105)에 인접한 AlGaN 층(110), AlGaN 층(110)에 인접한 피트 생성층(115), 피트 생성층(115)에 인접한 n-형 GaN("n-GaN") 층(120), n-GaN 층(120)에 인접한 활성층(125), 활성층(125)에 인접한 전자 차단층(예를 들어, AlGaN)(130), 및 전자 차단층(130)에 인접한 p-형 GaN("p-GaN") 층(135)을 도시한다. 전자 차단층(130)은 p-GaN 층(135)에서 정공과 전자의 재결합을 최소화한다. 기판(100)은 실리콘으로 형성될 수 있다. 일부 경우에는, 피트 생성층(115)은 의도하지 않게 도핑된 GaN("u-GaN")을 포함한다.

실리콘은 실리콘 사용에 적합한 상용의 반도체 제조 기술을 사용하는 능력 등 다양한 장점을 제공하지만, 실리콘 기판 위에 III-V족 반도체 기반 LED의 형성은 여러 제한을 제기한다. 예로서, 실리콘과 질화 갈륨 간의 격자 불일치 및 열팽창 계수는 스레딩(threading) 및/또는 헤어핀 전위(hairpin dislocations)(이하, "전위"로 통칭)와 같은 질화 갈륨 박막 형성시의 결함을 생성하는 구조적 스트레스로 이어진다. 결함 주위의 박막 성장은 장치 층에서의 V-자형 또는 일반적으로 오목한 구조인 V-결함(또는 V-피트)을 생성한다. 이러한 V-피트는 하나 이상의 층에서의 화학적 도펀트("도펀트")의 분포와 같은, 균일한 장치 속성을 달성하기 어렵게 만든다.

이러한 문제를 해결하기 위한 접근 방법은 LED에서 V-피트의 농도를 최소화하는 것이다. 예를 들어, 활성층은 V -피트의 범위(또는 밀도)를 최소화하는 데 도움이될 수 있는 낮거나 실질적으로 낮은 결함 밀도로 형성될 수 있다. 이러한 접근 방식은, 그러나, LED의 형성을 위해 현재 가능한 방법으로 구현하기가 상업적 불가능 및/또는 어려울 수 있다. 예를 들어, 낮은 결함 밀도에서의 LED 구성 요소 층(예를 들어, 활성층)의 형성은 LED 장치에 대한 상업적 수요를 충족하기 위해 높은 처리 비용과 불충분한 장치 회전율로 이어지는, 느리고 자원 집약 프로세스가 될 수 있다. 예를 들어, 실리콘 위에 GaN의 형성은 일반적으로 AlN/GaN 또는 SiN_x/GaN 인터페이스에서 전위 밀도를 줄이기 위해 AlN 또는 SiN_x의 다중 층을 사용하여 성장될 수 있는 GaN의 비교적 두꺼운 층을 필요로 한다. 이는 실행 시간을 길게 만들어, 비용을 증가시키고, 또한 더 두꺼운 GaN 층의 필요로 인해 균열의 제거를 어렵게 한다. 사파이어 기판 위에 GaN 층의 효율에 필적하는 효율을 갖는 발광 장치를 형성하기 위해 실리콘 기판 위에 GaN의 층을 형성하는 것이 일반적으로 어렵다.

일부 실시 형태에서, 높은 광 출력 효율이 상대적으로 높은 전위 밀도에서도 달성될 수 있도록 실리콘 위에 LED 활성 영역을 성장시키기 위한 방법이 제공된다. 일부 상황에서, 여기에서 제공된 방법은 높은 광 출력 효율을 갖는 LED를 얻기 위해서, 사실상 1x10⁹ cm^-2 미만의 낮은 전위 밀도로 n-GaN 층 및 활성층을 형성할 필요성을 유리하게 제거한다. 여기에 제공된 방법은 2 ㎛ 미만의 두께를 갖는 GaN 층을 사용할 수 있다. 일부 실시 형태에서, 실리콘 기판 위에 형성된 n-GaN 층 위에 형성된 활성층에 있어서, 활성층과 n-GaN 층은 약 1x10⁸ cm^-2와 5x10⁹ cm^-2 사이의 전위 밀도를 갖는다. 다른 실시 형태에서, 활성층과 n-GaN 층은 약 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 전위 밀도를 갖는다. 여기에 제공된 방법에 따라 실리콘 기판에 형성된 활성층을 갖는 LED는 사파이어 기판 위에 형성된 활성층과 비슷하거나, 일부 경우에는 이를 초과하는 광 출력 효율로 광을 방출한다.

높은 결함 밀도에 적당한 적합한 방식으로 발광 장치에 대한 활성층을 형성하기 위한 장치 구조 및 방법이 여기에서 제공된다. 여기에서 제공된 방법은 결함 밀도를 최소화할 필요없이 바람직한 장치 속성으로 발광 장치의 형성을 유리하게 가능케 한다. 본 발명의 일부 실시 형태에서 설명된 방법은 높은 결함 밀도에 적당한 활성층을 갖는 발광 장치가 특정 V-피트 밀도 및 범위를 달성하기 위해 활성층 형성시 다양한 공정 파라미터를 선택함으로써 바람직한 장치의 성능 특성을 가지고 형성될 수 있다는 예상 밖의 실현에 근거한다.

발광 장치

본 발명의 특징에서, 높은 결함 밀도에 상대적으로 적당한 활성층으로 형성된 발광 장치 구조가 제공된다. 일부 상황에서, 이러한 활성층은 약 1x10⁸ cm^-2와 5x10⁹ cm^-2 사이의 결함 밀도를 갖는다. 다른 실시 형태에서, 이러한 활성층은 약 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 결함 밀도를 갖는다. 일부 실시 형태에서 설명된 장치의 구조는 최소한의 결함 밀도로 발광 장치 구조를 형성할 필요성을 배제한다. 여기에서 제공되는 V-피트 밀도, 분포 및/또는 범위의 도움으로, 높은 결함 밀도 에 상대적으로 적당한 활성층(따라서 V-피트)이 사용될 수 있는데, 이는 처리 비용을 유리하게 절감하고 상업 설정시에 실리콘 기반 LED의 대규모 사용을 제공하는 데 도움을 준다.

일부 실시 형태에서, 이러한 발광 다이오드(LED)와 같은 발광 장치는 n-형 III-V족 반도체, 및 제1 층 위의 제2 층을 포함하는 제1 층을 포함한다. 제2 층은 전자와 정공의 재결합에 따라 광을 생성하는 활성 물질을 포함한다. 발광 장치는 제2 층 위에 제3 층을 더 포함한다. 제3 층은 p-형 III-V족 반도체를 포함한다. 한 실시 형태에서, n-형 III-V족 반도체는 n-형 질화 갈륨(n-GaN)이고 p-형 III-V족 반도체는 p-형 GaN(질화 갈륨)인데,- 즉, n-형과 p-형 도펀트로 각각 도핑된 GaN이다.

III-V족 반도체는 III족 원소 및 V족 원소를 포함한다. 일부 실시 형태에서, III족 원소는 갈륨이고 V족 원소는 질소이다. 다른 실시 형태에서, III족 원소는 갈륨 및/또는 인듐을 포함한다.

활성 물질은 활성 물질의 표면에 하나 이상의 개구를 갖는 하나 이상의 V-피트를 포함한다. 일부 실시 형태에서, V-피트의 밀도는 약 1 V-피트/㎛²와 30 V-피트/㎛² 사이, 또는 약 10 V-피트/㎛²와 20 V-피트/㎛² 사이에 있다. V-피트 밀도(또는 범위)는 원자 힘 현미경(AFM) 또는 스캐닝 터널링 현미경(STM) 등의 표면 분광 기법에 의해 측정될 수 있다. 이러한 경우, 제2 (활성)_층의 표면에서의 V-피트의 개구(또는 정공)의 밀도(또는 범위)는 제2 층에서의 V-피트의 밀도에 해당한다. 다른 실시 형태에서, 활성 물질은 제2 층의 표면에서의 개구(또는 정공)의 밀도(예를 들면, 표면 밀도)의 측정에 근거하여, 25 ㎛² 영역에서의 약 50 V-피트와 500 V-피트 사이, 또는 25 ㎛² 영역에서의 약 200 V-피트와 400 V-피트 사이의 밀도로 하나 이상의 V-피트를 포함한다. 일부 경우, 밀도는 제2 층의 표면 위의 정공(또는 개구)의 범위에 해당한다. 다른 실시 형태에서, 활성 물질은 약 5 %와 30 % 사이, 또는 약 10 %와 20 % 사이의 범위(예를 들면, 표면 범위)에서 하나 이상의 V-피트를 포함한다. 다른 실시 형태에서, 활성 물질은 약 0.05 단층(ML)과 0.4 ML 사이, 또는 0.1 ML과 0.2 ML 사이의 표면 범위에서 하나 이상의 V-피트를 포함한다.

일부 상황에서, 정공은 제1 층에 인접한 제2 층의 표면에 배치된다. 다른 상황에서는 정공이 제3 층에 인접한 제2 층의 표면에 배치된다.

일부 경우에서의 활성 물질은 약 1x10⁸ cm^-2와 5x10⁹ cm^-2사이, 또는 약 1x10⁹ cm^-2와 2x10⁹ cm^-2사이의 전위 밀도(즉, 활성 물질의 1 cm² 단면적에서의 전위의 수)를 갖는다. 다른 경우, 활성 물질은 약 1x10⁵ cm^-2이상, 또는 약 1x10⁶ cm^-2이상, 또는 약 1x10⁷ cm^-2이상, 또는 약 1x10⁸ cm^-2이상, 또는 약 1x10⁹ cm^-2이상, 또는 약 2x10⁹ cm^-2이상의 전위 밀도를 갖는다.

일부 상황에서는, 활성층은 약 1,000 나노 미터(nm) 미만, 또는 약 500 nm 미만, 또는 약 400 nm 미만, 또는 약 300 nm 미만, 또는 약 200 nm 미만의 두께를 갖는다. 한 예에서, 활성층은 약 100 nm와 200 nm 사이의 두께를 갖는다.

일부 실시 형태에서, 제1 층은 약 100 nm와 8 마이크로 미터("미크론") 사이, 또는 약 500 nm와 6 미크론 사이, 또는 약 1 미크론과 4 미크론 사이의 두께를 갖는다. 제1 층의 두께는 소정의 작동 상태를 갖는 발광 장치를 제공하도록 선택될 수 있다. 한 실시 형태에서, n-형 도펀트는 실리콘, 게르마늄, 텔루륨, 셀레늄 및 주석 중 하나 이상을 포함한다. 특정 구현 시에, n-형 도펀트는 실리콘이다.

일부 실시 형태에서, 제3 층은 약 10 nm와 1000 nm 사이, 또는 약 20 nm와 800 nm 사이, 또는 약 50 nm와 500 nm 사이의 두께를 갖는다. 제3 층의 두께는 소정의 작동 상태를 갖는 발광 장치를 제공하도록 선택될 수 있다. 한 실시 형태에서, p-형 도펀트는 마그네슘, 탄소 및 베릴륨 중 하나 이상을 포함한다. 특정 구현 시에, p-형 도펀트는 마그네슘이다.

발광 장치는 제1 층 아래 또는 제3 층 위에 기판을 더 포함한다. 한 예에서, 기판은 n-형 실리콘 기판과 같이, 실리콘이나 사파이어를 포함한다. 일부 경우에는, 기판은 완성된 발광 장치에 사용된다. 다른 경우에는, 기판은 캐리어 기판이고, 이러한 경우 완성된 발광 장치는 다른 기판을 포함한다. 일부 실시 형태에서, 기판은 약 100 ㎛와 200 ㎛ 사이의 두께를 갖는다.

일부 실시 형태에서, 상기 발광 장치는 피트 생성층을 포함한다. 일부 경우에는, 피트 생성층은 제1 및 제2 층 아래와 같이, 제1 층에 인접해 있다. 다른 경우에, 피트 생성층은 제1 층과 제2 층 사이에 있다. 피트 생성층은 제2 층, 및 일부의 경우에는 제2 층에 형성된 다른 층의 형성시에 하나 이상의 V-피트의 성장에 도움이 된다.

일부 경우에는, 피트 생성층은 약 1x10⁸ cm^-2와 5x10⁹ cm^-2 사이의 결함 밀도를 갖는다. 다른 실시 형태에서, 피트 생성층은 약 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 결함 밀도를 갖는다. 일부 실시 형태에서, 피트 생성층은 약 10 nm와 1000 nm 사이의 두께를 갖는 반면, 다른 실시 형태에서, 피트 생성층은 약 50 nm와 500 nm 사이의 두께를 갖는다.

발광 장치는 제1 층과 직접 접촉에 의해 또는 하나 이상의 중간층을 통해 제1 층과 전기 통신을 하는 전극을 포함한다. 발광 장치는 제3 층과 직접 접촉에 의해 또는 하나 이상의 중간층을 통해 제3 층과 전기 통신을 하는 전극을 더 포함한다. 일부 경우에는, 전극 중 하나 또는 둘 모두는 발광 장치로부터 방출되는 광의 방해를 최소화하도록 선택된 모양과 구성을 갖는다.

일부 실시 형태에서, 제2 층의 활성 물질은 다중 양자 우물 (MQW) 물질과 같은 양자 우물 활성 물질이다. 한 실시 형태에서, 제2 층은 교호하는 우물 층과 장벽(또는 클래딩) 층을 포함한다. 한 예에서, 제2 층은 질화 인듐 갈륨 및/또는 질화 인듐 알루미늄 갈륨으로 형성된 우물 층을 포함한다. 이러한 경우, 장벽 층은 질화 갈륨으로 형성될 수 있다. 다른 예에서, 제2 층은 알루미늄 질화 갈륨으로 형성된 우물 층을 포함한다. 이러한 경우, 장벽 층은 질화 알루미늄 또는 질화 갈륨으로 형성될 수 있다. 활성층을 포함하는 물질은 활성층을 포함하는 2개 이상의 요소에 있어서 구성적으로 등급화(또한 여기에서는 "등급화")될 수 있다. 한 예에서, 제2 층은 등급화된 질화 인듐 갈륨, In_xGa₁ _- _xN- 여기에서 'x'는 0과 1 사이의 숫자-, 및 GaN으로 형성된 장벽(또는 클래딩) 층은 포함한다. 그러한 층의 조성은 제2 층의 제1 측면으로부터 제2 측면까지 다를 수 있다. 일부 상황에서는, 우물 층은 수용성 물질을 포함하고 및/또는 장벽 층은 도너 물질을 포함한다. 일부 실시 형태에서, 장벽 물질은 질화 갈륨, 알루미늄 질화 갈륨 및 인듐 갈륨 질화 알루미늄 중 하나 이상을 포함하고; 우물 물질은 질화 인듐 갈륨 및 질화 인듐 알루미늄 갈륨 중 하나 이상을 포함한다. 우물 층과 장벽 층 각각의 화학적 양론은 활성층에 의해 방출되는 광의 주파수와 같이, 소정의 장치 성능을 달성하기 위해 선택될 수 있다.

일부 실시 형태에서, 제2 층(활성 물질 포함)은 약 1x10⁸ cm^-2와 5x10⁹ cm^-2 사이, 또는 약 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 결함 밀도를 갖는다. 제2 층은 약 10 nm와 1000 nm의 사이, 또는 약 50 nm와 200 nm 사이의 두께를 가질 수 있다.

일부 실시 형태에서, 제1 층과 제2 층 사이의 발광 장치의 두께는 약 5 미크론 미만, 또는 약 4 미크론 미만, 또는 약 3 미크론 미만, 또는 약 2 마이크론 미만, 또는 약 1 마이크론 미만, 또는 약 500 nm 미만이다.

일부 실시 형태에서, 발광 장치는 350 mA의 구동 전류에서 적어도 약 40 %, 또는 적어도 약 50 %, 또는 적어도 약 60 %, 또는 적어도 약 65 %, 또는 적어도 약 70 %, 또는 적어도 약 75 %, 또는 적어도 약 80 %, 또는 적어도 약 85 %, 또는 적어도 약 90 %, 또는 적어도 약 95 %의 외부 양자 효율을 갖는다. 일부 실시 형태에서, 발광 장치는 적어도 약 40 %, 또는 적어도 약 50 %, 또는 적어도 약 60 %, 또는 적어도 약 65 %, 또는 적어도 약 70 %, 또는 적어도 약 75 %, 또는 적어도 약 80 %, 또는 적어도 약 85 %, 또는 적어도 약 90 %, 또는 적어도 약 95 %의 내부 양자 효율을 갖는다. 일부 실시 형태에서, 발광 장치는 350 mA에서의 약 2.85 V의 낮은 순방향 전압; 약 0.01 ㎂ 미만의 -5 V에서의 낮은 역 누설 전류; 및 약 55 %보다 큰 벽 플러그 효율을 갖는다.

일부 실시 형태에서, 발광 다이오드(LED)에 사용되는 활성층은 약 500 나노 미터 미만의 두께를 갖고, 약 1 V-피트/㎛²와 30 V-피트/㎛² 사이의 표면 밀도에서 하나 이상의 V-피트를 갖는 발광 물질을 포함한다. 한 실시 형태에서, 하나 이상의 V-피트의 표면 밀도는 약 10 V-피트/㎛²와 20 V-피트/㎛² 사이에 있다. 활성층은 약 1x10⁸ cm-²와 5x10⁹ cm^-2 사이, 또는 약 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 전위 밀도를 갖는다. 일부 경우에는, 활성층은 III-V족 물질의 하나 이상의 층을 포함한다.

한 예에서, 활성층은 우물 층과 장벽 층을 갖는 양자 우물 활성층이다. 활성층은 복수의 우물 층 및 적어도 하나의 장벽 층, 또는 복수의 장벽 층 및 적어도 하나의 우물 층을 갖는 다중 양자 우물 활성층일 수 있다. 일부 경우에는, 활성층은 질화 인듐 갈륨 또는 알루미늄 질화 갈륨을 갖는 우물 층과, 질화 갈륨 또는 질화 알루미늄을 갖는 하나 이상의 장벽 층으로 형성된다. 장벽 층 및 우물 층은 교대로 및 순차적 형태로, 즉, 장벽 층이 우물 층에 인접하여 분리되고, 또는 우물 층이 장벽 층에 인접하여 분리되는 형태로 제공된다.

예를 들어, 활성층은 우물 층 및 우물 층에 인접한 장벽 층을 포함한다. 활성층은 우물 층에 인접한 추가 장벽 층 또는 장벽 층에 인접한 추가 우물 층을 더 포함할 수 있다. 이러한 구조는 소정의 원하는 수(또는 주기)의 우물-장벽 스택으로 활성층을 형성하기 위해 반복될 수 있는데, 개별 스택은 장벽 층에 인접한 우물 층을 갖는다. 일부 실시 형태에서, 상기 활성층은 적어도 하나의 주기, 또는 적어도 5 주기, 또는 적어도 10 주기, 또는 적어도 20 주기, 또는 적어도 30 주기, 또는 적어도 40 주기, 또는 적어도 50 주기, 또는 적어도 60 주기, 또는 적어도 70 주기, 또는 적어도 80 주기, 또는 적어도 90 주기, 또는 적어도 100 주기를 포함한다.

일부 상황에서는, 우물 층은 장벽 층보다 얇다. 한 예에서, InGaN 우물 층은 약 1 nm와 20 nm 사이, 또는 2 nm와 10 nm 사이의 두께를 가지고 있으며, GaN 장벽 층은 약 5 nm와 30 nm 사이, 또는 10 nm와 20 nm 사이의 두께를 갖는다. 이러한 경우, 장벽 층은 우물 층 사이에 배치될 수 있고, 또는 우물 층은 2개의 장벽 층 사이에 배치될 수 있다.

일부 실시 형태에서, LED와 같은 발광 장치에 사용되는 활성층은 약 500 nm 미만, 또는 약 400 nm 미만, 또는 약 300 nm 미만, 또는 약 200 nm 미만의 두께를 갖는 발광 물질을 포함한다. 활성층은 약 5 %와 30 % 사이의 표면 범위에서 하나 이상의 V-피트를 갖는다. 일부 경우에는, 표면 범위는 약 10 %와 20 % 사이이다.

한 예에서, LED는 n-형 질화 갈륨(GaN) 층, p-형 GaN 층, 및 n-형 GaN 층과 p-형 GaN 층 사이의 활성층을 포함하고, 활성층은 약 5 %와 30 % 사이의 표면 밀도에서 하나 이상의 V-피트를 갖는다. LED는 n-형 GaN 층 또는 p-형 GaN 층에 인접한 기판을 갖는다. 기판은 n-GaN 층 또는 p-GaN 층 중 어느 하나와 접촉하여 있거나, n-GaN 층 또는 p-GaN 층에 인접하지만, 하나 이상의 중간층에 의해 n-GaN 층 또는 p-GaN 층으로부터 분리된다. 기판은 사파이어나 실리콘(예를 들어, n-형 실리콘)으로 형성될 수 있다. 활성층은, 일부의 경우, 하나 이상의 양자 우물 스택을 포함한다. 양자 우물 스택 각각은 장벽 층과 장벽 층에 인접한 우물 층을 포함한다. 활성층은 약 500 nm 미만, 또는 약 400 nm 미만, 또는 약 300 nm 미만, 또는 약 200 nm 미만의 두께를 갖는다.

일부 실시 형태에서, 발광 장치의 성능은 활성층의 두께와, 활성층의 표면 위의 V-피트의 분포(또는 범위)에 좌우된다. 일부 상황에서, 발광 장치의 성능은 활성층(에피택셜) 성장 동안 V-피트의 소정의 분포 및/또는 범위를 제공하는 활성층의 두께를 선택함으로써 최적화될 수 있다. 한 예에서, 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 전위 밀도를 갖는 발광 장치에 있어서, 약 50 nm와 200 nm 사이의 두께를 갖는 활성층은 약 10 %와 20 % 사이에 있는 V-피트의 범위를 제공한다. 이러한 장치의 성능(예를 들어, 외부 양자 효율)은 두꺼운 활성층 또는 10 % 이하, 20 % 이상의 V-피트 표면 범위를 갖는 장치와 관련하여 바람직할 수 있다. 예를 들어, 약 150 nm 두께와 약 10 %의 V-피트 표면 범위를 갖는 활성층은 약 300 nm의 두께와 30 %의 V-피트 범위를 갖는 활성층을 갖는 장치와 관련하여 적어도 40 % 정도 증가하는 광 출력 효율을 갖는다. 특정 활성층 두께에 대한 V-피트 범위는 활성층의 성장 조건의 함수일 수 있다(하기 참조).

도 2는 실시 형태에 따라, 실리콘 기판(205)을 갖는 장치(200), 실리콘 기판(205) 위의 하나 이상의 전이 층(210), 및 하나 이상의 전이 층 위의 n-형 III-V족 반도체 층(215)을 도시한다. 일부의 경우, 하나 이상의 전이 층은 하나 이상의 u-형 III-V족 반도체(즉, 예를 들어, 의도하지 않게 도핑된 GaN과 같이, 도핑되지 않거나 의도하지 않게 도핑된 III-V족 반도체) 층 및/또는 실리콘 기판(205)과 n-형 III-V족 반도체 층(215) 사이에 격자 상수를 갖는 도핑된 III-V족 반도체 층(예를 들면, 알루미늄 질화 갈륨)과 같은 하나 이상의 스트레인 완화층을 포함한다. 예를 들어, 하나 이상의 전이 층(210)은 AlGaN 층 위에 AlGaN 층과 u-GaN 층을 포함하는데, u-GaN 층은 n-형 III-V족 반도체 층에 인접하여 배치된다. 일부 실시 형태에서, III-V족 반도체 물질은 질화 갈륨(GaN)이다. 이러한 경우, n-형 III-V족 층(215)은 n-형 질화 갈륨(n-GaN)을 포함한다. n-형 III-V족 층은 예를 들어, 실리콘 같은 n-형 도펀트를 포함한다.

한 예에서, 실리콘 기판(205)은 (111) 결정학적 배향(즉, 실리콘 기판은 Si(111))을 갖는다. 다른 예에서는, 실리콘 기판(205)은 다른 결정학적 배향을 갖는다. 실리콘 기판(205)은 예를 들어, (100) 결정학적 면과 같은, 하나 이상의 다른 결정학적 면을 나타내는 측면(facets) 및 결함(defects)(예를 들어, 스텝(steps))을 가질 수 있다. 일부 경우에는, (111)-배향 표면을 갖는 기판은 다른 배향을 나타내는 결함(예를 들어, 스텝)을 갖는다.

도 3은 본 발명의 실시 형태에 따라, 실리콘 기판(305)을 갖는 장치(300), 실리콘 기판(305) 위의 하나 이상의 전이 층(310), 하나 이상의 전이 층 위의 n-형 III-V족 반도체 층(315), 및 n-형 III-V족 반도체 층 위의 활성층(320)을 도시한다. 활성층(320)은 활성층(320) 위의 n-형 III-V족 층(315)과 p-형 III-V족 층(예를 들어, 도 1 참조)과 전기 통신하는 접촉부 또는 전극의 도움으로, 예를 들어, 활성층(320)에 걸쳐 전위(electrical potential; 전압)를 인가함으로써, 전자와 정공의 재결합에 따라 광을 생성한다. 하나 이상의 전이 층(310)은 도 2의 맥락에서 설명될 수 있다.

일부 상황에서는, 활성층(320)은 하나 이상의 양자 우물과 장벽 층을 포함한다. 한 예에서, 활성층(320)은 MQW 물질로 형성된다. 예를 들어, 활성층(320)은 하나 이상의 알루미늄 질화 갈륨(AlGaN) 양자 우물 층과, 하나 이상의 AlGaN 양자 우물 층을 분리하는 질화 알루미늄(AlN) 우물 층으로 형성될 수 있다. 활성층(320)은 1x10⁸ cm^-2와 5x10⁹ cm^-2 사이, 또는 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 결함 밀도를 가질 수 있다.

장치(300)의 활성층(320)은 n-형 III-V족 반도체 층(315)으로부터 활성층(320)의 상부면(330)으로 연장하는 복수의 V-피트(325)를 포함한다. V-피트(또는 V-결함)는 n-형 III-V족 반도체 층(315) 내의 결함(예를 들어, 전위) 위에 또는 주변에 형성된다.

일부 상황에서는 활성층(320)의 표면에서 V-피트의 개구(또는 정공)의 밀도에 의해 측정된, 활성층(320)의 상부면(330)에서의 V-피트의 밀도는 약 1 V-피트/㎛²와 30 V-피트/㎛² 사이, 또는 약 10 V-피트/㎛²와 20 V-피트/㎛² 사이에 있다. 일부 경우에는, 활성층(320)은 (상부면(330)의) 25 ㎛² 영역 내에서 약 50 V-피트와 500 V-피트 사이, 또는 25 ㎛² 영역 내에서 약 200 V-피트와 400 V-피트 사이를 갖는다. 일부 실시 형태에서, 활성층(320)의 상부면(330)에서, V-피트(325)는 약 0.05 단층(ML)와 0.4 ML 사이, 또는 약 0.1 ML와 0.2 ML 사이의 표면 범위를 갖는다. V-피트 밀도와 범위는 AFM 또는 STM 등의 표면 분석 기술의 도움으로 측정될 수 있다. 예를 들어, STM이나 AFM은 활성층의 표면에서의 개구(또는 정공)의 밀도를 측정하는데 사용될 수 있으며, 개구의 밀도는 활성층(320) 내의 V-피트의 밀도에 해당할 수 있다.

장치(300)는 활성층(320) 위에 추가 층을 포함할 수 있다. 한 예에서, 장치(300)는 활성층(320) 위에 p-형 III-V족 반도체 층을 포함한다. 일부 상황에서, 장치(300)는 활성층(320)과 p-형 III-V족 반도체 층 사이에 전자 차단 층을 포함한다. 한 예에서, p-형 III-V족 반도체 층은 p-형 GaN(p-GaN)으로 형성된다. 이러한 경우, 전자 차단 층은 알루미늄 질화 갈륨으로 형성될 수 있다.

도 4는 본 발명의 실시 형태에 따라, 상부면(405)을 갖는 활성층(400)을 개략적으로 도시한다. 상부면(405)은 제1 폭(W1)과 제2 폭(W2)을 갖는다. 제1 폭과 제2 폭은, 도시된 바와 같이, 실질적으로 동일하다. 상부면(405)은 복수의 피트(410)의 개구를 포함한다. 일부 실시 형태에서, 도 3의 맥락에서 위에서 설명한 것과 같이, 피트(410)는 V-피트이다. 피트(410)는 활성층(400) 내로 확장하고, 일부 경우에는, n-형 III-V족 반도체 층(도시안됨)과 같이, 활성층(400) 아래의 층으로 확장된다.

피트(410)는 다양한 단면적을 가질 수 있다. 피트(410)는 활성층(400) 및/또는 활성층 아래의 하나 이상의 층 내의 결함이나 근처에 형성될 수 있다. 활성층(400)의 성장 동안, 피트의 적어도 일부는 크기가 성장한다. 예를 들어, 피트의 적어도 일부의 직경(및 단면적)은 활성층의 두께가 증가함에 따라 증가한다. 일부 상황에서, 활성층(400)의 성장 동안, 2개 이상의 피트는 활성층(400)의 상부면(405)에 단일 개구를 형성하기 위해 합쳐진다.

피트는 다양한 직경, 모양 및 구성을 가질 수 있다. 일부 실시 형태에서, 피트(410)의 개구는 1 nm와 2000 nm 사이, 또는 약 10 nm와 1000 nm 사이, 또는 약 60 nm와 120 nm 사이, 또는 약 80 nm와 100 nm 사이의 직경을 갖는다. 다른 실시 형태에서, 피트(410)의 개구는 약 2000 nm 미만, 또는 약 1000 nm 미만, 약 500 nm 미만, 또는 약 400 nm 미만, 또는 약 300 nm 미만, 또는 약 200 nm 미만, 또는 약 100 nm 미만, 또는 약 90 nm 미만, 또는 약 80 nm 미만, 또는 70 nm 미만, 또는 약 65 nm 미만의 직경을 갖는다.

상부면(405)은 다양한 크기의 피트를 포함할 수 있다. 한 예에서, 일부 피트(410)는 다른 것보다 작다. 다른 예에서, 피트(410)는 실질적으로 유사한 크기를 갖는다. 일부 피트는 활성층(400)을 통해 완전히 연장될 수 있는 반면, 다른 피트는 활성층(400)의 일부(예를 들어, 활성층 전체의 50 %)를 통해 연장될 수 있다. 일부 피트는 상부면(405)(도면의 평면으로부터 연장하는 "법선(surface normal)")에 직교하는 축에 평행한 벡터를 따라 성장할 수 있는 반면, 다른 피트는 법선에 대하여 약 0°보다 크거나, 약 5°보다 크거나, 약 10°보다 크거나, 약 20°보다 크거나, 약 30°보다 크거나, 약 40°보다 크거나, 약 50°보다 크거나, 약 60°보다 큰 것과 같이, 법선에 대하여 각도가 있는 벡터에 따라 성장할 수 있다. 일부 경우에는, 피트 측벽면은 약 60°이다.

일부 실시 형태에서, 피트는 원형, 삼각형, 정사각형, 직사각형, 오각형, 육각형, 칠각형, 구각형, 또는 이들의 조합인 단면(또는 개구)을 갖는다. 일부 경우에는, 개구는 이들 모양의 부분적인 단편(예를 들어, 반 직사각형, 반원형)이다.

일부 실시 형태에서, 피트는 III-V족 반도체와 같은 하나 이상의 물질로 채워진다. 피트의 개구는 하나 이상의 물질로 채워질 수 있다.

한 예에서, 활성층(400)은 약 200 nm 이하, 또는 약 150 nm 이하의 두께, 및 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 전위 밀도를 갖는다.

발광 장치를 형성하기 위한 방법

본 발명의 다른 특징에서, 발광 장치를 형성하기 위한 방법이 제공된다. 여기에서 제공된 방법은 활성층이 약 1x10⁸ cm^-2와 5x10⁹ cm^-2 사이, 또는 약 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 전위 밀도를 갖는 상황에서 사용하기에 최적화된 발광 장치의 형성을 가능하게 한다.

일부 실시 형태에서, 발광 다이오드(LED)와 같은 발광 장치를 형성하기 위한 방법은 n-형 또는 p-형 III-V족 반도체 층을 활성층에 인접하여 형성하는 단계를 포함한다. 활성층은 약 1 V-피트/㎛²와 30 V-피트/㎛² 사이, 또는 약 10 V-피트/㎛²와 20 V-피트/㎛² 사이의 표면 밀도에서 활성층 내의 하나 이상의 V-피트를 생성하도록 선택된 하나 이상의 성장 조건에서 하나 이상의 III족 전구체와 하나 이상의 V족 전구체에 반응 챔버 내의 기판을 노출시킴으로써 형성된다. 일부 경우에는, III-V족 반도체는 질화 갈륨(GaN)을 포함한다. 일부 상황에서, 하나 이상의 III족 전구체와 하나 이상의 V족 전구체에 기판을 노출함에 따라, 기판(기판 위의 모든 층을 포함)은 하나 이상의 III족 전구체와 하나 이상의 V족 전구체와 접촉하여 있다.

한 예에서, 질화 갈륨 장벽 층과 질화 인듐 갈륨 또는 질화 인듐 알루미늄 갈륨 우물 층을 포함하는 활성층은 반응 챔버 내의 실리콘 기판 위의 n-GaN 층 위에 형성된다. 성장 온도와 캐리어 가스(예를 들어, H₂) 유량은 약 5 %와 30 % 사이, 또는 약 10 %와 20 % 사이의 V-피트 표면 범위를 갖는 활성층을 생성하도록 선택된다. 일부 경우에는, 이러한 성장 조건은 약 1x10⁸ cm^-2와 5x10⁹ cm^-2, 또는 약 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 전위 밀도를 유지하도록 선택된다. 일부 경우에는, n-GaN 층은 실리콘 기판 위의 하나 이상의 추가 층(예를 들어, 피트 생성층) 위에 형성된다. n-GaN 층은 1x10⁸ cm^-2와 5x10⁹ cm^-2 사이, 또는 약 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 전위 밀도를 n-GaN 층 내에 제공하도록 선택된 성장 조건을 사용하여 형성된다.

III-V족 반도체는 하나 이상의 III족 원소와 하나 이상의 V족 원소를 포함한다. 한 예에서, III족 원소는 갈륨(Ga)이고, V족 원소는 질소이다. n-형 III-V족 반도체는 n-형 도펀트(예를 들어, Si)로 도핑된 III-V족 반도체이다. p-형 III-V족 반도체는 p-형 도펀트(예를 들어, Mg)로 도핑된 III-V족 반도체이다.

반응 챔버는 박막 형성을 위해 구성된 진공 챔버일 수 있다. 진공 챔버는, 일부 경우에, 초고 진공(UHV) 챔버이다. 저압 환경이 요구되는 경우에, 반응 챔버는 터보 분자("터보") 펌프, 크라이오펌프(cryopump), 이온 펌프 및 확산 펌프와 기계식 펌프 중 하나 이상과 같이, 하나 이상의 진공 펌프를 갖는 펌핑 시스템의 도움으로, 펌핑될 수 있다. 반응 챔버는 전구체 유량, 기판 온도, 챔버 압력 및 챔버의 진공을 조절하기 위한 제어 시스템을 포함할 수 있다. 반응 챔버는 발광 장치를 생성하도록 구성된 시스템의 일부일 수 있다(예를 들면, 도 6 참조).

성장 조건은 활성층 및/또는 활성층 위에 및 아래의 층을 형성하기 위한 하나 이상의 공정 파라미터의 선택에 따라 조정할 수 있다. 일부 실시 형태에서, 성장 조건은 성장 온도, 캐리어 가스 유량, 전구체 유량, 성장률 및 성장 압력 중 하나 이상을 포함한다.

일부 실시 형태에서, 여기에서 제공된 공정 파라미터는 높은 전위 밀도에 적당한 III-V족 반도체를 갖는 활성층이 실리콘 기판 위에 형성되어 있는 경우에 사용된다. 전위 밀도는, 일부 상황에서는 약 1x10⁸ cm^-2와 5x10⁹ cm^-2 사이, 또는 약 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이에 있다. 일부 경우에는, 활성층을 형성하기 위한 하나 이상의 공정 파라미터는 약 1x10⁸ cm^-2와 5x10⁹ cm^-2 사이, 또는 약 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 전위 밀도에서, 약 5 %와 30 % 사이, 또는 약 10 %와 20 % 사이와 같이, 여기에서 제공된 V-피트 밀도를 갖는 활성층을 제공하도록 조정된다. 일부 실시 형태에서, 활성층 성장 조건은 약 300 nm 이하, 또는 약 200 nm 이하, 또는 약 150 nm 이하의 활성층 두께에서, 및 약 1x10⁸ cm^-2와 5x10⁹ cm^-2 사이, 또는 약 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 활성층 전위 밀도에서, 약 5 %와 30 % 사이, 또는 약 10 %와 20 % 사이의 V-피트 표면 밀도를 제공하도록 선택된다. 일부 상황에서, 활성층 성장 동안, 성장 온도와 캐리어 가스(예를 들면, H₂) 유량은 V-피트의 소정의 밀도 및/또는 분포를 달성하도록 선택된다.

성장 온도는 박막 형성시 기판 또는 기판 위의 하나 이상의 층의 온도이다. 한 예에서, 성장 온도는 기판과 열 접촉되는 고온계와 열전대의 도움으로 측정된 기판 온도이다. 일부 경우에는, 활성층의 형성 동안, 기판의 온도는 약 750℃와 850℃ 사이에 있다. 한 실시 형태에서, 활성층은 우물 층과 장벽 층을 갖는 다중 양자 우물(MQW) 물질과 같은 양자 벽 물질을 포함한다. 일부 상황에서, 우물 층은 약 750℃와 790℃ 사이, 또는 약 770℃와 780℃ 사이의 온도에서 형성되고, 장벽 층은 약 790℃와 850℃ 사이, 또는 약 810℃와 840℃ 사이의 온도에서 형성된다.

전구체 유량은 하나 이상의 III족 전구체의 유량과 V족 전구체의 유량을 포함한다. 유량은 일정 시간 내에 반응 챔버에 전달된 전구체의 양을 명시한다.

다양한 소스 가스(또는 전구체)는 여기에서 설명된 방법으로 사용될 수 있다. 갈륨 전구체는 트리메틸갈륨(TMG), 트리에틸갈륨, 염화 디에틸갈륨 및 조정된 갈륨 수소 화합물(예를 들어, 디메틸갈륨 수소화물) 중 하나 이상을 포함할 수 있다. 알루미늄 전구체는 트리-이소부틸 알루미늄(TIBAL), 트리메틸 알루미늄(TMA), 트리에틸 알루미늄(TEA) 및 디메틸알루미늄 수소화물(DMAH) 중 하나 이상을 포함할 수 있다. 인듐 소스 가스는 트리메틸 인듐(TMI) 및 트리에틸 인듐(TEI) 중 하나 이상을 포함할 수 있다. 질소 전구체는 암모니아(NH₃), 질소(N₂), 및 암모니아 및/또는 N₂의 플라즈마 여기된 종(plasma-excited species) 중 하나 이상을 포함할 수 있다.

일부 경우에, 하나 이상의 전구체는 He, Ar, N₂ 및 H₂ 중 하나 이상을 포함하는 캐리어 가스의 도움으로 반응 챔버로 제공된다. 한 실시 형태에서, 활성층 형성 중에 캐리어 가스 유량은 약 1 리터/분과 20리터/분 사이이다.

일부 경우에는, 활성층은 하나 이상의 전구체와 수소(H₂)에 반응 챔버 내의 기판을 노출시킴으로써 형성된다. 한 실시 형태에서, 활성층의 형성 중에 수소의 유량은 약 1 리터/분과 20리터/분 사이, 또는 약 1 리터/분과 10리터/분 사이, 또는 약 4 리터/분과 8리터/분 사이에 있다. 일부 경우에는, 양자 우물 활성층의 형성 중에, 수소 유량은 우물 층 또는 장벽 층이 형성되는 지의 여부에 따라 조정된다. 한 실시 형태에서, 장벽 층(예를 들면, GaN 장벽 층)의 형성 중에, 수소 유량은 약 1 리터/분과 10 리터/분 사이, 또는 약 4 리터/분과 8 리터/분 사이에 있다. 우물 층(예를 들어, 질화 인듐 갈륨)의 형성 중에, 수소 유량은 장벽 층의 형성 중의 수소의 유량과 관련하여 감소된다. 일부 상황에서는, 우물 층의 형성시 수소의 유량은 종료된다(즉, 약 0 리터/분 또는 그 정도).

구현 시에, 우물 층은 약 750℃와 790℃ 사이, 또는 약 770℃와 780℃ 사이의 온도에서 형성된다. 이 경우, 장벽 층은 약 790℃와 850℃ 사이, 또는 약 810℃와 840℃ 사이의 온도에서, 및 약 1 리터(L)/분(min)과 10 L/min 사이, 또는 약 4 L/min과 8 L/min 사이의 수소 유량에서 형성된다. 구현 시에, 장벽 층은 약 820℃의 온도에서 형성된다. 한 실시 형태에서, 우물 층의 형성 시에 수소 유량은 종료된다. 일부 상황에서, 장벽 층에 대한 성장 온도는 수소 유량의 증가에 반비례한다. 즉, 수소 유량이 클수록, 성장 온도는 낮아진다. 일부 경우에는, 우물 층의 형성 온도는 장벽 층의 형성 온도보다 낮은 30℃ 내지 40℃이다.

한 예에서, 장벽 층은 약 6 리터/분의 H₂ 유량에서 TMG, NH₃ 및 H₂를 반응 챔버 내에 유입함으로써 반응 챔버 내의 실리콘 기판 위에 형성된다. 일정 주기 후, H₂ 유량은 종료되고, 인듐 전구체는 우물 층을 형성하기 위해 TMG와 NH₃와 함께 반응 챔버 내로 유입된다. 이러한 동작은 원하는 대로 주기(즉, 장벽-우물 스택의 수)에 따라 다중 양자 우물 층을 형성하는 것이 바람직하게 반복될 수 있다.

성장률은 활성층과 같은, 다양한 장치 층의 성장률이다. 일부 상황에서는, 성장률은 전구체 유량에 좌우된다. 즉, 반응 챔버 내로의 전구체의 유량이 높을수록, 증가율이 높아진다. 다른 상황에서는, 성장 속도는 수소의 유량에 좌우된다. 다른 상황에서는, 성장률은 전구체 유량, 수소 유량, 캐리어 가스 유량, 반응 챔버 압력 및 성장 온도에서 선택된 하나 이상의 요인에 좌우된다.

일부 실시 형태에서, 발광 다이오드(LED)를 형성하기 위한 방법은 약 1 V-피트/㎛²와 30 V-피트/㎛² 사이, 또는 약 10 V-피트/㎛²와 20 V-피트/㎛² 사이의 표면 밀도에서 하나 이상의 V-피트를 갖는 활성층을 형성하기 위해 III족 전구체와 V족 전구체에 반응 챔버 내의 기판을 노출시킴으로써 활성층을 형성하는 단계를 포함한다. 활성층의 형성시: i) 기판의 온도는 약 750℃와 850℃ 사이에 있고, 및/또는 ii) 반응 챔버 내로의 수소(H₂)의 유량은 약 20 리터/분 이하이다. 특정 구현에서, 활성층의 형성 동안, i) 기판의 온도는 약 750℃와 850℃ 사이에 있고, ii) 반응 챔버 내로의 수소(H₂)의 유량은 약 20 리터/분 이하이다. 일부 상황에서, 수소의 유량은 약 10 리터/분 미만이다.

용어 "기판"은 기판 위에 추가 물질 층의 유무에 관계없이 기판을 포함한다. 일부 상황에서, 반응 챔버 내에서, III족 전구체와 V족 전구체에 기판을 노출시키는 단계는 III족 전구체와 V족 전구체에 기판 위의 하나 이상의 층을 노출시키는 단계를 포함한다. 다른 상황에서는, 반응 챔버 내에서, III족 전구체와 V족 전구체에 기판을 노출시키는 단계는 III족 전구체와 V족 전구체에 기판을 노출시키는 단계를 포함한다. 한 실시 형태에서, 기판은 n-형 또는 p-형 III-V족 물질의 층을 포함하고, 활성층은 n-형 또는 p-형 III-V족 물질의 층 위에 형성된다. 한 예에서, 활성층은 실리콘 기판 위에 형성된 n-GaN 층 위에 형성된다.

일부 상황에서, 활성층의 형성시, 기판은 III족 전구체와 V족 전구체에 동시에 노출된다(그리고 일부 경우, 접촉된다). 다른 상황에서, 활성층의 형성시, 기판은 III족 전구체와 V족 전구체에 교대로(예를 들어, V족 전구체 다음에 III족 전구체) 노출된다.

일부 실시 형태에서, 발광 다이오드(LED)를 형성하기 위한 방법은 반응 챔버에서 기판을 제공하고 약 750℃와 790℃ 사이의 제1 온도에서 기판을 가열하는 단계를 포함한다. 그 다음, 우물 층은 반응 챔버 내에 III족 전구체와 V족 전구체를 도입함으로써 기판에 또는 기판 위에 형성되는데, 여기에서 우물 층은 제1 캐리어 가스 유량에서 형성된다. 일부 상황에서, 다른 전구체는 우물 층을 형성하기 위해 반응 챔버 내로 전달된다. 다음으로, 기판은 약 790℃와 850℃ 사이의 온도에서 가열되고, 장벽 층은 반응 챔버 내에 III족 전구체와 V족 전구체를 도입함으로써 우물 층에 인접하여 형성된다. 장벽 층은 제2 캐리어 가스 유량에서 형성된다. 일부 경우에는, 제1 캐리어 가스 유량은 제2 캐리어 가스 유량 미만이다.

한 실시 형태에서, 제2 캐리어 가스 유량은 약 1 리터/분과 10 리터/분 사이, 또는 약 4 리터/분과 8 리터/분 사이이다. 캐리어 가스는 수소(H₂), 질소(N₂), 아르곤(Ar) 및 헬륨(He) 중 하나 이상을 포함할 수 있다. 일부 경우에, 캐리어 가스는 수소이다. 캐리어 가스는 장벽 층 및/또는 우물 층의 성장에 도움이 된다. 일부 실시 형태에서, 캐리어 가스는 우물 층이 아닌 장벽 층의 형성 시에 사용된다. 한 예에서, 장벽 층의 형성 시에, 수소의 유량은 약 1 리터/분과 10 리터/분 사이, 또는 약 4 리터/분과 8 리터/분 사이이다. 이러한 경우에, 우물 층의 형성 시에, 수소의 유량은 감소하거나 종료될 수 있다.

도 5는 본 발명의 실시 형태에 따라, 발광 장치에 대한 양자 우물 활성층을 형성하기 위한 방법(500)을 개략적으로 도시한다. 제1 동작(505)에서, 기판은 반응 챔버 내에 제공된다. 기판은 약 1x10⁸ cm^-2와 5x10⁹ cm^-2 사이, 또는 1x10⁹ cm^-2와 2xl0⁹ cm^-2 사이의 높은 전위 밀도에 적당하도록 선택된다. 한 예에서, 기판은 실리콘(예를 들어, n-형 실리콘)이다. 다음으로, 제2 동작(510)에서, 기판은 약 750℃와 790℃ 사이의 제1 온도에서 가열된다. 일부 상황에서, 제1 온도는 약 770℃와 780℃ 사이에 있다. 기판은 기판에 인접한 서셉터(susceptor)의 도움과 같이, 저항 가열의 도움으로 가열될 수 있다. 기판의 온도는 소정의 가열 또는 냉각 속도로 초기 온도로부터 조정될 수 있다.

다음, 제3 동작(515)에서, 제1 온도에서의 기판으로 인해, 우물 층은 반응 챔버 내에 하나 이상의 우물 층 전구체를 도입함으로써 기판 위에 형성된다. 일부 실시 형태에서, III-V족 물질을 포함하는 우물 층으로 인해, 하나 이상의 III족 전구체와 하나 이상의 V족 전구체는 III-V족 반도체를 갖는 우물 층을 형성하기 위해 반응 챔버 내로 전달된다. 일정 두께의 우물 층이 형성될 때까지, 기판은 제 1 온도에서 하나 이상의 전구체에 노출된다.

예를 들어, III-V족 반도체를 갖는 우물 층이 요구되는 경우에, 하나 이상의 III족 전구체와 하나 이상의 V족 전구체는 반응 챔버 내에 전달되고 기판에 노출된다. 한 예에서, 우물 층의 III-V족 반도체는 질화 인듐 갈륨을 포함하고, 우물 층은 반응 내에 트리메틸 인듐(TMI), 트리메틸 갈륨(TMG), 및 NH₃ 및/또는 질소(N₂)를 전달함으로써 형성된다. 다른 예에서, 우물 층의 III-V족 반도체는 알루미늄 질화 갈륨을 포함하고, 우물 층은 반응 챔버 내에 트리메틸 알루미늄(TMA), TMG 및 NH₃ 및/또는 N₂를 전달함으로써 형성된다.

다음, 제4 동작(520)에서, 기판은 약 790℃와 850℃ 사이의 제2 온도에서 가열된다. 일부 상황에서, 제2 온도는 약 810℃와 840℃ 사이에 있다. 기판의 온도는 소정의 가열 속도로 제1 온도에서 제2 온도로 조절될 수 있다. 예를 들어, 기판의 온도는 약 0.1℃/초와 10℃/초 사이, 또는 약 0.5℃/초와 5℃/초 사이의 가열 속도로 제1 온도에서 제2 온도로 증가할 수 있다. 한 예에서, 가열 속도는 약 1℃/초이다.

다음, 제5 동작(525)에서, 제2 온도에서의 기판으로 인해, 장벽 층은 반응 챔버 내에 하나 이상의 장벽 층 전구체와 수소(H₂)를 전달함으로써 기판 위에 형성된다. 일부 상황에서, 장벽 층은 III-V족 원소를 포함한다. 이러한 경우, III족 전구체, V족 전구체 및 수소(H₂)는 반응 챔버 내로 전달된다. 일정 두께의 장벽 층이 형성될 때까지, 기판은 제2 온도에서 하나 이상의 장벽 층 전구체 및 H₂에 노출된다. 일부 실시 형태에서, 장벽 층의 형성 중에, 수소의 유량은 약 1 리터/분(L/min)와 10 L/min, 또는 약 4 L/min와 8 L/min 사이에 있다.

예를 들어, III-V족 반도체를 갖는 장벽 층이 요구되는 경우, III족 전구체, V족 전구체 및 H₂는 반응 챔버 내로 전달된다. 한 예에서, III-V족 반도체는 질화 갈륨을 포함하고, III족 전구체는 TMG와 같은 갈륨 소스 가스를 포함하며, V족 전구체는 NH₃ 또는 질소(N₂)를 포함한다. 이 경우, 수소의 유량은 약 1 L/min와 10 L/min 사이, 즉 예를 들면 6 L/min이다.

다음, 동작(510-525)은 우물-장벽 스택의 소정 주기에 따라 활성층을 형성하기 위해 530까지 반복될 수 있다. 한 예에서, 동작(510-525)은 MQW 활성층을 형성하기 위해, 1회, 2회, 3회, 4회, 5회, 6회, 또는 7회 반복된다.

일부 실시 형태에서, 동작(505과 510) 사이에서, 하나 이상의 추가 층이 기판 위에 형성된다. 한 예에서, n-형 III-V족 반도체 층은 동작(510-530)의 도움으로 활성층을 형성하기 이전에 기판 위에 형성된다. 다른 실시 형태에서, 활성층의 형성에 이어서, 하나 이상의 층이 활성층 위에 형성된다. 한 예에서, p-형 III-V족 반도체 층은 활성층 위에 형성한다.

방법(500) 당 활성층의 형성에 이어서, 하나 이상의 추가 층은 활성층 위에 형성된다. 일부 실시 형태에서, p-형 III-V족 반도체 층은 활성층 위에 형성된다. 한 예에서, p-형 III-V족 반도체 층은 p-형 GaN을 포함한다. 추가의 전면 및/또는 후면 접촉부는 또한 n-형 III-V족 반도체 층과 p-형 III-V족 반도체 층에 전기 흐름 경로를 제공하기 위해 형성된다.

여기에서 제공된 발광 장치의 하나 이상의 층은 증기(또는 기체상) 증착 기술에 의해 형성될 수 있다. 일부 실시 형태에서, 여기에 제공된 발광 장치의 하나 이상의 층은 화학 기상 증착(CVD), 원자 층 증착(ALD), 플라즈마 강화 CVD(PECVD), 플라즈마 강화 ALD (PEALD), 유기 금속 CVD(MOCVD), 열선 CVD(HWCVD), 초기화 CVD(iCVD), 수정 CVD(MCVD), 증기 축 증착(VAD), 외부 증착(OVD) 및/또는 물리적 기상 증착(예를 들면, 스퍼터 증착, 증발 증착)에 의해 형성된다.

여기에서 제공된 방법과 구조가 질화 갈륨 등의 III-V족 반도체 물질을 갖는 발광 장치의 맥락에서 설명되었지만, 이러한 방법과 구조는 다른 유형의 반도체 물질에 적용될 수 있다. 여기에 제공된 방법과 구조는 질화 갈륨(GaN), 갈륨 비소(GaAs), 알루미늄 갈륨 비소(AlGaAs), 갈륨 비소 인화물(GaAsP)), 알루미늄 갈륨 인듐 인화물(AlGaInP), 갈륨 인화물(GaP), 질화 인듐 갈륨(InGaN), 알루미늄 갈륨 인화물(AlGaP), 아연 셀레나이드(ZnSe), 질화 알루미늄(AlN), 알루미늄 질화 갈륨(AlGaN) 및 알루미늄 갈륨 질화 인듐(AlGaInN)으로 형성된 활성층을 갖는 발광 장치에 사용될 수 있다.

발광 장치를 형성하도록 구성된 시스템

본 발명의 특징에서, 발광 장치를 형성하기 위해 구성된 시스템은 기판을 유지하기 위한 반응 챔버, 반응 챔버와 유체 소통하는 펌핑 시스템- 펌핑 시스템은 반응 챔버를 퍼지 또는 진공시키도록 구성됨-, 및 활성층을 형성하기 위한 방법을 구현하는 기계 판독가능 코드를 실행하기 위한 프로세서를 갖는 컴퓨터 시스템을 포함한다. 코드는 여기에서 제공된 방법 중 하나를 구현할 수 있다. 한 실시 형태에서, 코드는 약 1 V-피트/㎛²와 30 V-피트/㎛² 사이, 또는 약 10 V-피트/㎛²와 20 V-피트/㎛²사이의 표면 밀도에서 하나 이상의 V-피트를 갖는 활성층을 형성하기 위해 III족 전구체와 V족 전구체에 반응 챔버 내의 기판을 노출시킴으로써 활성층을 형성하는 단계를 포함하는 방법을 구현한다. 활성층의 형성시: i) 기판의 온도는 약 750℃와 850℃ 사이이고, 및/또는 ii) 반응 챔버 내로의 수소(H₂)의 유량은 약 20 리터/분 이하이다.

도 6은 본 발명의 실시 형태에 따라, 발광 장치를 형성하기 위한 시스템(600)을 도시한다. 시스템(600)은 발광 장치를 형성하는 데 사용되는 기판을 유지하도록 구성된 서셉터(또는 기판 홀더)(610)를 갖는 반응 챔버(605)를 포함한다. 시스템은 제1 전구체 저장 용기(또는 탱크)(615), 제2 전구체 저장 용기(620) 및 캐리어 가스 저장 탱크(625)를 포함한다. 제1 전구체 저장 용기(615)는 III족 전구체(예를 들어, TMG)를 보유하기 위한 것일 수 있고, 제2 전구체 저장 용기(620)는 V족 전구체(예를 들면, NH₃)를 보유하기 위한 것일 수 있다. 캐리어 가스 저장 탱크(625)는 캐리어 가스(예를 들어, H₂)를 보유하기 위한 것이다. 시스템(600)은 추가 전구체와 캐리어 가스를 보유하기 위한 것과 같이, 다른 저장 탱크 또는 용기를 포함할 수 있다.

시스템(600)은 반응 챔버(605)에 진공을 제공하기 위한 진공 시스템(630)을 더 포함한다. 진공 시스템(630)은 반응 챔버(605)와 유체 소통한다. 일부의 경우, 진공 시스템(630)은 게이트 밸브와 같은 밸브의 도움으로 반응 공간(605)으로부터 분리되도록 구성되어 있다. 시스템(600)의 컨트롤러(또는 제어 시스템)(635)는 발광 장치의 하나 이상의 층을 형성하는 것과 같이, 반응 챔버(605) 내에 발광 장치를 형성하기 위한 방법을 구현한다. 컨트롤러(635)는 제1 전구체 저장 용기(615), 제2 전구체 저장 용기(620), 캐리어 가스 저장 탱크(625) 및 진공 시스템(630)의 각각의 밸브에 통신 가능하게 결합된다. 컨트롤러(635)는 서셉터 및 서셉터 위의 기판의 온도를 조절하기 위한 서셉터(610)와, 반응 챔버(605) 내의 압력을 조절하기 위한 진공 시스템(630)에 동작가능하게 결합된다.

일부 상황에서, 진공 시스템(630)은 터보 분자("터보") 펌프, 크라이오펌프, 이온 펌프 및 확산 펌프와 기계식 펌프로부터 선택된 하나 이상의 진공 펌프를 포함한다. 펌프는 하나 이상의 백킹(backing) 펌프를 포함할 수 있다. 예를 들어, 터보 펌프는 기계식 펌프에 의해 백킹될 수 있다.

일부 실시 형태에서, 컨트롤러(635)는 기판 온도, 전구체 유량, 성장 속도, 수소 유량 및 반응 챔버 압력과 같은, 하나 이상의 공정 파라미터를 조절하도록 구성되어 있다. 컨트롤러(635) 여기에서 제공된 방법을 구현하도록 구성된, 기계-실행가능 코드를 실행에 도움이 되도록 구성된 프로세서를 포함한다. 기계-실행가능 코드는 플래시 메모리, 하드 디스크 등의 물리적 저장 매체, 또는 컴퓨터 실행 코드를 유지하도록 구성된 다른 물리적 저장 매체에 저장된다.

일부 실시 형태에서, 컨트롤러(635)는 약 300 nm 이하, 또는 약 200 nm 이하, 또는 약 150 nm 이하의 활성층 두께에서, 및 약 1x10⁸ cm^-2와 5x10⁹ cm^-2 사이, 또는 약 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 활성층 전위 밀도에서, 약 5 %와 30 % 사이, 또는 약 10 %와 20 % 사이의 V-피트 표면 밀도(또는 범위)로 활성층을 생성하도록 하나 이상의 공정 파라미터를 조절하도록 구성된다.

예

도 7a는 실리콘 위에 형성된 활성층의 5 ㎛ × 5 ㎛ 표면의 AFM 현미경 사진이다(샘플 A). 샘플 A의 활성 영역은 약 300 nm의 두께를 갖는다. 도 7b는 실리콘 위에 형성된 활성층의 5 ㎛ × 5 ㎛ 표면의 AFM 현미경 사진이다(샘플 B). 샘플 B의 활성 영역은 약 150 ㎚의 두께를 갖는다. 샘플 A 및 샘플 B의 활성층은 1x10⁹ cm^-2와 2x10⁹ cm^-2 사이의 전위 밀도를 갖는다. 샘플 A의 표면은 약 30 %의 V-피트 표면 범위를 갖고 있고, 샘플 B의 표면은 약 10 %의 V-피트 표면 범위를 갖는다. LED는 샘플 A와 B의 두께와 V-피트 표면 범위의 활성층을 갖는 실리콘 위에 형성된다. 샘플 B의 활성층을 LED는 샘플 A의 활성층보다 약 40 % 높은 광 출력 효율을 갖는다. 도 7a 및 도 7b는 높은 전위 물질과 얇은 활성 영역을 갖는 LED가 높은 전위 물질과 두꺼운 활성 영역을 갖는 LED보다 더 효율적인 광 생성기인 것을 도시한다.

설명 및 청구범위 전체에 걸쳐서 문맥상 달리 명확하게 요구하지 않는 한, 단수 또는 복수 번호를 사용하는 단어는 각각 복수 또는 단수를 포함하기도 한다. 또한, 단어 '여기', '이하', '상기', '하기', 및 이와 유사한 단어는 전체적으로 이 출원을 참조하고, 이 출원의 특정 부분에 대해서는 참조하지 않는다. 2개 이상의 항목의 목록을 참조하여 단어 '또는'이 사용되면, 그 단어는 다음의 단어 전체의 해석을 커버한다: 목록에서 소정의 항목, 목록에서 모든 항목, 및 목록에서 소정의 항목 조합.

상기로부터, 특정 구현이 도시되고 설명되었지만, 여기에서는 다양한 변형이 이루어질 수 있고 고려된다는 점이 이해되어야 한다. 또한, 본 발명이 명세서에서 제공되는 특정 실시 형태에 의해 제한되는 것은 아니다. 본 발명이 상기 명세서를 참조하여 설명하였지만, 여기에서는 본 발명의 실시 형태에 대한 설명과 도시는 제한의 의미로 해석되는 것을 의미하지 않는다. 또한, 본 발명의 모든 특징은 다양한 조건과 파라미터에 의존하는 여기에 명시된 특정 묘사, 구성 또는 상대 비율에 국한되지 않는다는 것을 이해해야 한다. 본 발명의 실시 형태의 다양한 형태 변형 및 세부 사항은 당업자에게는 명백하다. 따라서, 본 발명은 또한 그러한 수정, 변형 및 등가물을 포함하여야 하는 것으로 고려된다.

Claims

발광 다이오드 형성 방법으로서,
p-형 III-V족 반도체 층을 형성하는 공정과,
양자 우물 층과 장벽 층을 포함하는 활성층을 형성하는 공정을 포함하고,
상기 활성층을 형성하는 공정은,
반응 챔버 내에 적어도 갈륨을 포함하는 III족 전구체, 질소를 포함하는 V족 전구체, 및 수소를 도입하여 상기 장벽 층을 형성하는 공정과,
상기 반응 챔버 내로의 상기 수소의 유량을 감소시키는 동시에 상기 반응 챔버 내에 적어도 상기 III족 전구체 및 상기 V족 전구체를 도입하여 상기 양자 우물 층을 형성하는 공정을 포함하고,
상기 활성층과 상기 p-형 III-V족 반도체 층 사이의 인터페이스에 10 개/㎛²내지 20 개/㎛²의 밀도로, 상기 인터페이스의 10% 내지 20 %를 점유하는 개구부를 갖는 V-피트를 발생시키도록 선택되는 성장 조건에서, 50 nm 내지 200 nm의 두께로 상기 활성층을 형성하는, 발광 다이오드 형성 방법.
제1항에 있어서, 상기 활성층은 750℃ 내지 850℃의 온도에서 형성되는 발광 다이오드 형성 방법.
제1항 또는 제2항에 있어서, 상기 활성층은 1 리터/분 내지 20 리터/분의 수소(H₂) 유량에서 형성되는, 발광 다이오드 형성 방법.
제1항 또는 제2항에 있어서, 상기 양자 우물 층은 750℃ 내지 790℃의 성장 온도에서 형성되고, 상기 장벽 층은 790℃ 내지 850℃의 성장 온도에서 형성되는, 발광 다이오드 형성 방법.
제1항 또는 제2항에 있어서, 상기 장벽 층은 1 리터/분 내지 10 리터/분의 수소(H₂) 유량에서 형성되는 발광 다이오드 형성 방법.
제1항 또는 제2항에 있어서, 상기 양자 우물 층을 형성하는 공정에서 상기 반응 챔버 내로의 상기 수소의 도입이 정지되는, 발광 다이오드 형성 방법.